DE102014104463B4

DE102014104463B4 - Verfahren zum Bereitstellen eines Filters und Filter

Info

Publication number: DE102014104463B4
Application number: DE102014104463.0A
Authority: DE
Inventors: Andreas Menkhoff
Original assignee: Intel IP Corp
Current assignee: Intel Corp
Priority date: 2014-03-28
Filing date: 2014-03-28
Publication date: 2017-09-21
Anticipated expiration: 2034-03-29
Also published as: US10320366B2; DE102014104463A1; US20150280690A1

Abstract

Ein Filter (100) mit einer Impulsantwort, die eine erste Teilimpulsantwort und ein zweite Teilimpulsantwort aufweist, das folgende Merkmale aufweist: ein zusätzliches Filter (102) mit einer zusätzlichen Impulsantwort; ein erstes Filter (104a), das die erste Teilimpulsantwort aufweist und eine Ausgabe des zusätzlichen Filters als eine Eingabe verwendet; und ein zweites Filter (104b), das die zweite Teilimpulsantwort aufweist und eine Ausgabe des zusätzlichen Filters als eine Eingabe verwendet, wobei Abtastwerte der Impulsantwort gegeben sind durch Abtastwerte der ersten Teilimpulsantwort an ungeraden Abtastwertpositionen, und durch Abtastwerte der zweiten Teilimpulsantwort an geraden Abtastwertpositionen.

Description

Gebiet
Hierin beschriebene Beispiele beziehen sich auf Filter zum Filtern eines Signals und auf Verfahren zum Bereitstellen von Filtern.
Hintergrund
Es gibt zahlreiche Anwendungen, bei denen Signale digital gefiltert werden. Z.B. werden digitale Filter häufig zum Interpolieren oder Dezimieren von Signalen verwendet, d.h. um die Anzahl von Abtastwerten zu erhöhen oder zu verringern, die für ein gegebenes Segment des Signals verwendet werden. Eine Anwendung, die sowohl Interpolations- als auch Dezimations-Filter verwendet, sind digitale Hochfrequenz-Sender und -Empfänger (HF = Hochfrequenz). Bei einigen Implementierungen werden Dezimationsfilter verwendet, um ein Signal vor einem Digital-zu-Analog-Wandler (DAC; Digital to Analog Converter) zu verarbeiten, oder um ein Signal eines Analog-zu-Digital-Wandlers (ADC; Analog to Digital Converter) zu interpolieren, um mit höheren Abtastfrequenzen verwendet zu werden. Der Leistungsverbrauch eines digitalen Filters ist proportional zu der Abtastrate, und wenn sich die Abtastrate erhöht, wie bei heutigen Mobiltelekommunikationsanwendungen, kann der Leistungsverbrauch der digitalen Filter anfangen, wesentlich zu einem Gesamtleistungsverbrauch eines Geräts beizutragen. Bei Mobiltelefonen oder Handapparaten, die einen solchen Typ von Hochfrequenzsendern verwenden, soll der Leistungsverbrauch so niedrig wie möglich gehalten werden, um wesentliche Standby-Zeiten zu ermöglichen. Somit sollte auch der Leistungsverbrauch der digitalen Filter niedrig gehalten werden. Ein Ansatz zum Verringern der Komplexität und der Anzahl von Komponenten, die zum Implementieren eines Filters mit finiter Impulsantwort (FIR-Filter; FIR = Finite Impulse Response) mit einer gegebenen Impulsantwort verwendet werden, ist das Implementieren des Filters als ein Polyphasenfilter. Bei der Polyphasenform werden zumindest zwei Elementarfilter parallel verarbeitet, während jedes der parallelen Filter eine niedrigere Ordnung aufweist. Die einzelnen elementaren FIR-Filter werden parallel und mit einem oder mehreren Abtastwerten Verzögerungen im Hinblick aufeinander verarbeitet. Das Verwenden von Polyphasenfilter-Entwürfen kann das Verwenden der individuellen Sub- oder Elementar-Filter des Polyphasenfilters mit einer niedrigeren Abtastrate als der des Gesamtfilters erlauben. Das Verwenden von Polyphasenimplementierungen für Filter mit einer gegebenen Impulsantwort kann somit eine Verringerung der Anzahl von Verarbeitungskomponenten oder Entitäten ermöglichen, wenn das Filter in Hardware implementiert ist.
Z.B. aufgrund der anhaltenden Zunahme der Abtastfrequenz kann es gewünscht sein, die Komplexität des Filters weiter zu verringern, das eine vorbestimmte Impulsantwort aufweist, und eine Implementierung mit einer geringeren Anzahl von Verarbeitungsentitäten bereitzustellen.
Die deutsche Patentanmeldung 10 2004 54 893 A1 betrifft ein Verfahren sowie eine Schaltungsanordnung zur Kanalfilterung eines analog oder digital modulierten TV-Signals, umfassend ein Bildsignal, ein Tonsignal und ein Bildträgersignal mit einer Bildträgerfrequenz, bei dem das TV-Signal auf eine Zwischenfrequenz, ein Zwischenfrequenzsignal bildend, umgesetzt wird. Um Störsignale benachbarter TV-Kanäle zu unterdrücken, ist vorgesehen, das Zwischenfrequenzsignal mit einem Signal mit der Bildträgerfrequenz in ein In-Phase-Signal (I) und mit einem zu dem Signal um einen Phasenwinkel von in der Phase verschobenen Signal mit der Bildträgerfrequenz in ein Quadratur-Signal (Q) mittels eines I/O-Demodulators (3) zu demodulieren. Das In-Phase-Signal (I) wird mittels eines ersten, eine gerade symmetrische Impulsantwort aufweisenden Hilbert-Filters eines Hilbert-Filterpaars gefiltert, um ein hilbertgefiltertes In-Phase-Signal zu erhalten. In ähnlicher Weise wird das Quadratur-Signal mittels eines zweiten, eine ungerade symmetrische Impulsantwort aufweisenden Hilbert-Filters des Hilbert-Filterpaars gefiltert, um ein hilbertgefiltertes Quadratur-Signal zu erhalten.
Kurze Beschreibung der Figuren
Nachfolgend werden einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und bezugnehmend auf die beiliegenden Zeichnungen beschrieben, in denen
1 ein Beispiel eines Filters darstellt;
2a ein Beispiel eines Filters darstellt, das als ein Interpolator verwendet wird;
2b ein Beispiel eines Filters darstellt, das als ein Dezimator verwendet wird;
3 ein Beispiel eines Filters darstellt, das als ein Interpolator verwendet wird;
4 ein Beispiel eines Filters darstellt, das als ein Dezimator verwendet wird;
5 ein weiteres Beispiel eines Filters darstellt, das als ein Interpolator verwendet wird;
6 ein weiteres Beispiel eines Filters darstellt, das als ein Dezimator verwendet wird;
7 ein weiteres Beispiel eines Filters darstellt, das als ein Interpolator verwendet wird;
8 ein weiteres Beispiel eines Filters darstellt, das als ein Dezimator verwendet wird;
9 ein weiteres Beispiel eines Filters darstellt, das in einem Interpolator verwendet wird;
10 ein Beispiel eines Verfahrens zum Bereitstellen eines Filters darstellt;
11 ein Beispiel eines Mobiltelefons darstellt, das zumindest ein Filter aufweist; und
12 ein weiteres Beispiel eines Filters darstellt, das in einem Interpolator verwendet wird.
Detaillierte Beschreibung
Verschiedene Beispiele werden nun ausführlicher bezugnehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
Während dementsprechend verschiedene Abänderungen und alternative Formen von Beispielen möglich sind, werden die erläuternden Beispiele in den Figuren hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Beispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Beispiele alle in den Rahmen der Offenbarung fallenden Abänderungen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente.
Es versteht sich, dass wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Worte sollten auf gleichartige Weise ausgelegt werden (z.B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
Die hier angewandte Terminologie bezweckt nur das Beschreiben erläuternder Beispiele und soll nicht begrenzend sein. Nach hiesigem Gebrauch sollen die Einzelformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, wenn der Zusammenhang nicht deutlich sonstiges anzeigt. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „enthält“ und/oder „enthaltend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem normalen Fachmann auf dem Gebiet verstanden wird, zu der Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, z.B. die in gewöhnlich benutzten Wörterbüchern definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht, und nicht in einem idealisierten oder übermäßig formalen Sinn ausgelegt werden, sofern sie nicht ausdrücklich so definiert sind.
1 stellt ein Beispiel eines Filters 100 mit einer Impulsantwort dar, die eine erste Teilimpulsantwort und eine zweite Teilimpulsantwort aufweist. Ein Beispiel eines Filters 100, wie es in 1 dargestellt ist, kann ähnlich zu einem Polyphasenfilter mit zwei Polyphasen interpretiert werden, wobei die erste Polyphase mit der ersten Teilimpulsantwort und die zweite Polyphase mit der zweiten Teilimpulsantwort zu der Impulsantwort des Filters beiträgt.
Das Filter 100 weist ein zusätzliches Filter 102 mit einer zusätzlichen Impulsantwort auf, ein erstes Filter 104a und ein zweites Filter 104b. Das erste Filter 104a weist die erste Teilimpulsantwort auf, wenn es eine Ausgabe des zusätzlichen Filters 102 als eine Eingabe verwendet, und das zweite Filter 104b weist die zweite Teilimpulsantwort auf, wenn es eine Ausgabe des zusätzlichen Filters 102 als eine Eingabe verwendet. Anders ausgedrückt wird ein weiteres zusätzliches Filter 102 verwendet, das eine zusätzliche Impulsantwort aufweist, und ein erstes Filter 104a und ein zweites Filter 104b werden verwendet und sind entworfen, um die Ausgabe des zusätzlichen Filters 102 als eine Eingabe zu verwenden, was einen gemeinsamen Beitrag zu der Impulsantwort des ersten Filters 104a und des zweiten Filters 104b bereitstellt. Die Verwendung des zusätzlichen Filters 102 kann erlauben, die Komplexität einer Hardwareimplementierung des Filters 100 im Vergleich zu einer herkömmlichen Polyphasenimplementierung weiter zu verringern. Das Filter kann unter Verwendung von weniger Komponenten oder Verarbeitungsentitäten implementiert sein als eine herkömmliche Lösung, bei der sowohl das erste Filter als auch das zweite Filter individuell und redundant den Beitrag erzeugt, der als gemeinsamer Beitrag identifiziert wird.
Das Verwenden der Ausgabe des zusätzlichen Filters als Eingabe eines weiteren Filters (erster oder zweiter Filter) soll derart verstanden werden, dass es die Verwendung der Ausgabe der kompletten Filterkette des zusätzlichen Filters oder einer Ausgabe einer bestimmten Verarbeitungskomponente innerhalb des zusätzlichen Filters als eine Eingabe zu einer beliebigen Verarbeitungskomponente des weiteren Filters abdeckt. Z.B. kann eine Ausgabe zusätzlichen Filters als eine Eingabe zu einer Verarbeitungskomponente (z.B. einem Addierer, Multiplizierer oder Verzögerungselement) innerhalb des weiteren Filters verwendet werden, während zusätzliche Eingaben zu derselben Verarbeitungskomponente durch andere Verarbeitungskomponenten des weiteren Filters selbst bereitgestellt werden können. Ferner ist eine Ausgabe des zusätzlichen Filters nicht notwendigerweise auf eine Ausgabe der letzten Verarbeitungskomponente des zusätzlichen Filters beschränkt. Gemäß einigen Beispielen kann eine Ausgabe einer Verarbeitungskomponente an einer beliebigen Position innerhalb des zusätzlichen Filters als eine zusätzliche Eingabe zu einer Verarbeitungskomponente an einer beliebigen Position innerhalb des ersten Filters oder des zweiten Filters verwendet werden. Verarbeitungskomponenten können als jegliche Komponente, Schaltungsanordnung, Logik oder ähnliches verstanden werden, das wirksam ist, einen digitalen Abtastwert oder ein Bit oder ähnliches innerhalb des Filters zu verarbeiten.
Gemäß einigen Beispielen wird eine Ausgabe des Filters 100 durch eine Ausgabe des ersten Filters 104a an ungeraden Abtastwertpositionen und durch eine Ausgabe des zweiten Filters 104b an geraden Abtastwertpositionen bereitgestellt. D.h., die Ausgaben des ersten Filters 104a und des zweiten Filters 104b werden auf eine Weise ähnlich oder identisch zu Polyphasenfiltern verwendet. Anders ausgedrückt ist die Impulsantwort des Filters 100 gegeben durch die Abtastwerte der ersten Teilimpulsantwort an ungeraden Abtastwertpositionen und durch die Abtastwerte der zweiten Teilimpulsantwort an geraden Abtastwertpositionen. Gemäß einigen Beispielen wird ein Filter 100 als Interpolationsfilter verwendet, sodass eine Eingangsabtastsequenz zu dem Filter bei einer Eingangsabtastfrequenz bereitgestellt wird, und die Ausgabe des ersten Filters wird bei einer ersten Abtastperiode verwendet und die Ausgabe des zweiten Filters wird als eine Ausgabe bei einer zweiten, nachfolgenden Abtastperiode verwendet, während die Ausgangsabtastfrequenz zwei Mal die Eingangsabtastfrequenz ist. Auf ähnliche Weise werden weitere Beispiele von Filtern als ein Dezimator verwendet, bei dem eine Eingabe zu dem ersten Filter 104a als ein erster Abtastwert einer Eingangsabtastsequenz bereitgestellt wird, während eine Eingabe zu dem zweiten Filter 104b als ein zweiter nachfolgender Abtastwert der Eingangsabtastsequenz bereitgestellt wird, die an einer Eingangsabtastfrequenz bereitgestellt wird. Das erste und zweite Filter 104a, 104b werden bei einer Ausgangsabtastfrequenz betrieben, die ein Halb der Eingangsabtastfrequenz ist, und die Ausgaben des ersten Filters 104a und des zweiten Filters 104b werden summiert, um eine Ausgabe des Filters bereitzustellen. Daher können Hardwarekosten bei Interpolationsanwendungen sowie bei Dezimationsanwendungen reduziert werden.
2a stellt ein Beispiel eines Interpolationsfilters dar, während 2a ein Beispiel eines Dezimationsfilters darstellt.
Bei dem Beispiel von 2a werden ein erstes Filter 204a, ein zweites Filter 204b, ein drittes Filter 204c bis zu einem n-ten Filter 204n parallel in einem Polyphasenfilteraufbau verwendet. Die Ausgabe der individuellen Polyphasen 204a bist 204n wird nachfolgend an einem Ausgang des Filters auf sehr reelle Weise bereitgestellt, um z.B. die Abtastfrequenz an dem Ausgang des Filters um einen Faktor n zu erhöhen. Ein zusätzliches Filter 202 weist eine Impulsantwort auf, die als eine zusätzliche Eingabe zu allen Filtern 204a bis 204n verwendet werden kann. D.h., eine Ausgabe des zusätzlichen Filters 202 kann durch jedes der Filter 204a bis 204n und durch darin verwendete Hardwarekomponenten verwendet werden.
Auf ähnliche Weise werden Filter 214a bis 214n innerhalb des Dezimationsfilters von 2b durch das zusätzliche Filter 212 ergänzt, was einen gemeinsamen Beitrag zu den gewünschten Impulsantworten der Filter 214a bis 214n bereitstellt.
Anders ausgedrückt ist gemäß einigen Beispielen ein Filter in n Polyphasen unterteilt oder durch n Subfilter dargestellt. Ferner ist ein zusätzliches Filter bereitgestellt, das eine zusätzliche Impulsantwort aufweist, die als ein gemeinsamer Beitrag zu der Impulsantwort von zumindest 2 der n Subfilter verwendet werden kann. Bei einigen Beispielen werden ein oder mehrere gemeinsame Polyphasen (zusätzliche Filter) extrahiert und zu den anderen Filtern addiert (n Filter 204a bis 204n oder 214a bis 214n). 2a stellt das Konzept für ein Interpolationsfilter dar, während 2b das Konzept für ein Dezimationsfilter darstellt.
3 bis 8 stellen Beispiele von Filtern mit einer Impulsantwort dar, die (1 – z^–1)^N ist, wobei N eine ganze Zahl ist. Filter mit Impulsantworten, bei denen N eine ganze Zahl ist, z.B. N = 3, 4 oder 5, zeigen vorteilhafte Charakteristika, die sie besonders geeignet machen, als Interpolations- oder Dezimations-Filter verwendet zu werden. Z.B. verwenden Mobiltelefonanwendungen Filter mit solchen Impulsantworten als Interpolatoren oder Dezimatoren vor oder neben Analog-zu-Digital-Wandlern und Digital-zu-Analog-Wandlern innerhalb des digitalen Signalverarbeitungswegs. Diese Filter laufen bei den höchsten verfügbaren digitalen Frequenzen und sollten somit so effizient wie möglich implementiert sein. Abhängig von den unterstützen Mobiltelekommunikationsstandards kann ein einzelnes Sende-Empfangs-Gerät mehrere Instanzen dieser Filter innerhalb einer Sendesignalkette oder einer Empfangssignalkette verwenden. Daher kann ein Mobiltelefon sogar 36 oder mehr Instanzen solcher Filter verwenden. Das Reduzieren des Energieverbrauchs eines einzelnen Filters kann zusammen mit einer hohen Anzahl von Filtern innerhalb eines mobilen Geräts zu einer wesentlichen Energieeinsparung aufsummiert werden, wenn die individuellen Filter gemäß den hierin beschriebenen Beispielen implementiert sind, da diese ein oder mehrere Verarbeitungskomponenten im Vergleich zu herkömmlichen Implementierungen einsparen.
3 und 4 stellen Beispiele von Filter dar, bei denen N = 3, 5 und 6 stellen Beispiele von Filtern dar, bei denen N = 4, und 7 und 8 stellen Beispiele von Filtern dar, bei denen N = 5. Die Filter basieren auf einem Polyphasenansatz, bei dem ein erstes Filter und ein zweites Filter zu der Impulsantwort des Filters beitragen, während ein zusätzliches Filter mit einer zusätzlichen Filterimpulsantwort als eine zusätzliche Eingabe und/oder Beitrag für/zu dem ersten Filter und/oder dem zweiten Filter dient.
Die Impulsantwort des Filters, das in 3 dargestellt ist, ist: 1 + 3z^–2 + 3z^–2 + z^–3. Das erste Filter weist eine Impulsantwort von [2 0] auf; das zweite Filter weist eine Impulsantwort von [0 2] auf und das zusätzliche Filter weist eine Impulsantwort von [1 1] auf. In der üblicherweise verwendeten Schreibweise stellt ein Filter mit einer Impulsantwort von z.B. [1 2] eine Ausgabe von 1 zu einer ersten Abtastzeit und eine Ausgabe von 2 zu einer zweiten nachfolgenden Abtastzeit bereit, wenn 1 als eine Eingabe zu der ersten Abtastzeit empfangen wird und sonst keine Eingabe.
Das Filter von 3 dient als ein Interpolationsfilter z.B. zum Verdoppeln der Abtastrate. Das Filter weist einen Eingangsknoten 302, ein Verzögerungselement 304, einen ersten Multiplizierer 306, einen zweiten Multiplizierer 308, einen ersten Addierer 310, einen zweiten Addierer 312, einen dritten Addierer 314, einen ersten Ausgangsknoten 320 und einen zweiten Ausgangsknoten 322 auf. Der Eingangsknoten 302 ist mit einem Eingang des ersten Addierers 310, mit einem Eingang des Verzögerungselements 304 und mit einem Eingang des ersten Multiplizierers 306 gekoppelt. Ein Ausgang des ersten Multiplizierers 306 ist mit einem Eingang des dritten Addierers 314 gekoppelt. Ein Ausgang des dritten Addierers 314 ist mit dem ersten Ausgangsknoten 320 gekoppelt. Ein Ausgang des Verzögerungselements 304 ist mit einem Eingang des zweiten Multiplizierers 308 und mit einem Eingang des ersten Addierers 310 gekoppelt. Ein Ausgang des ersten Addierers 310 ist mit einem Eingang des dritten Addierers 314 und mit einem Eingang des zweiten Addierers 312 gekoppelt. Ein Ausgang des zweiten Multiplizierers 308 ist mit einem Eingang des zweiten Addierers 312 gekoppelt und ein Ausgang des zweiten Addierers 312 ist mit dem zweiten Ausgangsknoten 322 gekoppelt. Ein Kopplungselement 340 ist ausgebildet, um den ersten Ausgangsknoten mit einem gemeinsamen Ausgangsknoten des Filters an einem ersten Abtastintervall und den zweiten Ausgangsknoten mit einem gemeinsamen Ausgangsknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
Addierer, Verzögerungselemente und Multiplizierer sind digitale Verarbeitungskomponenten, die in Hardware implementiert sind und mathematische und/oder logische Operationen ausführen. Ein Addierer ist ausgebildet, um alle Quantitäten zu summieren, die an dessen mehreren Eingängen bereitgestellt werden. Ein Verzögerungselement z ist ausgebildet, um eine digitale Quantität an dessen Eingang zu empfangen und die Quantität oder Zahl an dessen Ausgang nach einer vorbestimmten Zeitperiode bereitzustellen. Bei zeitdiskreten Verarbeitungsimplementierungen ist die Zeitperiode in Mehrfachen der Abtastzeit gegeben. Die Verzögerungselemente, gekennzeichnet durch „Z“, verzögern die Eingangsquantität um eine Abtastzeit, was einer Impulsantwort von z^–1 entspricht. Multiplizierer multiplizieren die Eingangsquantität mit einem vorbestimmten Faktor und stellen eine multiplizierte Quantität an ihrem Ausgang bereit. Bei einer Hardwareimplementierung, die primäre Darstellungen von digitalen Quantitäten verwendet, können Multiplizierer, die mit Zweierpotenzen multiplizieren, effizient durch Register implementiert sein, die ihren Inhalt verschieben. Dies ist in den Figuren dargestellt, wo durch „1“ bezeichnete Multiplizierer um ein Bit verschieben und somit mal 2 multiplizieren, während durch „2“ bezeichnete Multiplizierer mal 4 multiplizieren.
Das Filter von 4 dient als ein Dezimationsfilter und weist einen ersten Eingangsknoten 402, einen zweiten Eingangsknoten 404, einen ersten Multiplizierer 406, einen zweiten Multiplizierer 408, ein Verzögerungselement 410, einen ersten Addierer 412, einen zweiten Addierer 414 und einen dritten Addierer 416 auf. Der erste Eingangsknoten 402 ist mit einem Eingang des ersten Multiplizierers 406 und mit einem Eingang des ersten Addierers 412 gekoppelt. Der zweite Eingangsknoten 404 ist mit einem Eingang des zweiten Multiplizierers 408 und mit einem Eingang des ersten Addierers 412 gekoppelt. Ein Ausgang des ersten Multiplizierers 406 ist mit einem Eingang des dritten Addierers 416 gekoppelt. Ein Ausgang des zweiten Multiplizierers 408 ist mit einem Eingang des zweiten Addierers 414 gekoppelt. Ein Ausgang des zweiten Addierers 414 ist mit einem Eingang des Verzögerungselements 410 gekoppelt. Ein Ausgang des Verzögerungselements 410 ist mit einem Eingang des dritten Addierers 416 gekoppelt. Ein Ausgang des ersten Addierers 412 ist mit einem Eingang des zweiten Addierers 414 und mit einem Eingang des dritten Addierers 416 gekoppelt. Ein Kopplungselement 440 ist ausgebildet, um den ersten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters an einem ersten Abtastintervall zu koppeln und den zweiten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
5 und 6 stellen Beispiele von Filtern dar, bei denen N = 4, was einer Impulsantwort entspricht von: 1 + 4z^–1 + 6z^–2 + 4z^–3 + z^–4. Das erste Filter weist eine Impulsantwort von h₁ = [0 4 0] auf, das zweite Filter weist eine Impulsantwort von h₂ = [4] auf und das zusätzliche Filter weist eine Impulsantwort von h_SUP = [1 1] auf. Die erste resultierende Polyphase ist h_sup*h_sup + [0 4 0] (das Symbol „*“ bedeutet Faltung), die zweite resultierende Polyphase ist h_sup × 4.
Das Interpolationsfilter von 5 weist einen Eingangsknoten 502, ein erstes Verzögerungselement 504, ein zweites Verzögerungselement 506, einen ersten Multiplizierer 508, einen zweiten Multiplizierer 510, einen ersten Addierer 512, einen zweiten Addierer 514, einen dritten Addierer 516, einen ersten Ausgangsknoten 520 und einen zweiten Ausgangsknoten 522 auf. Der Eingangsknoten 502 ist mit einem Eingang des ersten Addierers 512 und mit einem Eingang des ersten Verzögerungselements 504 gekoppelt. Ein Ausgang des ersten Verzögerungselements 504 ist mit einem Eingang des ersten Addierers 512 und mit einem Eingang des ersten Multiplizierers 508 gekoppelt. Ein Ausgang des ersten Multiplizierers 508 ist mit einem Eingang des dritten Addierers 516 gekoppelt. Ein Ausgang des ersten Addierers 512 ist mit einem Eingang des zweiten Verzögerungselements 506, einem Eingang des zweiten Addierers 514 und mit dem zweiten Ausgangsknoten 522 gekoppelt. Ein Ausgang des zweiten Verzögerungselements 506 ist mit einem Eingang des zweiten Addierers 514 gekoppelt. Ein Ausgang des zweiten Addierers 514 ist mit einem Eingang des dritten Addierers 516 gekoppelt. Ein Ausgang des dritten Addierers 516 ist mit einem Eingang des zweiten Multiplizierers 510 gekoppelt. Ein Ausgang des zweiten Multiplizierers 510 ist mit dem zweiten Ausgangsknoten 522 gekoppelt. Ein Kopplungselement 540 ist ausgebildet, um den ersten Ausgangsknoten mit einem gemeinsamen Ausgangsknoten des Filters an einem ersten Abtastintervall und den zweiten Ausgangsknoten mit einem gemeinsamen Ausgangsknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
Das Dezimationsfilter von 6 weist einen ersten Eingangsknoten 602, einen zweiten Eingangsknoten 604, einen ersten Multiplizierer 606, einen zweiten Multiplizierer 608, ein erstes Verzögerungselement 610, ein zweites Verzögerungselement 612, einen ersten Addierer 614, einen zweiten Addierer 616, einen dritten Addierer 618 und einen vierten Addierer 620 auf. Der erste Eingangsknoten 602 ist mit einem Eingang des ersten Multiplizierers 606, einem Eingang des ersten Verzögerungselements 610 und einem Eingang des ersten Addierers 614 gekoppelt. Der zweite Eingangsknoten 604 ist mit einem Eingang des zweiten Multiplizierers 608 gekoppelt. Ein Ausgang des zweiten Multiplizierers 608 ist mit einem Eingang des ersten Addierers 614 gekoppelt. Ein Ausgang des ersten Addierers 614 ist mit einem Eingang des zweiten Addierers 616 gekoppelt. Ein Ausgang des ersten Verzögerungselements 610 ist mit einem Eingang des zweiten Addierers 616 gekoppelt. Ein Ausgang des ersten Multiplizierers 606 ist mit einem Eingang des dritten Addierers 618 gekoppelt. Ein Ausgang des zweiten Addierers 616 ist mit einem Eingang des dritten Addierers 618 und einem Eingang des vierten Addierers 620 gekoppelt. Ein Ausgang des dritten Addierers 618 ist mit einem Eingang des zweiten Verzögerungselements 612 gekoppelt. Ein Ausgang des zweiten Verzögerungselements 612 ist mit einem Eingang des vierten Addierers 620 gekoppelt. Ein Kopplungselement 640 ist ausgebildet, um den ersten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters bei einem ersten Abtastintervall und den zweiten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
7 und 8 stellen Beispiele von Filtern dar, bei denen N = 5, was einer Impulsantwort entspricht von: 1 + 5z^–1 + 10z^–2 + 10z^–3 + 5z^–4 + z^–5. Das erste Filter weist eine Impulsantwort auf von [4 0 0]; das zweite Filter weist eine Impulsantwort auf von [0 0 4] und das zusätzliche Filter weist eine Impulsantwort auf von [1 10 1].
Das Interpolationsfilter von 7 weist einen Eingangsknoten 702, ein erstes Verzögerungselement 704, ein zweites Verzögerungselement 706, einen ersten Multiplizierer 708, einen zweiten Multiplizierer 710, einen dritten Multiplizierer 712, einen vierten Multiplizierer 714, einen ersten Addierer 716, einen zweiten Addierer 718, einen dritten Addierer 720, einen vierten Addierer 722, einen fünften Addierer 724, einen ersten Ausgangsknoten 730 und einen zweiten Ausgangsknoten 732 auf. Der Eingangsknoten 702 ist mit einem Eingang des ersten Verzögerungselements 704, einem Eingang des ersten Multiplizierers 708 und einem Eingang des ersten Addierers 716 gekoppelt. Ein Ausgang des ersten Multiplizierers 708 ist mit einem Eingang des vierten Addierers 722 gekoppelt. Ein Ausgang des vierten Addierers 722 ist mit einem Eingang des ersten Ausgangsknotens 730 gekoppelt. Ein Ausgang des ersten Addierers 716 ist mit einem Eingang des zweiten Addierers 718 gekoppelt. Ein Ausgang des ersten Verzögerungselements 704 ist mit einem Eingang des zweiten Verzögerungselements 706, einem Eingang des dritten Multiplizierers 712 und einem Eingang des dritten Addierers 720 gekoppelt. Ein Ausgang des dritten Multiplizierers 712 ist mit einem Eingang des dritten Addierers 720 gekoppelt. Ein Ausgang des dritten Addierers 720 ist mit einem Eingang des vierten Multiplizierers 714 gekoppelt. Ein Ausgang des vierten Multiplizierers 714 ist mit einem Eingang des zweiten Addierers 718 gekoppelt. Ein Ausgang des zweiten Addierers 718 ist mit einem Eingang des vierten Addierers 722 und einem Eingang des fünften Addierers 724 gekoppelt. Ein Ausgang des zweiten Verzögerungselements 706 ist mit einem Eingang des ersten Addierers 716 und einem Eingang des zweiten Multiplizierers 710 gekoppelt. Ein Ausgang des zweiten Multiplizierers 710 ist mit einem Eingang des fünften Addierers 724 gekoppelt und ein Ausgang des fünften Addierers 724 ist mit einem Eingang des zweiten Ausgangsknotens 723 gekoppelt. Das Kopplungselement 740 ist ausgebildet, um den ersten Ausgangsknoten mit einem gemeinsamen Ausgangsknoten des Filters an einem ersten Abtastintervall zu koppeln und den zweiten Ausgangsknoten mit einem gemeinsamen Ausgangsknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
Das Dezimationsfilter aus 8 weist einen ersten Eingangsknoten 802, einen zweiten Eingangsknoten 804, einen ersten Multiplizierer 806, einen zweiten Multiplizierer 808, einen dritten Multiplizierer 810, einen vierten Multiplizierer 812, ein erstes Verzögerungselement 814, ein zweites Verzögerungselement 816, einen ersten Addierer 818, einen zweiten Addierer 820, einen dritten Addierer 822, einen vierten Addierer 824 und einen fünften Addierer 826 auf. Der erste Eingangsknoten 802 ist mit einem Eingang des ersten Multiplizierers 806 und einem Eingang des ersten Addierers 818 gekoppelt. Der zweite Eingangsknoten 804 ist mit einem Eingang des zweiten Multiplizierers 808 und mit einem Eingang des ersten Addierers 818 gekoppelt. Ein Ausgang des ersten Addierers 818 ist mit einem Eingang des vierten Multiplizierers 812, einem Eingang des zweiten Addierers 820 und einem Eingang des fünften Addierers 826 gekoppelt. Ein Ausgang des ersten Multiplizierers 806 ist mit einem Eingang des fünften Addierers 826 gekoppelt. Ein Ausgang des zweiten Multiplizerers 808 ist mit einem Eingang des zweiten Addierers 820 gekoppelt. Ein Ausgang des zweiten Addierers 820 ist mit einem Eingang des Verzögerungselements 814 gekoppelt. Ein Ausgang des Verzögerungselements 814 ist mit einem Eingang des vierten Addierers 824 gekoppelt. Ein Ausgang des vierten Multiplizierers 812 ist mit einem Eingang des dritten Multiplizierers 810 und einem Eingang des dritten Addierers 822 gekoppelt. Ein Ausgang des dritten Multiplizierers 810 ist mit einem Eingang des dritten Addierers 822 gekoppelt. Ein Ausgang des dritten Addierers 822 ist mit einem Eingang des vierten Addierers 824 gekoppelt. Ein Ausgang des vierten Addierers 824 ist mit einem Eingang des zweiten Verzögerungselements 816 gekoppelt und ein Ausgang des zweiten Verzögerungselements 816 ist mit einem Eingang des fünften Addierers 826 gekoppelt. Ein Kopplungselement 840 ist ausgebildet, um den ersten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters an einem ersten Abtastintervall und den zweiten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
Während die vorangehenden Figuren Filter mit einem ersten und zweiten Filter darstellen, d.h. Filter, die auf einem Polyphasenansatz mit zwei Polyphasenfiltern basieren, stellt 9 ein Filter mit drei Polyphasen dar. Dies soll darstellen, dass weitere Beispiele von Filtern bereitgestellt werden können, die auf einer beliebigen Anzahl von Polyphasen zusammen mit einem oder mehreren zusätzlichen Filtern basieren.
Das Interpolationsfilter von 9 weist einen Eingangsknoten 1002, ein erstes Verzögerungselement 1004, ein zweites Verzögerungselement 1006, einen ersten Multiplizierer 1008, einen zweiten Multiplizierer 1010, einen dritten Multiplizierer 1012, einen vierten Multiplizierer 1014, einen fünften Multiplizierer 1016, einen sechsten Multiplizierer 1018, einen ersten Addierer 1020, einen zweiten Addierer 1022, einen dritten Addierer 1024, einen vierten Addierer 1026, einen fünften Addierer 1028, einen sechsten Addierer 1030, einen siebten Addierer 1032, einen achten Addierer 1034, einen neunten Addierer 1036, einen ersten Ausgangsknoten 1040, einen zweiten Ausgangsknoten 1042, und einen dritten Ausgangsknoten 1044 auf. Bei der in 9 dargestellten Konfiguration weist das Filter eine erstes Filter mit einer Impulsantwort h₁ = [–1 0 8], eine zweites Filter mit einer Impulsantwort h₂ = [8 0 –1], ein drittes Filter mit einer Impulsantwort h₃ = [0 –13 0] und ein zusätzliches Filter mit einer Impulsantwort h_sup = [1 8 1] auf. Die erste Polyphase ist gebildet durch h₁ + 2 × h_sup, die zweite Polyphase durch h₂ + 2 × h_sup und die dritte Polyphase durch h₃ + 4 × h_sup.
10 stellt ein Flussdiagramm eines Beispiels eines Verfahrens zum Bereitstellen eines Filters mit einer gegebenen Impulsantwort dar. Basierend auf der gegebenen Impulsantwort wird eine erste Teilimpulsantwort, die zu der Impulsantwort beiträgt, bei 1110a bestimmt. Eine zweite Teilimpulsantwort, die zu der Impulsantwort beiträgt, wird bei 1110b erzeugt. Bei 1112 wird ein gemeinsamer Beitrag zu der ersten Teilimpulsantwort und der zweiten Teilimpulsantwort bestimmt. Basierend auf dem bestimmten, gemeinsamen Beitrag wird ein zusätzliches Filter, das den gemeinsamen Beitrag als eine zusätzliche Impulsantwort bereitstellt, bei 1116 bestimmt.
Bei 1114a wird ein erstes Filter bestimmt, das die erste Teilimpulsantwort unter Verwendung des gemeinsamen Beitrags des zusätzlichen Filters als Eingabe bereitstellt, während ein zweites Filter bei 1114b bestimmt wird, das die zweite Teilimpulsantwort unter Verwendung des gemeinsamen Beitrags des zusätzlichen Filters als eine Eingabe bereitstellt. Zusammenfassend wird ein Filter mit einer gegebenen Impulsantwort bereitgestellt oder entworfen durch zusätzliches Bestimmen eines gemeinsamen Beitrags zu den Impulsantworten von z.B. einem ersten Filter und einem zweiten Filter einer Polyphasenfilterdarstellung.
Bei einem weiteren optionalen Schritt 1120 werden das zusätzliche Filter, das erste Filter und das zweite Filter kombiniert, um das Filter dadurch bereitzustellen, dass eine Ausgabe des zusätzlichen Filters zu dem Eingang von einer oder mehreren Verarbeitungskomponenten innerhalb des ersten Filters und des zweiten Filters zugeführt wird. Das erste Filter und das zweite Filter verwenden die Ausgabe des zusätzlichen Filters entsprechend, um die erforderliche erste Teilimpulsantwort bzw. zweite Teilimpulsantwort bereitzustellen oder zu erzeugen.
Herkömmliche Polyphasenfilter mit zwei Polyphasen und von einer dritten, vierten und fünften Filterordnung benötigen ungefähr 33% bis 38% mehr Addierer oder Verarbeitungskomponenten als die in 3 bis 8 beschriebenen Beispiele, obwohl sie dieselbe Impulsantwort und identische Filtercharakteristika aufweisen. Die Beispiele von Filtern von 3 bis 8 können dazu dienen, eine wesentliche Energiemenge zu sparen, während sie z.B. in Mobiltelefonen oder drahtlosen Sende-Empfangs-Geräten betrieben werden.
Das Verwenden einer Interpolation z.B. mit einem Faktor von 4 und einer entsprechenden Dezimation kann z.B. 0,67 mA bei einer Abtastfrequenz von 156 MHz sparen, unter gemeinsamer Betrachtung der Filter für I und Q für ein Mobiltelekommunikationsbeispiel. Bei einem der heutigen LTE-Konformen (LTE = Long Term Evolution) Sende-Empfangs-Geräten können mehrere Instanzen dieser Filter verwendet werden. Nur als ein Beispiel muss ein Empfangsweg möglicherweise drei Kanäle, zwei räumliche Signalwege bei einem MIMO-Ansatz, zwei Stufen und zwei Filter für jeweils I und Q betrachten, was sich zu insgesamt 24 Instanzen der Filter aufsummiert. Auf ähnliche Weise kann in dem Sendedatenweg ein Filter in dem I und Q-Datenweg, in dem Hüllkurvenverfolgungsweg und mit vier Stufen erforderlich sein, was sich zu insgesamt 12 Instanzen aufsummiert. Wenn man von insgesamt 36 Filtern des obigen Beispiels ausgeht, ergibt die Gesamtenergieeinsparung 9,79 bis 10 mA pro mobiles Gerät. Eine Einsparung einer solchen Dimension kann deutlich dazu beitragen, die Standby-Zeiten des mobilen Geräts zu verlängern. Filter, wie sie hierin offenbart sind, stellen somit große Vorteile im Hinblick auf den Energieverbrauch z.B. in Mobiltelefonen gemäß dem LTE-Standard bereit.
11 stellt schematisch ein Beispiel eines Mobiltelekommunikationsgeräts oder eines Endgeräts oder Mobiltelefons 1200 eines Mobiltelekommunikationsnetzes dar. Das Mobiltelefon 1200 weist ein Sende-Empfangs-Gerät 1210 auf, das ein oder mehrere Beispiele von Filtern innerhalb seines Sende- oder Empfangs-Wegs verwendet. Das Sende-Empfangs-Gerät 1210 ist mit einer Antenne 1220 gekoppelt, die verwendet wird, um das drahtlose Kommunikationssignal des mobilen Telekommunikationsgeräts 1200 zu senden und zu empfangen. Mobile Telekommunikationsgeräte oder Mobiltelefone 1200, die Beispiele von Filtern verwenden, wie sie hierin beschrieben sind, können einen wesentlich niedrigeren Energieverbrauch aufweisen als Geräte, die herkömmliche Filter verwenden.
12 stellt ein weiteres Beispiel eines Filters 1300 dar, bei dem N = 6, was einer Impulsantwort entspricht von: 1 + 6z^–1 + 15z^–2 + 20z^–3 + 15z^–4 + 6z^–5 + z^–6. Das zusätzliche Filter weist eine Impulsantwort auf von h_sup = [1 2 1], die erste Polyphase weist eine Impulsantwort auf von h_sup*[1 1] + [0 12 12 0]; die zweite Polyphase weist eine Impulsantwort auf von h_sup × 6 + [0 8].
Da die individuellen Komponenten der Filter gleich jenen der vorangehend erörterten Filter sind, wird eine detaillierte Erörterung des Filter oder Interpolators weggelassen. Es wird ferner darauf hingewiesen, dass ähnlich zu den vorangehend erörterten Implementierungen die Impulsantworten und das entsprechende erste, zweite und zusätzliche Filter ebenfalls verwendet werden können, um ein Dezimationsfilter aufzubauen, das dem Interpolationsfilter von 12 entspricht.
Beispiel 1 ist ein Filter mit einer Impulsantwort, die eine erste Teilimpulsantwort und ein zweite Teilimpulsantwort aufweist, wobei das Filter ein zusätzliches Filter mit einer zusätzlichen Impulsantwort; ein erstes Filter, das die erste Teilimpulsantwort aufweist und eine Ausgabe des zusätzlichen Filters als eine Eingabe verwendet; und ein zweites Filter, das die zweite Teilimpulsantwort aufweist und eine Ausgabe des zusätzlichen Filters als eine Eingabe verwendet, aufweist.
Bei Beispiel 2, bei dem Filter von Beispiel 1, sind Abtastwerte der Impulsantwort gegeben durch Abtastwerte der ersten Teilimpulsantwort an ungeraden Abtastwertpositionen, und durch Abtastwerte der zweiten Teilimpulsantwort an geraden Abtastwertpositionen.
Bei Beispiel 3, bei dem Filter von Beispiel 1, ist die Impulsantwort gegeben durch positive ganzzahlige Potenzen (1 – z^–1)^N, wobei N eine positive ganze Zahl ist und z^–1 eine Verzögerung um eine einzelne Abtastwertperiode bezeichnet.
Bei Beispiel 4, bei dem Filter von Beispiel 3, ist N = 3 und das erste Filter weist eine Impulsantwort auf von [2 0]; das zweite Filter weist eine Impulsantwort auf von [0 2]; und das zusätzliche Filter weist eine Impulsantwort auf von [1 1].
Bei Beispiel 5 weist das Filter von Beispiel 4 optional einen Eingangsknoten, ein Verzögerungselement, einen ersten Multiplizierer, einen zweiten Multiplizierer, einen ersten Addierer, einen zweiten Addierer, einen dritten Addierer, einen ersten Ausgangsknoten und einen zweiten Ausgangsknoten auf, wobei der Eingangsknoten mit einem Eingang des ersten Addierers, einem Eingang des Verzögerungselements und einem Eingang des ersten Multiplizierers gekoppelt ist; ein Ausgang des ersten Multiplizierers mit einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des dritten Addierers mit dem ersten Ausgangsknoten gekoppelt ist; ein Ausgang des Verzögerungselements mit einem Eingang des zweiten Multiplizierers und mit einem Eingang des ersten Addierers gekoppelt ist; ein Ausgang des ersten Addierers mit einem Eingang des dritten Addierers und mit einem Eingang des zweiten Addierers gekoppelt ist; ein Ausgang des zweiten Multiplizierers mit einem Eingang des zweiten Addierers gekoppelt ist; und ein Ausgang des zweiten Addierers mit dem zweiten Ausgangsknoten gekoppelt ist.
Bei Beispiel 6 weist das Filter von Beispiel 4 optional ferner einen ersten Eingangsknoten, einen zweiten Eingangsknoten, einen ersten Multiplizierer, einen zweiten Multiplizierer, ein Verzögerungselement, einen ersten Addierer, einen zweiten Addierer und einen dritten Addierer auf, wobei der erste Eingangsknoten mit einem Eingang des ersten Multiplizierers und mit einem Eingang des ersten Addierers gekoppelt ist; der zweite Eingangsknoten mit einem Eingang des zweiten Multiplizierers und mit einem Eingang des ersten Addierers gekoppelt ist; ein Ausgang des ersten Multiplizierers mit einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des zweiten Multiplizierers mit einem Eingang des zweiten Addierers gekoppelt ist; ein Ausgang des zweiten Addierers mit einem Eingang des Verzögerungselements gekoppelt ist; ein Ausgang des Verzögerungselements mit einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des ersten Addierers mit einem Eingang des zweiten Addierers und mit einem Eingang des dritten Addierers gekoppelt ist.
Bei Beispiel 7, bei dem Filter von Beispiel 5 oder 6, sind der erste Multiplizierer und der zweite Multiplizierer ausgebildet, um eine Multiplikation mal zwei auszuführen.
Bei Beispiel 8, bei dem Filter von Beispiel 3, ist N = 4 und das erste Filter weist eine Impulsantwort auf von [0 4 0]; das zweite Filter weist eine Impulsantwort auf von [4]; und das zusätzliche Filter weist eine Impulsantwort auf von [1 1].
Bei Beispiel 9 weist das Filter von Beispiel 8 optional ferner einen Eingangsknoten, ein erstes Verzögerungselement, ein zweites Verzögerungselement, einen ersten Multiplizierer, einen zweiten Multiplizierer, einen ersten Addierer, einen zweiten Addierer, einen dritten Addierer, einen ersten Ausgangsknoten und einen zweiten Ausgangsknoten auf, wobei der Eingangsknoten mit einem Eingang des ersten Addierers und mit einem Eingang des ersten Verzögerungselements gekoppelt ist; ein Ausgang des ersten Verzögerungselements mit einem Eingang des ersten Addierers und einem Eingang des ersten Multiplizierers gekoppelt ist; ein Ausgang des ersten Multiplizierers mit einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des ersten Addierers mit einem Eingang des zweiten Verzögerungselements, einem Eingang des zweiten Addierers und mit dem zweiten Ausgangsknoten gekoppelt ist; ein Ausgang des zweiten Verzögerungselements mit einem Eingang des zweiten Addierers gekoppelt ist; ein Ausgang des zweiten Addierers mit einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des dritten Addierers mit einem Eingang des zweiten Multiplizierers gekoppelt ist; und ein Ausgang des zweiten Multiplizierers mit dem zweiten Ausgangsknoten gekoppelt ist.
Bei Beispiel 10 weist das Filter von Beispiel 8 optional ferner einen ersten Eingangsknoten, einen zweiten Eingangsknoten, einen ersten Multiplizierer, einen zweiten Multiplizierer, ein erstes Verzögerungselement, ein zweites Verzögerungselement, einen ersten Addierer, einen zweiten Addierer, einen dritten Addierer und einen vierten Addierer auf, wobei der erste Eingangsknoten mit einem Eingang des ersten Multiplizierers, einem Eingang des ersten Verzögerungselements und einem Eingang des ersten Addierers gekoppelt ist; der zweite Eingangsknoten mit einem Eingang des zweiten Multiplizierers gekoppelt ist; ein Ausgang des zweiten Multiplizierers mit einem Eingang des ersten Addierers gekoppelt ist; ein Ausgang des ersten Addierers mit einem Eingang des zweiten Addierers gekoppelt ist; ein Ausgang des ersten Verzögerungselements mit einem Eingang des zweiten Addierers gekoppelt ist; ein Ausgang des ersten Multiplizierers mit einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des zweiten Addierers mit einem Eingang des dritten Addierers und einem Eingang des vierten Addierers gekoppelt ist; ein Ausgang des dritten Addierers mit einem Eingang des zweiten Verzögerungselements gekoppelt ist; und ein Ausgang des zweiten Verzögerungselements mit einem Eingang des vierten Addierers gekoppelt ist.
Bei Beispiel 11, bei dem Filter von Beispiel 9 oder 10, sind der erste Multiplizierer (508, 606) und der zweite Multiplizierer (510, 608) ausgebildet, um eine Multiplikation mal vier auszuführen.
Bei Beispiel 12, bei dem Filter von Beispiel 3, ist N = 5 und das erste Filter weist eine Impulsantwort auf von [4 0 0]; das zweite Filter weist eine Impulsantwort auf von [0 0 4]; und das zusätzliche Filter weist eine Impulsantwort auf von [1 10 1].
Bei Beispiel 13 weist das Filter von Beispiel 12 optional ferner einen Eingangsknoten, ein erstes Verzögerungselement, ein zweites Verzögerungselement, einen ersten Multiplizierer, einen zweiten Multiplizierer, einen dritten Multiplizierer, einen vierten Multiplizierer, einen ersten Addierer, einen zweiten Addierer, einen dritten Addierer, einen vierten Addierer, einen fünften Addierer, einen ersten Ausgangsknoten und einen zweiten Ausgangsknoten auf, wobei der Eingangsknoten mit einem Eingang des ersten Verzögerungselements, einem Eingang des ersten Multiplizierers und einem Eingang des ersten Addierers gekoppelt ist; ein Ausgang des ersten Multiplizierers mit einem Eingang des vierten Addierers gekoppelt ist; ein Ausgang des vierten Addierers mit einem Eingang des ersten Ausgangsknotens gekoppelt ist; ein Ausgang des ersten Addierers mit einem Eingang des zweiten Addierers gekoppelt ist; ein Ausgang des ersten Verzögerungselements mit einem Eingang des zweiten Verzögerungselements, einem Eingang des dritten Multiplizierers und einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des dritten Multiplizierers mit einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des dritten Addierers mit einem Eingang des vierten Multiplizierers gekoppelt ist; ein Ausgang des vierten Multiplizierers mit einem Eingang des zweiten Addierers gekoppelt ist; ein Ausgang des zweiten Addierers mit einem Eingang des vierten Addierers und einem Eingang des fünften Addierers gekoppelt ist; ein Ausgang des zweiten Verzögerungselements mit einem Eingang des ersten Addierers und mit einem Eingang des zweiten Multiplizierers gekoppelt ist; ein Ausgang des zweiten Multiplizierers mit einem Eingang des fünften Addierers gekoppelt ist; und ein Ausgang des fünften Addierers mit einem Eingang des zweiten Ausgangsknotens gekoppelt ist.
Bei Beispiel 14 weist das Filter von Beispiel 12 optional ferner einen ersten Eingangsknoten, einen zweiten Eingangsknoten, einen ersten Multiplizierer, einen zweiten Multiplizierer, einen dritten Multiplizierer, einen vierten Multiplizierer, ein erstes Verzögerungselement, ein zweites Verzögerungselement, einen ersten Addierer, einen zweiten Addierer, einen dritten Addierer, einen vierten Addierer und einen fünften Addierer auf, wobei der erste Eingangsknoten mit einem Eingang des ersten Multiplizierers und einem Eingang des ersten Addierers gekoppelt ist; der zweite Eingangsknoten mit einem Eingang des zweiten Multiplizierers und einem Eingang des ersten Addierers gekoppelt ist; ein Ausgang des ersten Addierers mit einem Eingang des vierten Multiplizierers, einem Eingang des zweiten Addierers und einem Eingang des fünften Addierers gekoppelt ist; ein Ausgang des ersten Multiplizierers mit einem Eingang des fünften Addierers gekoppelt ist; ein Ausgang des zweiten Multiplizierers mit einem Eingang des zweiten Addierers gekoppelt ist; ein Ausgang des zweiten Addierers mit einem Eingang des Verzögerungselements gekoppelt ist; ein Ausgang des Verzögerungselements mit einem Eingang des vierten Addierers gekoppelt ist; ein Ausgang des vierten Multiplizierers mit einem Eingang des dritten Multiplizierers und einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des dritten Multiplizierers mit einem Eingang des dritten Addierers gekoppelt ist; ein Ausgang des dritten Addierers mit einem Eingang des vierten Addierers gekoppelt ist; ein Ausgang des vierten Addierers mit einem Eingang des zweiten Verzögerungselements gekoppelt ist; ein Ausgang des zweiten Verzögerungselements mit einem Eingang des fünften Addierers gekoppelt ist.
Bei Beispiel 15, bei dem Filter von Beispiel 13 oder 14 sind der erste Multiplizierer, der zweite Multiplizierer und der dritte Multiplizierer ausgebildet, um eine Multiplikation mal vier auszuführen; und der vierte Multiplizierer ist ausgebildet, um eine Multiplikation mal zwei auszuführen.
Bei Beispiel 16, bei dem Filter von einem der vorangehenden Beispiele, verwendet zumindest ein Filter des ersten Filters und des zweiten Filters zumindest ein Element eines Multiplizierers und eines Verzögerungselements mit dem zusätzlichen Filter gemeinschaftlich.
Bei Beispiel 17, weist das Filter von einem der Beispiele 6, 10 oder 14 ferner optional ein Kopplungselement auf, das ausgebildet ist, um den ersten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters an einem ersten Abtastintervall und den zweiten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
Bei Beispiel 18, weist das Filter von einem der Beispiele 5, 9 oder 13 ferner optional ein Kopplungselement auf, das ausgebildet ist, um den ersten Ausgangsknoten mit einem gemeinsamen Ausgangsknoten des Filters an einem ersten Abtastintervall und den zweiten Ausgangsknoten mit einem gemeinsamen Ausgansknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
Bei Beispiel 19 ist das Filter gemäß einem der vorangehenden Beispiele ein digitales Filter.
Beispiel 20 ist ein Verfahren zum Bereitstellen eines Filters mit einer Impulsantwort, das folgende Schritte aufweist: Bestimmen einer ersten Teilimpulsantwort, die zu der Impulsantwort beiträgt; Bestimmen einer zweiten Teilimpulsantwort, die zu der Impulsantwort beiträgt; Bestimmen eines gemeinsamen Beitrags zu der ersten Teilimpulsantwort und der zweiten Teilimpulsantwort; Bestimmen eines zusätzlichen Filters, das den gemeinsamen Beitrag als eine zusätzliche Impulsantwort bereitstellt; Bestimmen eines ersten Filters, das die erste Teilimpulsantwort bereitstellt, unter Verwendung des gemeinsamen Beitrags des zusätzlichen Filters als Eingabe; und Bestimmen eines zweiten Filters, das die zweite Teilimpulsantwort bereitstellt, unter Verwendung des gemeinsamen Beitrags des zusätzlichen Filters als Eingabe.
Bei Beispiel 21 weist das Verfahren von Beispiel 20 ferner optional das Kombinieren des zusätzlichen Filters, des ersten Filters und des zweiten Filters, um das Filter bereitzustellen, auf.
Beispiel 22 ist ein Mittel zum Filtern mit einer Impulsantwort, die eine erste Teilimpulsantwort und eine zweite Teilimpulsantwort aufweist, das ein Mittel, das eine zusätzliche Impulsantwort aufweist; ein Mittel, das die erste Teilimpulsantwort aufweist, das eine Ausgabe des Mittels mit einer zusätzlichen Impulsantwort als eine Eingabe verwendet; und ein Mittel aufweist, das die zweite Teilimpulsantwort aufweist, das eine Ausgabe des Mittels mit einer zusätzlichen Impulsantwort als eine Eingabe verwendet.
Bei Beispiel 23 weist das Mittel von Beispiel 22 optional ferner ein Mittel auf zum Kombinieren einer Ausgabe des Mittels, das die erste Teilimpulsantwort aufweist, und des Mittels, das die zweite Teilimpulsantwort aufweist.
Beispiel 24 ist ein Computerprogramm mit einem Programmcode zum Ausführen des Verfahrens von einem der Beispiele 20 oder 21, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird.
Beispiel 25 ist ein computerlesbares Speicherungsmedium, das gespeichert auf demselben ein Programm aufweist, das einen Programmcode aufweist zum Ausführen des Verfahrens von einem der Beispiele 20 oder 21, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird.
Beispiel 26 ist ein Sender, der ein Filter gemäß einem der Beispiele 1 bis 19 aufweist.
Beispiel 27 ist ein Mobiltelekommunikationsgerät mit einem Sender gemäß Beispiel 26.
Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z.B. Digitaldatenspeichermedien abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Handlungen der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z.B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen die Beispiele Computer programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren oder (feld-)programmierbare Logikfelder ((F)PLA – (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gatterfelder ((F)PGA – (Field) Programmable Gate Arrays) programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren abdecken.
Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
Als „Mittel für...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion eingerichtet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel eingerichtet für oder geeignet für etwas“ verstanden werden. Ein Mittel eingerichtet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
Funktionen verschiedener in den Figuren dargestellter Elemente einschließlich jeder als „Mittel“, „Mittel zur Bereitstellung eines Sensorsignals“, „Mittel zum Erzeugen eines Sendesignals“ usw. bezeichneter Funktionsblöcke können durch die Verwendung dedizierter Hardware wie beispielsweise „eines Signalanbieters“, „einer Signalverarbeitungseinheit“, „eines Prozessors“, „einer Steuerung“, usw. wie auch als Hardware fähig der Ausführung von Software in Verbindung mit zugehöriger Software bereitgestellt werden. Weiterhin könnte jede hier als „Mittel“ beschriebene Instanz als „ein oder mehrere Module“, „eine oder mehrere Vorrichtungen“, „eine oder mehrere Einheiten“, usw. implementiert sein oder diesem entsprechen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzigen dedizierten Prozessor, durch einen einzelnen geteilten Prozessor oder durch eine Vielzahl einzelner Prozessoren bereitgestellt werden, von denen einige geteilt sein können. Weiterhin soll ausdrückliche Verwendung des Begriffs „Prozessor“ oder „Steuerung“ nicht als ausschließlich auf zur Ausführung von Software fähige Hardware bezogen ausgelegt werden, und kann implizit ohne Begrenzung Digitalsignalprozessor-(DSP-)Hardware, Netzprozessor, anwendungsspezifische integrierte Schaltung (ASIC – Application Specific Integrated Circuit), feldprogrammierbare Logikanordnung (FPGA – Field Programmable Gate Array), Nurlesespeicher (ROM – Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM – Random Access Memory) und nichtflüchtige Speicherung einschließen. Auch kann sonstige Hardware, herkömmliche und/oder kundenspezifisch eingeschlossen sein.
Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
Weiterhin sind die nachfolgenden Ansprüche hiermit in die ausführliche Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Handlungen dieser Verfahren implementiert sein können.
Weiterhin versteht es sich, dass die Offenbarung vielfacher in der Beschreibung oder den Ansprüchen offenbarter Handlungen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollten. Durch die Offenbarung von vielfachen Handlungen oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Handlungen oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen eine einzelne Handlung mehrere Teilhandlungen einschließen oder in diese aufgebrochen werden. Solche Teilhandlungen können eingeschlossen sein und Teil der Offenbarung dieser Einzelhandlung bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims

Ein Filter (100) mit einer Impulsantwort, die eine erste Teilimpulsantwort und ein zweite Teilimpulsantwort aufweist, das folgende Merkmale aufweist: ein zusätzliches Filter (102) mit einer zusätzlichen Impulsantwort; ein erstes Filter (104a), das die erste Teilimpulsantwort aufweist und eine Ausgabe des zusätzlichen Filters als eine Eingabe verwendet; und ein zweites Filter (104b), das die zweite Teilimpulsantwort aufweist und eine Ausgabe des zusätzlichen Filters als eine Eingabe verwendet, wobei Abtastwerte der Impulsantwort gegeben sind durch Abtastwerte der ersten Teilimpulsantwort an ungeraden Abtastwertpositionen, und durch Abtastwerte der zweiten Teilimpulsantwort an geraden Abtastwertpositionen.
Das Filter gemäß Anspruch 1, bei dem die Impulsantwort gegeben ist durch positive ganzzahlige Potenzen (1 – z^–1)^N, wobei N eine positive ganze Zahl ist und z eine Verzögerung um eine einzelne Abtastperiode bezeichnet.
Das Filter gemäß Anspruch 2, bei dem N = 3 und das erste Filter eine Impulsantwort aufweist von [2 0]; das zweite Filter eine Impulsantwort aufweist von [0 2]; und das zusätzliche Filter eine Impulsantwort aufweist von [1 1].
Das Filter gemäß Anspruch 2 oder 3, das einen Eingangsknoten (302), ein Verzögerungselement (304), einen ersten Multiplizierer (306), einen zweiten Multiplizierer (308), einen ersten Addierer (310), einen zweiten Addierer (312), einen dritten Addierer (314), einen ersten Ausgangsknoten (320) und einen zweiten Ausgangsknoten (322) aufweist, wobei der Eingangsknoten (302) mit einem Eingang des ersten Addierers (310), einem Eingang des Verzögerungselements (304) und einem Eingang des ersten Multiplizierers (306) gekoppelt ist; ein Ausgang des ersten Multiplizierers (306) mit einem Eingang des dritten Addierers (314) gekoppelt ist; ein Ausgang des dritten Addierers (314) mit dem ersten Ausgangsknoten (320) gekoppelt ist; ein Ausgang des Verzögerungselements (304) mit einem Eingang des zweiten Multiplizierers (308) und mit einem Eingang des ersten Addierers (310) gekoppelt ist; ein Ausgang des ersten Addierers (310) mit einem Eingang des dritten Addierers (314) und mit einem Eingang des zweiten Addierers (312) gekoppelt ist; ein Ausgang des zweiten Multiplizierers (308) mit einem Eingang des zweiten Addierers (312) gekoppelt ist; und ein Ausgang des zweiten Addierers (312) mit dem zweiten Ausgangsknoten (322) gekoppelt ist.
Das Filter gemäß Anspruch 2 oder 3, das einen ersten Eingangsknoten (402), einen zweiten Eingangsknoten (404), einen ersten Multiplizierer (406), einen zweiten Multiplizierer (408), ein Verzögerungselement (410), einen ersten Addierer (412), einen zweiten Addierer (414) und einen dritten Addierer (416) aufweist, wobei der erste Eingangsknoten (402) mit einem Eingang des ersten Multiplizierers (406) und mit einem Eingang des ersten Addierers (412) gekoppelt ist; der zweite Eingangsknoten (404) mit einem Eingang des zweiten Multiplizierers (408) und mit einem Eingang des ersten Addierers (412) gekoppelt ist; ein Ausgang des ersten Multiplizierers (406) mit einem Eingang des dritten Addierers (416) gekoppelt ist; ein Ausgang des zweiten Multiplizierers (408) mit einem Eingang des zweiten Addierers (414) gekoppelt ist; ein Ausgang des zweiten Addierers (414) mit einem Eingang des Verzögerungselements (410) gekoppelt ist; ein Ausgang des Verzögerungselements (410) mit einem Eingang des dritten Addierers (416) gekoppelt ist; ein Ausgang des ersten Addierers (412) mit einem Eingang des zweiten Addierers (414) und mit einem Eingang des dritten Addierers (416) gekoppelt ist.
Das Filter gemäß Anspruch 4 oder 5, bei dem der erste Multiplizierer (306, 406) und der zweite Multiplizierer (308, 408) ausgebildet sind, um eine Multiplikation mal zwei auszuführen.
Das Filter gemäß Anspruch 2, bei dem N = 4 und das erste Filter eine Impulsantwort aufweist von [0 4 0]; das zweite Filter eine Impulsantwort aufweist von [4]; und das zusätzliche Filter eine Impulsantwort aufweist von [1 1].
Das Filter gemäß Anspruch 7, das einen Eingangsknoten (502), ein erstes Verzögerungselement (504), ein zweites Verzögerungselement (506), einen ersten Multiplizierer (508), einen zweiten Multiplizierer (510), einen ersten Addierer (512), einen zweiten Addierer (514), einen dritten Addierer (516), einen ersten Ausgangsknoten (520) und einen zweiten Ausgangsknoten (522) aufweist, wobei der Eingangsknoten (502) mit einem Eingang des ersten Addierers (512) und mit einem Eingang des ersten Verzögerungselements (504) gekoppelt ist; ein Ausgang des ersten Verzögerungselements (504) mit einem Eingang des ersten Addierers (512) und einem Eingang des ersten Multiplizierers (508) gekoppelt ist; ein Ausgang des ersten Multiplizierers (508) mit einem Eingang des dritten Addierers (516) gekoppelt ist; ein Ausgang des ersten Addierers (512) mit einem Eingang des zweiten Verzögerungselements (506), einem Eingang des zweiten Addierers (514) und mit dem zweiten Ausgangsknoten (522) gekoppelt ist; ein Ausgang des zweiten Verzögerungselements (506) mit einem Eingang des zweiten Addierers (514) gekoppelt ist; ein Ausgang des zweiten Addierers (514) mit einem Eingang des dritten Addierers (516) gekoppelt ist; ein Ausgang des dritten Addierers (516) mit einem Eingang des zweiten Multiplizierers (510) gekoppelt ist; und ein Ausgang des zweiten Multiplizierers (510) mit dem zweiten Ausgangsknoten (522) gekoppelt ist.
Das Filter gemäß Anspruch 7, das einen ersten Eingangsknoten (602), einen zweiten Eingangsknoten (604), einen ersten Multiplizierer (606), einen zweiten Multiplizierer (608), ein erstes Verzögerungselement (610), ein zweites Verzögerungselement (612), einen ersten Addierer (614), einen zweiten Addierer (616), einen dritten Addierer (618) und einen vierten Addierer (620) aufweist, wobei der erste Eingangsknoten (602) mit einem Eingang des ersten Multiplizierers (606), einem Eingang des ersten Verzögerungselements (610) und einem Eingang des ersten Addierers (614) gekoppelt ist; der zweite Eingangsknoten (604) mit einem Eingang des zweiten Multiplizierers (608) gekoppelt ist; ein Ausgang des zweiten Multiplizierers (608) mit einem Eingang des ersten Addierers (614) gekoppelt ist; ein Ausgang des ersten Addierers (614) mit einem Eingang des zweiten Addierers (616) gekoppelt ist; ein Ausgang des ersten Verzögerungselements (610) mit einem Eingang des zweiten Addierers (616) gekoppelt ist; ein Ausgang des ersten Multiplizierers (606) mit einem Eingang des dritten Addierers (618) gekoppelt ist; ein Ausgang des zweiten Addierers (616) mit einem Eingang des dritten Addierers (618) und einem Eingang des vierten Addierers (620) gekoppelt ist; ein Ausgang des dritten Addierers (618) mit einem Eingang des zweiten Verzögerungselements (612) gekoppelt ist; und ein Ausgang des zweiten Verzögerungselements (612) mit einem Eingang des vierten Addierers (620) gekoppelt ist.
Das Filter gemäß Anspruch 8 oder 9, bei dem der erste Multiplizierer (508, 606) und der zweite Multiplizierer (510, 608) ausgebildet sind, um eine Multiplikation mal vier auszuführen.
Das Filter gemäß Anspruch 2, bei dem N = 5 und das erste Filter eine Impulsantwort aufweist von [4 0 0]; das zweite Filter eine Impulsantwort aufweist von [0 0 4]; und das zusätzliche Filter eine Impulsantwort aufweist von [1 10 1].
Das Filter gemäß Anspruch 11, das einen Eingangsknoten (702), ein erstes Verzögerungselement (704), ein zweites Verzögerungselement (706), einen ersten Multiplizierer (708), einen zweiten Multiplizierer (710), einen dritten Multiplizierer (712), einen vierten Multiplizierer (714), einen ersten Addierer (716), einen zweiten Addierer (718), einen dritten Addierer (720), einen vierten Addierer (722), einen fünften Addierer (724), einen ersten Ausgangsknoten (730) und einen zweiten Ausgangsknoten (732) aufweist, wobei der Eingangsknoten (702) mit einem Eingang des ersten Verzögerungselements (704), einem Eingang des ersten Multiplizierers (708) und einem Eingang des ersten Addierers (716) gekoppelt ist; ein Ausgang des ersten Multiplizierers (708) mit einem Eingang des vierten Addierers (722) gekoppelt ist; ein Ausgang des vierten Addierers (722) mit einem Eingang des ersten Ausgangsknotens (730) gekoppelt ist; ein Ausgang des ersten Addierers (716) mit einem Eingang des zweiten Addierers (718) gekoppelt ist; ein Ausgang des ersten Verzögerungselements (704) mit einem Eingang des zweiten Verzögerungselements (706), einem Eingang des dritten Multiplizierers (712) und einem Eingang des dritten Addierers (720) gekoppelt ist; ein Ausgang des dritten Multiplizierers (712) mit einem Eingang des dritten Addierers (720) gekoppelt ist; ein Ausgang des dritten Addierers (720) mit einem Eingang des vierten Multiplizierers (714) gekoppelt ist; ein Ausgang des vierten Multiplizierers (714) mit einem Eingang des zweiten Addierers (718) gekoppelt ist; ein Ausgang des zweiten Addierers (718) mit einem Eingang des vierten Addierers (722) und einem Eingang des fünften Addierers (724) gekoppelt ist; ein Ausgang des zweiten Verzögerungselements (706) mit einem Eingang des ersten Addierers (716) und mit einem Eingang des zweiten Multiplizierers (710) gekoppelt ist; ein Ausgang des zweiten Multiplizierers (710) mit einem Eingang des fünften Addierers (724) gekoppelt ist; und ein Ausgang des fünften Addierers (724) mit einem Eingang des zweiten Ausgangsknotens (732) gekoppelt ist.
Das Filter gemäß Anspruch 11, das einen ersten Eingangsknoten (802), einen zweiten Eingangsknoten (804), einen ersten Multiplizierer (806), einen zweiten Multiplizierer (808), einen dritten Multiplizierer (810), einen vierten Multiplizierer (812), ein erstes Verzögerungselement (814), ein zweites Verzögerungselement (816), einen ersten Addierer (818), einen zweiten Addierer (820), einen dritten Addierer (822), einen vierten Addierer (824) und einen fünften Addierer (826) aufweist, wobei der erste Eingangsknoten (802) mit einem Eingang des ersten Multiplizierers (806) und einem Eingang des ersten Addierers (818) gekoppelt ist; der zweite Eingangsknoten (804) mit einem Eingang des zweiten Multiplizierers (808) und einem Eingang des ersten Addierers (818) gekoppelt ist; ein Ausgang des ersten Addierers (818) mit einem Eingang des vierten Multiplizierers (812), einem Eingang des zweiten Addierers (820) und einem Eingang des fünften Addierers (826) gekoppelt ist; ein Ausgang des ersten Multiplizierers (806) mit einem Eingang des fünften Addierers (826) gekoppelt ist; ein Ausgang des zweiten Multiplizierers (808) mit einem Eingang des zweiten Addierers (820) gekoppelt ist; ein Ausgang des zweiten Addierers (820) mit einem Eingang des Verzögerungselements (814) gekoppelt ist; ein Ausgang des Verzögerungselements (814) mit einem Eingang des vierten Addierers (824) gekoppelt ist; ein Ausgang des vierten Multiplizierers (812) mit einem Eingang des dritten Multiplizierers (810) und einem Eingang des dritten Addierers (822) gekoppelt ist; ein Ausgang des dritten Multiplizierers (810) mit einem Eingang des dritten Addierers (822) gekoppelt ist; ein Ausgang des dritten Addierers (822) mit einem Eingang des vierten Addierers (824) gekoppelt ist; ein Ausgang des vierten Addierers (824) mit einem Eingang des zweiten Verzögerungselements (816) gekoppelt ist; ein Ausgang des zweiten Verzögerungselements (816) mit einem Eingang des fünften Addierers (826) gekoppelt ist.
Das Filter gemäß Anspruch 12 oder 13, bei dem der erste Multiplizierer (708, 806), der zweite Multiplizierer (710, 808) und der dritte Multiplizierer (712, 810) ausgebildet sind, um eine Multiplikation mal vier auszuführen; und der vierte Multiplizierer (714, 812) ausgebildet ist, um eine Multiplikation mal zwei auszuführen.
Das Filter gemäß einem der vorangehenden Ansprüche, bei dem zumindest ein Filter des ersten Filters und des zweiten Filters zumindest ein Element eines Multiplizierers und eines Verzögerungselements mit dem zusätzlichen Filter gemeinschaftlich verwendet.
Das Filter gemäß einem der Ansprüche 5, 9 oder 13, das ferner ein Kopplungselement (440, 640, 840) aufweist, das ausgebildet ist, um den ersten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters an einem ersten Abtastintervall und den zweiten Eingangsknoten mit einem gemeinsamen Eingangsknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
Das Filter gemäß einem der Ansprüche 4, 8 oder 12, das ferner ein Kopplungselement (340, 540, 740) aufweist, das ausgebildet ist, um den ersten Ausgangsknoten mit einem gemeinsamen Ausgangsknoten des Filters an einem ersten Abtastintervall und den zweiten Ausgangsknoten mit einem gemeinsamen Ausgansknoten des Filters an einem nachfolgenden zweiten Abtastintervall zu koppeln.
Das Filter gemäß einem der vorangehenden Ansprüche, wobei das Filter ein digitales Filter ist.
Verfahren zum Bereitstellen eines Filters mit einer Impulsantwort, das folgende Schritte aufweist: Bestimmen (1110a) einer ersten Teilimpulsantwort, die zu der Impulsantwort beiträgt; Bestimmen (1110b) einer zweiten Teilimpulsantwort, die zu der Impulsantwort beiträgt; Bestimmen (1112) eines gemeinsamen Beitrags zu der ersten Teilimpulsantwort und der zweiten Teilimpulsantwort; Bestimmen (1116) eines zusätzlichen Filters, das den gemeinsamen Beitrag als eine zusätzliche Impulsantwort bereitstellt; Bestimmen (1114a) eines ersten Filters, das die erste Teilimpulsantwort bereitstellt, unter Verwendung des gemeinsamen Beitrags des zusätzlichen Filters als Eingabe; Bestimmen (1114b) eines zweiten Filters, das die zweite Teilimpulsantwort bereitstellt, unter Verwendung des gemeinsamen Beitrags des zusätzlichen Filters als Eingabe; und Kombinieren (1120) des zusätzlichen Filters, des ersten Filters und des zweiten Filters, um das Filter bereitzustellen derart, dass Abtastwerte der Impulsantwort gegeben sind durch Abtastwerte der ersten Teilimpulsantwort an ungeraden Abtastwertpositionen, und durch Abtastwerte der zweiten Teilimpulsantwort an geraden Abtastwertpositionen.
Mittel zum Filtern mit einer Impulsantwort, die eine erste Teilimpulsantwort und eine zweite Teilimpulsantwort aufweist, das folgende Merkmale aufweist: Mittel, das eine zusätzliche Impulsantwort aufweist; Mittel, das die erste Teilimpulsantwort aufweist, das eine Ausgabe des Mittels, das eine zusätzliche Impulsantwort aufweist, als eine Eingabe verwendet; Mittel, das die zweite Teilimpulsantwort aufweist, und das eine Ausgabe des Mittels, das eine zusätzliche Impulsantwort aufweist, als eine Eingabe verwendet; und Mittel zum Kombinieren einer Ausgabe des Mittels, das die erste Teilimpulsantwort aufweist, und des Mittels, das die zweite Teilimpulsantwort aufweist derart, dass Abtastwerte der Impulsantwort gegeben sind durch Abtastwerte der ersten Teilimpulsantwort an ungeraden Abtastwertpositionen, und durch Abtastwerte der zweiten Teilimpulsantwort an geraden Abtastwertpositionen.
Programmspeichervorrichtung mit einem Computerprogramm zum Ausführen des Verfahrens gemäß Anspruch 19, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird.
Sender (1210) mit einem Filter gemäß einem der Ansprüche 1 bis 18.