DE102005039684A1 - Abtastratenverdopplung unter Verwendung von wechselnden ADCS - Google Patents

Abtastratenverdopplung unter Verwendung von wechselnden ADCS Download PDF

Info

Publication number
DE102005039684A1
DE102005039684A1 DE102005039684A DE102005039684A DE102005039684A1 DE 102005039684 A1 DE102005039684 A1 DE 102005039684A1 DE 102005039684 A DE102005039684 A DE 102005039684A DE 102005039684 A DE102005039684 A DE 102005039684A DE 102005039684 A1 DE102005039684 A1 DE 102005039684A1
Authority
DE
Germany
Prior art keywords
adcs
filter
analog
baseband signal
analog baseband
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005039684A
Other languages
English (en)
Inventor
Howard E. Snohomish Hilton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE102005039684A1 publication Critical patent/DE102005039684A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Abstract

Ein Ausführungsbeispiel der Erfindung umfasst ein System, das einen Analogbasisbandsignaleingang, eine Umwandlungsschaltung mit N Analog-/Digital-Wandlern (ADCs), die wirksam sind, um das analoge Basisbandsignal zu empfangen, und ein Finite-Impulsantwort- (FIR-) Filter umfasst, das wirksam ist, um Ausgangssignale der N ADCs zu empfangen, und um eine digitale Darstellung des analogen Basisbandsignals zu empfangen, bei dem eine Fehlanpassung in den N ADCs korrigiert ist.

Description

  • Auf dem Gebiet von Signalempfängern umfasst das Umwandeln sowohl von Breitband- als auch Basisband-Analogsignalen zu digitalen Signalen einen inhärenten Kompromiss zwischen Abtastrate und Genauigkeit des Analog-/Digital-Wandlers (ADC). Entwickler stehen vor der Entscheidung, einen schnelleren ADC zu verwenden, der keinen hohen Genauigkeitsgrad hat, oder einen ADC mit langsamerer Abtastrate zu verwenden, der genauer ist. Häufig wird die Entscheidung für den Entwickler getroffen, weil die Frequenz des empfangenen Signals FSignal die minimale Abtastrate FSample vorgibt, die verwendet werden muss, um Aliasing zu vermeiden. Dies wäre typischerweise 2FSignal = FSample.
  • Ein Lösungsansatz, der bei der Umwandlung von Zwischenfrequenz- (ZF-) Signalen einen gewissen Erfolg erzielt hat, ist das Verwenden von wechselnden ADCs, die jeweils bei der Hälfte der gewünschten Abtastrate abtasten (angenommen, dass die Bandbreite des ZF-Signals geringer oder gleich ist wie das Zweifache der ersten Nyquist-Intervalle von jedem der ADCs). Zunächst wird das ZF-Signal in ein gleichphasiges (I-) und ein phasenverschobenes (Q-) Signal umgewandelt (d. h. I/Q-Basisbandsignale). Die I- und Q-Signale werden dann jeweils durch ein Paar von wechselnden ADCs digitalisiert, die bei einer halben FSample abtasten. Den Signalen wird Verzerrung hinzugefügt, aufgrund nicht idealer und nicht übereinstimmender Frequenzantworten der beiden ADCs. In der Tat kann die Frequenzantwortfehlanpassung der beiden ADCs einen Großteil des Vorteils eines Zwei-ADC-Systems im Vergleich zu einem Einzel-ADC-System eliminieren.
  • Bei einer Lösung werden die I- und Q-Signale dann durch lokale Oszillatoren verarbeitet, die das digitalisierte I- Signal mit einer Sequenz von [1, –1, 1 ...] multiplizieren, und das digitalisierte Q-Signal mit einer Sequenz von [j, – j, j ...] multiplizieren. Dies führt zu einer klaren konzeptionellen Trennung von I- und Q-Abtastwerten zwischen den echten und imaginären Wegen für eine nachfolgende Verarbeitung. Die Frequenzantwortverfälschung jedes ADC kann dann dem realen oder imaginären Datenstrom zugeordnet werden. Ein einzelnes FIR-Filter (FIR = Finite Impulse Response = Finite Impulsantwort) wird verwendet, um die Verfälschung der Datenwege zu eliminieren, wobei der Ausgang des Filters wieder in ein digitales Signal zusammengesetzt wird, das alle Informationen des ursprünglichen analogen Signals enthält.
  • Die konzeptionelle Trennung der Verzerrung in reale und imaginäre Komponenten liefert den Schlüssel für das Verständnis, dass ein einziges FIR-Filter implementiert werden kann, um die Frequenzantwortfehlanpassung der beiden ADCs zu korrigieren. Die ZF-Signallösung führt jedoch nicht notwendigerweise zu einer Lösung zum Korrigieren einer Frequenzantwortfehlanpassung zwischen zwei ADCs in einem System, das ein einzelnes analoges Basisbandeingangssignal digitalisiert. Dies liegt daran, dass ein einzelnes analoges Basisbandeingangssignal nicht in reale und imaginäre Komponenten getrennt werden kann.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Digitalisieren eines analogen Basisbandsignals, ein System und eine Umwandlungsschaltung mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1, ein System gemäß Anspruch 9 und eine Schaltung gemäß Anspruch 16 gelöst.
  • Ein Ausführungsbeispiel der Erfindung umfasst ein System, das einen Analogbasisbandsignaleingang, eine Umwandlungsschaltung mit N Analog/Digital-Wandlern (ADCs), die wirksam sind, um das analoge Basisbandsignal zu empfangen, und ein FIR-Filter (FIR = Finite Impulse Response = Finite Impulsantwort) umfasst, das wirksam ist, um Ausgangssignale der N ADCs zu empfangen, und eine digitale Darstellung des analogen Basisbandsignals zu erzeugen, bei dem eine Fehlanpassung in den N ADC korrigiert wurde.
  • Bei einem weiteren Ausführungsbeispiel der Erfindung wird die Korrektur einer Frequenzantwortfehlanpassung in einem Dual-ADC-System erreicht durch Teilen des Signals in gerade und ungerade Wege, wobei das Signal des ungeraden Wegs einer Zeitverzögerung unterworfen ist. Die beiden Wege werden durch getrennte ADCs digitalisiert, um gerade und ungerade digitale Darstellungskomponenten des ursprünglichen analogen Basisbandeingangssignals zu erzeugen. Die geraden und ungeraden Komponenten enthalten Verzerrung von der Frequenzantwortfehlanpassung zwischen den beiden ADCs. Um die Fehlanpassung zu korrigieren, werden die Komponenten dann in ein einziges FIR-Filter eingegeben, das 2 × 2 Matrixfilterabgriffe anlegt. Das Ergebnis sind korrigierte gerade und ungerade Komponenten, die wieder in ein einzelnes digitales Signal zusammengesetzt werden können, das alle Informationen des ursprünglichen analogen Basisbandeingangssignals enthält.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Darstellung eines Ausführungsbeispiels der Erfindung zum Durchführen von Abtastratenverdopplung unter Verwendung von wechselnden ADCs;
  • 2 ein Flussdiagramm eines Ausführungsbeispiels der Erfindung zum Korrigieren einer ADC-Fehlanpassung;
  • 3 eine Darstellung eines Ausführungsbeispiels der Erfindung zum Durchführen von Abtastratenverdopplung unter Verwendung von wechselnden ADCs; und
  • 4 eine Darstellung eines Ausführungsbeispiels der Erfindung zum Durchführen von Abtastratenverdreifachung unter Verwendung von drei ADCs.
  • 1 ist eine Darstellung eines Ausführungsbeispiels der Erfindung, bei dem das System 100 gezeigt ist, zum Durchführen von Abtastratenverdopplung unter Verwendung von Analog-/Digital-Wandlern (ADCs). Bei diesem Beispiel ist das Eingangssignal 120 ein analoges Basisbandsignal, das für digitale Umwandlung an die Schaltung 101 geliefert wird. Wie bei jeder Schaltung umfasst die Schaltung 110 eine Impulsantwort, die durch h(t) 101 dargestellt ist. Die Impulsantwort 101 ist die Antwort für ADCs 104 und 105, Verzögerung 102 und zusätzliche Komponenten der Schaltung, die nicht gezeigt sind. Obwohl die Impulsantwort 101 durch die Charakteristika der verschiedenen Komponenten der Schaltung 101 bestimmt wird, ist dieselbe der Einfachheit halber als eine getrennte Komponente der Schaltung 110 dargestellt.
  • Das Eingangssignal 120 wird an die Schaltung 110 geliefert und in zwei Wege geteilt. Der obere Weg führt zu dem ADC 104. Der untere Weg führt zu der Verzögerung 102 und dem ADC 105. Bei diesem Ausführungsbeispiel werden die ADCs 104 und 105 beide durch den Takt 103 betrieben. Obwohl beide Wege das Signal 120 in ein digitales Signal umwandeln, unterwirft der untere Weg das Eingangssignal 120 folglich einer Zeitverzögerung. Konzeptionell sind die ADCs 104 und 105 wechselnd, so dass dieselben bei einem bestimmten Taktzyklus zusammen ein Satz von Abtastwerten erzeugen, die einer Verzögerung von Null und einer Verzögerung von T/2 entsprechen. Das Ergebnis ist, dass die ADCs 104 und 105 entsprechend arbeiten, um gerade und ungerade digitale Darstellungskomponenten 106 des analogen Eingangssignals 120 zu erzeugen. Keine der Komponenten allein stellt alle In formationen dar, die in dem analogen Basisbandsignaleingangssignal 120 enthalten sind, weil die ADCs 104 und 105 jeweils Unterabtastung durchführen. Zusammengenommen stellen die Komponenten 106 jedoch alle Informationen in dem analogen Basisbandsignaleingangssignal 120 dar, solange jeder ADC 104 und 105 das Eingangssignal 120 bei zumindest der Hälfte der gewünschten Abtastfrequenz abtastet.
  • Idealerweise tasten die ADCs 104 und 105 das analoge Basisbandsignaleingangssignal 120 zu genau dem gleichen Zeitpunkt ab und arbeiten mit genau den gleichen Parametern. Praktische Ausführungsbeispiele zeigen jedoch einen gewissen Grad an Frequenzantwortfehlanpassung. Die Folge einer Frequenzantwortfehlanpassung ist, dass es eine gewisse Menge an Informationsverzerrung gibt, wenn Komponenten 106 in ein einzelnes digitales Signal zusammengesetzt werden. Daher wird die Genauigkeit der digitalen Darstellung verschlechtert.
  • Die Impulsantwort 101 umfasst die Frequenzantwortfehlanpassung zwischen den ADCs 104 und 105 und es ist möglich, die Impulsantwort 101 zu verwenden, um das Filter 130 zu entwerfen, um die Fehlanpassung effektiv zu korrigieren. Das System 100 umfasst ein FIR-Filter (FIR = Finite Impulse Response = Finite Impulsantwort) 130, das wirksam ist, um Ausgangssignale 106 der ADCs 104 und 105 zu empfangen, und eine digitale Darstellung 107 des analogen Basisbandsignaleingangssignals 120 zu erzeugen, bei dem die Fehlanpassung zwischen den ADCs 104 und 105 korrigiert ist.
  • Ein Problem, das beim Korrigieren der Frequenzantwortfehlanpassung zwischen wechselnden ADCs auftritt, ist, wie ein Filter, wie z. B. ein FIR-Filter 130, zu entwerfen ist, das die Tatsache berücksichtigen kann, dass jede der digitalen Darstellungskomponenten 106 nicht vollständige Darstellungen des analogen Basisbandsignaleingangssignals 120 sind. Es geht nicht einfach nur darum, ein einzelnes Filter hinter jeden ADC 104 und 105 zu setzen. Ein einzelnes Filter, das nur die geraden oder die ungeraden Komponenten empfängt, hat nicht ausreichend Informationen, um die Komponenten korrekt zu filtern, weil es eine unendliche Kombination von ersten und zweiten Nyquist-Intervallsignalen gibt, die sich verbinden könnten, um die gleiche Sequenz von Abtastwerten zu erzeugen, die sich in dieser Komponente befinden. Daher ist das Filter, das benötigt wird, eines, das sowohl die geraden als auch die ungeraden abgetasteten Komponenten empfängt und bestimmt. Anders ausgedrückt, das Filter koppelt sowohl die geraden als auch die ungeraden Komponenten über kreuz, um die lineare Kombination aller Abtastwerte zu berechnen, um die korrekten geraden Abtastwerte zu erzeugen, und die lineare Kombination aller Abtastwerte, um die korrekten ungeraden Abtastwerte zu erzeugen. Das FIR-Filter 130 liefert eine solche Lösung durch Einbauen einer Sequenz von 2 × 2 Matrixfilterabgriffen, die jeweils berechnet werden unter Verwendung gerader und ungerader Komponenten einer Systemimpulsantwort 101 und die jeweils an gerade und ungerade Komponenten der Darstellung 106 angelegt werden.
  • Der Prozess des Berechnens der korrekten FIR-Filterabgriffe wird nun untersucht. Die folgenden Gleichungen behandeln jedes Paar von geraden und ungeraden digitalen Darstellungskomponenten 106 als einen Zwei-Element-Vektor. Das Durchführen der Berechnungen mit Vektoren und Matrizen wird der Einfachheit der Notation halber durchgeführt, da das System 100 wechselnde ADCs 104 und 105 verwendet. Ein Fachmann auf diesem Gebiet versteht, dass die Berechnungen auch mit zeitvariablen stückweisen Funktionen durchgeführt werden können, die den Wechsel von ADCs 104 und 105 darstellen.
  • Die gewünschte Signalverarbeitung des analogen Basisbandsignaleingangssignals 120, x(t) ist in der Gleichung 1 gegeben.
    Figure 00070001
    wobei T die Abtastperiode jedes ADC 104 und 105 ist, und g(t) die Impulsantwort der gewünschten Filterung ist, die an das Signal anzulegen ist. Diese Antwort, g(t), hat eine Bandbreite von weniger als 1/T, damit die zusammengesetzte Abtastrate Aliasing eliminiert. Dies kann beispielsweise als flaches Durchlassband für das erste Nyquist-Intervall von x(t) implementiert werden, mit einem Übergangsband, das schnell abfällt, um Frequenzen des zweiten Nyquist-Intervalls auszufiltern. Das Filtern, das durch g(t) dargestellt ist, kann die ideale Analog-/Digital-Umwandlung eines analogen Basisbandsignaleingangsignals 120 durch einen Benutzer sein, und wird normalerweise durch den Benutzer gewählt.
  • Das tatsächliche Ausgangssignal 106 von der Schaltung 110 (ein Dual-ADC-Vorderende) ist durch die Gleichung 2 dargestellt:
    Figure 00070002
    wobei h1(t) die Impulsantwort von dem Eingangsverbinder durch den Gerader-Abtastwert-ADC 104 ist und h2(t) die Impulsantwort von dem Eingangsverbinder durch Ungerader-Abtastwert-ADC 105 ist. Das Teilen der Impulsantwort 101 in h1(t) und h2(t) ist eine Möglichkeit zum Anpassen der Antwort 101 an die hierin verwendete Vektornotation. Es drückt auch aus, dass jeder der beiden Wege individuelle Impulsantworten aufweist. Es sollte angemerkt werden, dass ähnlich zu Gleichung 1, die rechte Seite ein Array einzelner Abtastwerte darstellt. Ferner wird angenommen, dass die Bandbreite von h1(t) und h2(t) geringer als 1/T ist.
  • Es ist das Ziel, die geeignete Kalibrierungsfilterantwort, qn, des Filters 130 zu bestimmen. Die Gleichung 3 stellt die Beziehung von qn, yn und xn dar. Wie es gezeigt ist, kann die Gleichung 3 manipuliert werden, um qn zu berechnen. yn = qn ⊗ xn (3)
  • Die Gleichung 3 kann neu geschrieben werden als Gleichung 4, durch explizites Ausschreiben der Faltungsintegrale:
    Figure 00080001
    wobei die neue Scheinintegrationsvariable τ = τ' + 1/2 ist. Dies ändert das Integrationsergebnis nicht, aufgrund der unendlichen Grenzen. Gleichartig dazu kann die diskrete Abtastdatenfaltungssummierung explizit ausgeschrieben werden, wie in Gleichung 5.
  • Figure 00080002
  • Die Integration und Summierung können nun neu geordnet werden. Da außerdem die Scheinintegrationsvariable für beide Elemente jedes Vektors gleich ist, kann die Integration durchgeführt werden mit dem Integrand als Skalar multipliziert mit einem Vektor, wie in Gleichung 6.
  • Figure 00080003
  • Es ist wünschenswert, die Gleichung 6 in Kraft zu setzen, damit dieselbe für jedes beliebige Eingangssignal x(t) und für alle Werte von n und t gilt. Folglich wird diese Beziehung ausgedrückt als Gleichung 7.
  • Figure 00090001
  • Aufgrund der Bandbreitenbegrenzungen der Filter sind die Impulsantworten g, h1 und h2 alle vollständig spezifiziert mit Zeitabtastwerten, die bei Intervallen von T/2 beabstandet sind. Somit muss die obige Beschränkung nur bei einzelnen Zeitpunkten t = 0 und t = T/2 bewertet werden. Die Beschränkung an beiden diesen Zeitpunkten kann in eine einzelne Matrixgleichung geschrieben werden, wie in Gleichung 8.
  • Figure 00090002
  • Es ist nun sinnvoll, die folgenden Matrizen in Gleichung 9 und 10 zu definieren.
  • Figure 00090003
  • Der gewünschte Satz von Koeffizientenmatrizen qm findet sich durch Lösen einer Matrixfaltungsgleichung, wie in Gleichung 11.
  • Figure 00090004
  • Diese Lösung kann erreicht werden durch Transformieren der Matrizen zu dem Frequenzbereich, um das Durchführen von Faltung zu vermeiden. Die Länge der Transformierten, N, sollte lang genug sein, um die vollständigen Impulsantworten g, h1 und h2 zu umfassen.
  • Figure 00100001
  • Ersetze p = n – m. Dies ändert die Grenzen auf der am weitesten rechts liegenden Summierung.
  • Figure 00100002
  • Die Grenzen der am weitesten rechts liegenden Summierung können eingestellt werden, um unabhängig von m zu sein, falls der Wert, der summiert wird, periodisch in N ist. Dies wird erreicht durch Ersetzen von h durch h', was eine zyklische Version der Finite-Dauer-Impulsantwort ist, wie es in Gleichung 14 ausgedrückt ist. h'p = hp mod N (14)
  • Das Durchführen dieser Ersetzung und Begrenzen der Anzahl von Filterabgriffen ergibt die Gleichung 15. Es ist anzumerken, dass die Filterabgriffe nur in dem Bereich von 0 bis N-1 Nicht-Null sind, so dass der Nicht-Null-Bereich in Gleichung 15 zyklisch implementiert ist. Somit muss N gewählt werden, um groß genug zu sein, um die vollständige Kompensationsfilterimpulsantwort qm zu umfassen. Im Allgemeinen ist dies etwas länger als die g- und h-Antworten. Wenn N zu klein gemacht wird, begrenzt dies die Freiheitsgrade, die benötigt werden, um eine gute Kalibrierungsantwort zu erzeugen.
  • Figure 00110001
  • Jede der Summierungen in Gleichung 15 stellt eine Fourier-Transformation dar. Die Verwendung von Großbuchstaben zum Bezeichnen der Transformierten ergibt die Gleichung 16.
  • Gk = QkHk (16)
  • Die Gleichung 16 kann manipuliert werden, um die Frequenzantwort des gewünschten Kalibrierungsfilters zu lösen, wie in Gleichung 17. Es ist anzumerken, dass die transformierten Matrixelemente komplex sind, daher erfordert die angezeigte Multiplikation komplexe Operationen. Außerdem ist anzumerken, da die ursprünglichen Zeitbereichsmatrizen echt sind, die transformierten Matrizen eine konjugierte Symmetrie bezüglich des k-Index modulo N aufweisen. Diese Tatsache kann verwendet werden, um die variable Speicher- und Berechnungszeit zu reduzieren.
  • Qk = GkHk –1 (17)
  • Die Impulsantwort zu bekommen, erfordert nun dies das Durchführen der inversen Fourier-Transformation, wie in Gleichung 18.
  • Figure 00110002
  • Die Ausgabe, qm, ist eine Sequenz von N 2 × 2-Matrizen, die durch das FIR-Filter 130 fortlaufend zyklisch durchlaufen wird. Jede der einzelnen Matrizen ist ein Filterabgriff, der durch das FIR-Filter 130 zu verwenden ist, um die Fehlanpassung von ADCs 104 und 105 zu korrigieren. Wie es oben mit Bezugnahme auf Gleichung 6 erwähnt wurde, gilt qm für andere Signale, die die Nyquist-Frequenz, 1/T, nicht überschreiten.
  • 2 ist ein Flussdiagrammausführungsbeispiel, das das Verfahren 200 zum Korrigieren einer ADC-Fehlanpassung zeigt. Der Prozess 201 bestimmt h1(t) und h2(t). Es gibt verschiedene Möglichkeiten, um h1(t) und h2(t) zu bestimmen. Beispielsweise kann ein gut gesteuertes bekanntes Testeingangssignal als das analoge Basisbandsignaleingangssignal für die Schaltung 110 verwendet werden (1). Die Ausgangssignale der ADCs 104 und 105 werden bei Intervallen von T/2 abgetastet und aufgezeichnet. Das Einsetzen dieser Werte in die obige Gleichung 2 ergibt eine Beziehung, die manipuliert werden kann, um die einzelnen Werte von h1(t) und h2(t) zu lösen. Die Impulsantworten h1(t) und h2(t) stellen nicht nur die Impulsantwort der Schaltung 110 dar, sondern auch die Zeitversatzfehler zwischen den ADCs 104 und 105.
  • Der Prozess 202 wählt eine gewünschte Frequenzantwort, g(t). Die gewünschte Frequenzantwort ist eine, bei der die ADCs wenig oder keine Frequenzantwortfehlanpassung aufweisen, und dieselbe kann sogar mathematisch ideal sein, wodurch eine Fehlanpassung theoretisch vollständig eliminiert wird.
  • Der Prozess 203 tastet die gewünschte Frequenzantwort bei Intervallen von T/2 ab und zeichnet dieselbe auf. Dieser Schritt setzt die Frequenzantwort in eine diskrete Form, die in den obigen Gleichungen 4 bis 18 verwendet werden kann.
  • Der Prozess 204 bildet das Array von Matrizen, die in den Gleichungen 9 und 10 definiert sind, unter Verwendung der abgetasteten aufgezeichneten Antworten von den Blöcken 201 und 203.
  • Der Prozess 205 führt die Fourier-Transformationen der Gleichung 13 an den Matrizen von Gleichung 9 und 10 durch, wobei das Array von einzelner. Matrixelementen als eine ech te Datensequenz behandelt wird. Dies ergibt die Frequenzdomainmatrizen von Gleichung 16.
  • Der Prozess 206 invertiert jedes H-Matrixarray in dem Array, um die Multiplikation der Gleichung 17 durchzuführen. Dieser Schritt wird matrixweise über das gesamte Array von Matrizen durchgeführt.
  • Der Prozess 207 führt die inverse Fourier-Transformation der Gleichung 18 an den Ergebnissen des Schrittes von Block 206 durch. Das Array einzelner Matrixelemente wird als komplexe Datensequenz für die inverse Fourier-Transformation behandelt. Dieser Schritt ergibt das Array von Vektoren, qm.
  • Der Prozess 208 implementiert qm in dem FIR-Filter 130 zum Korrigieren von Frequenzantwortfehlanpassungen zwischen den ADCs 104 und 105 (alle von 1). Folglich kann jedes analoge Basisbandeingangssignal 120, das die Nyquist-Frequenz von 1/T nicht überschreitet, in die Schaltung 110 eingegeben werden, durch das Filter 130 konditioniert werden und als eine genaue digitale Darstellung 107 des ursprünglichen analogen Eingangssignals 120 ausgegeben werden.
  • 3 ist ein Ausführungsbeispiel eines Systems 300 zum Durchführen von Abtastratenverdopplung unter Verwendung von abwechselnden ADCs. Es ist ähnlich wie das System 100, aber statt dem Verwenden eines Verzögerungselements (wie z. B. dem Element 102 von 1) verwendet das System 300 einen vorauseilenden (oder alternativ einen verzögerten) Takt 301. Das Ergebnis ist das gleiche wie in System 100 – gerade und ungerade digitale Darstellungskomponenten 106 werden an den Ausgängen der ADCs 104 und 105 erzeugt. Die Erfindung ist nicht auf einen bestimmten Prozess zum Erzeugen gerader und ungerader digitaler Darstellungskomponenten eines analogen Eingangsbasisbandsignals beschränkt, und andere alternative Ausführungsbeispiele liegen innerhalb des Schutzbereichs der Erfindung. Gerade und ungerade digitale Darstellungskomponenten sind ein Beispiel einer allgemeineren komplementären Beziehung zwischen abgetasteten digitalen Komponenten, wenn genau zwei abgetastete Komponenten existieren. Wie es nachfolgend erklärt wird, kann die komplementäre Beziehung verallgemeinert werden, um Ausführungsbeispiele zu umfassen, die mehr als zwei abgetastete digitale Komponenten umfassen.
  • Die obigen beispielhaften Ausführungsbeispiele verwenden ein FIR-Filter mit 2 × 2-Matrixabgriffen. Die vorliegende Erfindung kann jedoch erweitert werden, um Ausführungsbeispiele abzudecken, bei denen das Filter größere Matrixabgriffe verwendet.
  • 4 ist ein Beispiel eines Systems 400 zum Durchführen von Abtastratenverdreifachung unter Verwendung von drei ADCs 401 bis 403. Wie bei den letzten Beispielen, bei denen die Abtastrate einer Schaltung unter Verwendung von zwei ADCs verdoppelt wird, kann die Abtastrate durch Verwenden von drei ADCs in der gezeigten Anordnung verdreifacht werden. Der ADC 401 hat eine Nullverzögerung an seinem Eingang, während der ADC 402 eine T/3-Verzögerung 405 an seinem Eingang aufweist, und der ADC 403 hat eine 2T/3-Verzögerung 405 an seinem Eingang. Die ADCs 401 bis 403 sind konzeptionell zyklisch, so dass dieselben bei einem gegebenen Taktzyklus zusammen einen Satz von Abtastwerten erzeugen, der einen Abtastwert, der um Null verzögert ist, einen Abtastwert, der um T/3 verzögert ist und einen Abtastwert, der um 2T/3 verzögert ist, umfasst.
  • Es ist ersichtlich, dass das System 400, anstatt gerade und ungerade digitale Darstellungskomponenten (wie z. B. die Komponenten 106 in 1) zu verwenden, drei komplementäre Komponenten 406 verwendet, die auf eine analoge Weise zu der Verzögerung in den obigen Zwei-ADC-Ausführungsbeispielen verzögert sind. Das FIR-Filter 407 ist in diesem Fall ein 3 × 3-Filter. Die Berechnung der Mat rixfilterabgriffe ist ähnlich wie diejenige der 2 × 2-Matrixabgriffe, so dass die Gleichungen 3, 11 und 16 bis 18 gelten, die Zwischenberechnungsgleichungen müssen jedoch für die Verwendung von 3-Element-Vektoren und 3 × 3-Matrizen angepasst werden.
  • Andere Mehrfach-ADC-Ausführungsbeispiele sind möglich und liegen innerhalb des Schutzbereichs der Erfindung. In der Tat kann die Anzahl von ADCs auf N erhöht werden („N" ist nicht notwendigerweise dasselbe wie das, das in der obigen Gleichung 14 verwendet wird), wobei das FIR-Filter N × N-Matrixabgriffe an komplementäre digitale Darstellungskomponenten anlegt, um Fehlanpassung der ADCs zu korrigieren.
  • Es sollte angemerkt werden, dass die Berechnung der Abgriffe der Filter 130 unter Verwendung von Matrizen und Vektoren durchgeführt wird, was effektiv die geraden und ungeraden Abtastwerte als Paare darstellt, die gleichzeitig genommen wurden, und die Filterkoeffizienten als Sätze von vier Koeffizienten, die gleichzeitig angelegt werden. Aus einem anderen Standpunkt aus können die ADCs 104 und 105 (von 1) so gesehen werden, dass sie Abtastwerte zu abwechselnden Zeitpunkten während den Zeitperioden, T, mit dem Filter 130 (von 1) nehmen, und Koeffizienten zu abwechselnden Zeitpunkten an gerade und ungerade Abtastwerte anlegen. Dies kann dargestellt werden als zeitvariable stückweise Gleichungen, wobei das Filter 130 einen Satz von Koeffizienten während bestimmten Zeitpunkten an die geraden Komponenten anlegt und andere Sätze von Koeffizienten zu anderen Zeitpunkten an die ungeraden Komponenten. Anwendungen, die eine der beiden Sichten anwenden, liegen innerhalb des Schutzbereichs der verschiedenen Ausführungsbeispiele, und Fachleute auf diesem Gebiet werden erkennen, dass die beiden Lösungsansätze mathematisch äquivalent sind.
  • Obwohl die vorliegende Erfindung und ihre Vorteile näher beschrieben wurden, sollte klar sein, dass verschiedene Änderungen, Ersetzungen und Abwandlungen hierin durchgeführt werden können, ohne von der Erfindung abzuweichen, wie sie durch die angehängten Ansprüche definiert ist. Darüber hinaus ist der Schutzbereich der vorliegenden Erfindung nicht durch die bestimmten Ausführungsbeispiele des Prozesses, der Maschine, der Herstellung, des Gegenstandes, der Einrichtung, Verfahren und Schritte beschränkt, wie sie in der Beschreibung beschrieben sind. Wie es ohne weiteres von der Offenbarung offensichtlich ist, können Prozesse, Maschinen, Herstellungen, Gegenstände, Einrichtungen, Verfahren oder Schritte, die derzeit bestehen oder entwickelt werden, verwendet werden, die im Wesentlichen die gleiche Funktion durchführen oder im Wesentlichen das gleiche Ergebnis erzielen, wie die hierin beschriebenen entsprechenden Ausführungsbeispiele. Folglich sollen die angehängten Ansprüche innerhalb ihres Schutzbereichs solche Prozesse, Maschinen, Herstellung, Gegenstände, Einrichtungen, Verfahren oder Schritte umfassen.

Claims (20)

  1. Verfahren zum Digitalisieren eines analogen Basisbandsignals, das folgende Schritte umfasst: Empfangen des analogen Basisbandsignals (120) in einer Umwandlungsschaltung (110) mit N Analog-/Digital-Wandlern (ADCs); und Korrigieren einer Fehlanpassung in den N ADCs durch Anlegen eines Finite-Impulsantwort- (FIR-) Filters (130) an die Ausgänge (106) der ADCs, wobei das FIR-Filter eine Mehrzahl von N × N-Matrixfilterabgriffen umfasst.
  2. Verfahren gemäß Anspruch 1, bei dem die Umwandlungsschaltung (110) zwei ADCs (104, 105) umfasst, und das FIR-Filter 2 × 2-Matrixfilterabgriffe umfasst.
  3. Verfahren gemäß Anspruch 1, bei dem die Umwandlungsschaltung (110) drei ADCs (401 bis 403) umfasst, und das FIR-Filter 3 × 3-Matrixfilterabgriffe umfasst.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, das ferner folgende Schritte umfasst: Bestimmen (201) und Abtasten einer Übertragungsfunktion der Umwandlungsschaltung; Auswählen (202) und Abtasten (203) einer gewünschten Frequenzantwort; Bilden (204) eines Arrays von Matrizen der Abtastwerte der Übertragungsfunktion und eines Arrays von Matrizen der Abtastwerte der gewünschten Frequenzantwort; Durchführen (205) einer Fourier-Transformation an den Arrays; Multiplizieren (206) des transformierten Arrays von Matrizen von Abtastwerten der gewünschten Frequenzantwort mit einem Array von invertierten Matrizen von Abtastwerten der Übertragungsfunktion Matrix um Matrix; Durchführen (207) einer inversen Fourier-Transformation an dem Array von Matrizen, das sich von dem Schritt des Multiplizierens ergibt; und Implementieren (208) des Ergebnisses der inversen Fourier-Transformation in dem FIR-Filter.
  5. Verfahren gemäß Anspruch 4, bei dem das Bestimmen und Abtasten einer Übertragungsfunktion der Umwandlungsschaltung (110) folgende Schritte umfasst: Eingeben eines bekannten Signals in die Schaltung und Aufzeichnen des Ausgangssignals derselben; Bestimmen der Übertragungsfunktion von dem Ausgangssignal und dem bekannten Eingangssignal; und Erzeugen diskreter Abtastwerte der Übertragungsfunktion.
  6. Verfahren gemäß Anspruch 4 oder 5, bei dem die gewünschte Frequenzantwort ein flaches Durchlassband für ein erstes Nyquist-Intervall des analogen Basisbandsignals mit einem Übergangsband ist, das schnell abfällt.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, das ferner das Ausgeben eines digitalen Signals umfasst, das eine Darstellung des analogen Basisbandsignals ist.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem das Empfangen eines analogen Basisbandsignals in einer Umwandlungsschaltung (110) das Aufteilen des analogen Basissignals in N komplementäre Wege umfasst, wobei jeder Weg eine andere Zeitverzögerung (404, 405) und einen der N ADCs umfasst.
  9. System, das folgende Merkmale umfasst: einen analogen Basisbandsignaleingang; eine Umwandlungsschaltung (110) mit N Analog-/Digital-Wandlern (ADCs), die wirksam sind, um das analoge Basisbandsignal (120) zu empfangen; und ein Finite-Impulsantwort- (FIR-) Filter (130), das wirksam ist, um Ausgangssignale der N ADCs zu empfangen, und eine digitale Darstellung des analogen Basisbandsignals zu erzeugen, bei dem eine Fehlanpassung in den N ADCs korrigiert ist.
  10. System gemäß Anspruch 9, bei dem eine Bandbreite des analogen Basisbandeingangssignals breiter ist als ein Nyquistband von einem der einzelnen ADCs.
  11. System gemäß Anspruch 10, bei dem die Fehlanpassung eine Frequenzantwortfehlanpassung und einen Zeitversatzfehler umfasst.
  12. System gemäß Anspruch 10 oder 11, bei dem das FIR-Filter (130) 3 × 3-Matrixabgriffe an die Ausgänge der ADCs anlegt.
  13. System gemäß einem der Ansprüche 10 bis 12, bei dem die Umwandlungsschaltung (110) ein Nicht-Null-Verzögerungselement vor einem der ADCs umfasst.
  14. System gemäß einem der Ansprüche 10 bis 13, bei dem die Umwandlungsschaltung (110) einen verzögerten Takt umfasst, der mit einem der ADCs gekoppelt ist.
  15. System gemäß einem der Ansprüche 10 bis 14, bei dem das FIR-Filter (130) Filterabgriffe an die Ausgänge der ADCs anlegt, und bei dem die Filterabgriffe von einer Übertragungsfunktion der Schaltung und einer gewünschten Frequenzantwort berechnet werden.
  16. Umwandlungsschaltung (110), die folgende Merkmale umfasst: eine Einrichtung zum Erzeugen komplementärer digitaler Darstellungskomponenten eines analogen Basisbandsignals; und eine Einrichtung zum Anlegen einer Mehrzahl von Filterabgriffen an die komplementären Komponenten zum Korrigieren einer Fehlanpassung in der Erzeugungseinrichtung.
  17. System gemäß Anspruch 16, bei dem die Erzeugungseinrichtung folgendes Merkmal umfasst: eine Mehrzahl von Analog-/Digital-Wandlern (ADCs), wobei jeder der ADCs zum Empfangen des analogen Basisbandsignals mit einer anderen Verzögerung angeordnet ist.
  18. System gemäß Anspruch 16 oder 17, bei dem die Erzeugungseinrichtung zwei ADCs umfasst, die gerade und ungerade digitale Darstellungskomponenten des analogen Basisbandsignals erzeugen.
  19. System gemäß einem der Ansprüche 16 bis 18, bei dem die Korrektureinrichtung ein Finite-Impulsantwort(FIR-) Filter (130) zum Anlegen von N × N Matrixfilterabgriffen an die Ausgänge einer Mehrzahl von ADCs umfasst.
  20. System gemäß einem der Ansprüche 16 bis 19, bei dem die Erzeugungseinrichtung eine Übertragungsfunktion umfasst, die die Fehlanpassung umfasst.
DE102005039684A 2004-10-29 2005-08-22 Abtastratenverdopplung unter Verwendung von wechselnden ADCS Withdrawn DE102005039684A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/977,833 US7049992B1 (en) 2004-10-29 2004-10-29 Sample rate doubling using alternating ADCs
US10/977,833 2004-10-29

Publications (1)

Publication Number Publication Date
DE102005039684A1 true DE102005039684A1 (de) 2006-05-24

Family

ID=35458308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005039684A Withdrawn DE102005039684A1 (de) 2004-10-29 2005-08-22 Abtastratenverdopplung unter Verwendung von wechselnden ADCS

Country Status (4)

Country Link
US (1) US7049992B1 (de)
JP (1) JP2006129499A (de)
DE (1) DE102005039684A1 (de)
GB (1) GB2419482A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014200914A1 (de) * 2014-01-20 2015-07-23 Rohde & Schwarz Gmbh & Co. Kg Verfahren und System zur Kompensation von Fehlanpassungen zwischen zeitlich versetzt zueinander abtastenden Analog-Digital-Wandlern

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196650B1 (en) * 2006-01-27 2007-03-27 Analog Devices, Inc. Signal converter systems and methods with enhanced signal-to-noise ratios
JP2008275730A (ja) * 2007-04-26 2008-11-13 Sec:Kk 音響信号符号化装置及び音響信号符号化方法
CA2688528C (en) * 2007-06-21 2015-04-14 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
CA2689287C (en) * 2007-06-21 2016-04-12 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
US7728753B2 (en) * 2008-10-13 2010-06-01 National Semiconductor Corporation Continuous synchronization for multiple ADCs
DE102009029051A1 (de) * 2009-09-01 2011-03-03 Robert Bosch Gmbh Verfahren und Vorrichtung zum Bereitstellen eines Reflexionssignals
KR101423111B1 (ko) * 2010-08-10 2014-07-30 창원대학교 산학협력단 밴드 패스 샘플링 수신기
US8525717B2 (en) * 2010-08-13 2013-09-03 Rf Micro Devices, Inc. Half-bandwidth based quadrature analog-to-digital converter
DE102011011711A1 (de) * 2010-11-16 2012-05-16 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Kompensation von Fehlanpassungen in Analog-Digital-Wandlern
US9165597B2 (en) * 2013-06-28 2015-10-20 Seagate Technology Llc Time-multiplexed single input single output (SISO) data recovery channel
DE102014203369B4 (de) * 2014-02-25 2018-10-31 Rohde & Schwarz Gmbh & Co. Kg Verfahren und System zur Kompensation von Systemfehlern zwischen mehreren Analog-Digital-Wandlern
US9281832B1 (en) * 2014-12-31 2016-03-08 Texas Instruments Incorporated Circuits and methods for bandwidth estimation optimization of analog to digital converters
US11063604B2 (en) * 2017-02-28 2021-07-13 Sony Semiconductor Solutions Corporation Analog-to-digital converter, solid-state imaging element, and electronic equipment
US10749541B1 (en) 2020-01-07 2020-08-18 Guzik Technical Enterprises Time interleaved analog to digital converter with digital equalization and a reduced number of multipliers

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755761A (en) * 1986-06-26 1988-07-05 General Electric Company Zero intermediate-frequency demodulator
US4965822A (en) * 1989-04-10 1990-10-23 Videotelecom Corp. Full duplex speakerphone
US5278872A (en) * 1991-05-28 1994-01-11 North American Philips Corporation System and circuit architecture for echo cancellation and a television receiver comprising same
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
US5233549A (en) * 1992-04-21 1993-08-03 Loral Aerospace Corp. Reduced quantization error FIR filter
CA2144596A1 (en) * 1994-04-05 1995-10-06 Richard Prodan Modulator/demodulator using baseband filtering
US5732107A (en) * 1995-08-31 1998-03-24 Northrop Grumman Corporation Fir interpolator with zero order hold and fir-spline interpolation combination
US5886749A (en) * 1996-12-13 1999-03-23 Cable Television Laboratories, Inc. Demodulation using a time domain guard interval with an overlapped transform
GB2347289B (en) * 1999-02-17 2001-01-10 Advantest Corp A high-speed waveform digitizer with a phase correcting means and a method therefor
US6798827B1 (en) * 2000-05-12 2004-09-28 National Semiconductor Corporation System and method for correcting offsets in an analog receiver front end
US6795494B1 (en) * 2000-05-12 2004-09-21 National Semiconductor Corporation Receiver architecture using mixed analog and digital signal processing and method of operation
US6744835B1 (en) * 2000-06-02 2004-06-01 Conexant Systems, Inc. Methods and apparatus for implementing an interpolation finite impulse response (FIR) filter for use in timing recovery
US6414612B1 (en) * 2000-09-14 2002-07-02 Scientific-Atlanta, Inc. Enhanced bandwidth digitizer using multiple analog-to digital converters and self calibration
JP4475784B2 (ja) * 2000-09-26 2010-06-09 株式会社アドバンテスト A/d変換入力遅延補正装置、方法、記録媒体
US6735029B2 (en) * 2000-11-10 2004-05-11 Seagate Technology Llc Equalized response extraction from a read channel
US20030058148A1 (en) * 2001-09-21 2003-03-27 Sheen Timothy W. Multiple a-to-d converter scheme employing digital crossover filter
US6600438B2 (en) 2001-10-18 2003-07-29 Agilent Technologies, Inc. Broadband IF conversion using two ADCs
US6744832B2 (en) * 2002-07-23 2004-06-01 George J. Miao Analog-to-digital converter bank based ultra wideband communications
US6885330B2 (en) * 2003-09-05 2005-04-26 Cirrus Logic, Inc. Data converters with ternary pulse width modulation output stages and methods and systems using the same
JP4544915B2 (ja) * 2004-06-03 2010-09-15 ルネサスエレクトロニクス株式会社 受信装置及びアナログ・ディジタル変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014200914A1 (de) * 2014-01-20 2015-07-23 Rohde & Schwarz Gmbh & Co. Kg Verfahren und System zur Kompensation von Fehlanpassungen zwischen zeitlich versetzt zueinander abtastenden Analog-Digital-Wandlern
DE102014200914B4 (de) * 2014-01-20 2021-06-24 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Verfahren und System zur Kompensation von Fehlanpassungen zwischen zeitlich versetzt zueinander abtastenden Analog-Digital-Wandlern

Also Published As

Publication number Publication date
GB0521294D0 (en) 2005-11-30
JP2006129499A (ja) 2006-05-18
US7049992B1 (en) 2006-05-23
US20060092056A1 (en) 2006-05-04
GB2419482A (en) 2006-04-26

Similar Documents

Publication Publication Date Title
DE102005039684A1 (de) Abtastratenverdopplung unter Verwendung von wechselnden ADCS
DE602005000367T2 (de) Digitale Frequenzaufwärtskonversionsschaltung
DE102008010962B4 (de) Subharmonische Spiegelunterdrückung in Digital/Analog-Umwandlungssystemen
DE102009039428B4 (de) Digitalfilter
DE2145404A1 (de) Nichtrekursive Digitalfiltereinrichtung mit Verzögerungs- und Addier-Anordnung
DE4402098A1 (de) Verzögerungs-Interpolator für einen digitalen Phased-Array-Ultraschallstrahlformator
DE60131115T2 (de) Abtastratenumwandler und Verfahren
DE2403233C3 (de) Digitalfilter
DE2707936C3 (de) Einseitenband-FrequenzmultiplexÜbertragungssystem
DE2616660A1 (de) Arithmetische einheit
DE60034964T2 (de) Programmierbarer convolver
WO2018108460A1 (de) Verfahren und vorrichtung zum senden bzw. empfangen von mindestens einem hochfrequenzsignal mit paralleler und unterabgetasteter basisbandsignalverarbeitung
DE102006045794A1 (de) Vorrichtung und Verfahren zum polyphasigen Resampling
EP2453577B1 (de) Verfahren und Vorrichtung zur Kompensation von Fehlanpassungen in Analog-Digital-Wandlern
DE4332735C2 (de) Verfahren zum digitalen Erzeugen eines komplexen Basisbandsignals
DE102009039430B4 (de) Vorrichtung und Verfahren mit ersten und zweiten Zeittakten
DE60210479T2 (de) Audiokodierer mit unregelmässiger filterbank
DE3621446A1 (de) Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen
DE10032520A1 (de) Interpolationsfilter und Verfahren zur digitalen Interpolation eines digitalen Signals
DE3627679A1 (de) Filteranordnung
DE2514875C3 (de) Anordnung mit einer vorbestimmten Übertragungskennlinie
DE112019006377T5 (de) System und verfahren zur signalumabtastung
DE10112275A1 (de) Interpolator
DE60033377T2 (de) Schaltung zur überabtastung und digital/analog-wandler
DE3939906C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301