DE102008010962B4 - Subharmonische Spiegelunterdrückung in Digital/Analog-Umwandlungssystemen - Google Patents

Subharmonische Spiegelunterdrückung in Digital/Analog-Umwandlungssystemen Download PDF

Info

Publication number
DE102008010962B4
DE102008010962B4 DE102008010962.2A DE102008010962A DE102008010962B4 DE 102008010962 B4 DE102008010962 B4 DE 102008010962B4 DE 102008010962 A DE102008010962 A DE 102008010962A DE 102008010962 B4 DE102008010962 B4 DE 102008010962B4
Authority
DE
Germany
Prior art keywords
digital
signal
modified
values
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008010962.2A
Other languages
English (en)
Other versions
DE102008010962A1 (de
Inventor
George S. Moore
Nico Lugil
Kenneth D. Poulton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keysight Technologies Inc
Original Assignee
Keysight Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keysight Technologies Inc filed Critical Keysight Technologies Inc
Publication of DE102008010962A1 publication Critical patent/DE102008010962A1/de
Application granted granted Critical
Publication of DE102008010962B4 publication Critical patent/DE102008010962B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0609—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Digital/Analog-Umwandlungssystem (200, 800, 10), das folgende Merkmale aufweist: einen Digitaleingang (202), der betreibbar ist, um ein Digitaleingangssignal zu empfangen; einen Digital/Analog-Wandler (204, 12) mit einer Umwandlungsfrequenz, wobei der Digital/Analog-Wandler (204, 12) einem periodischen Fehler mit einer Periodizität gleich der einer N-ten Subharmonischen der Umwandlungsfrequenz unterworfen ist, wobei N eine ganze Zahl ist; und einen Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14), der zwischen den Digitaleingang (202) und den Digital/Analog-Wandler (204, 12) geschaltet ist und ansprechend auf das Digitaleingangssignal betreibbar ist, um ein modifiziertes Digitalsignal zu erzeugen, wobei das modifizierte Digitalsignal eine dynamische digitale Unterdrückungskomponente aufweist, die den periodischen Fehler des Digital/Analog-Wandlers (204, 12) unterdrückt.

Description

  • Digital/Analog-Umwandlungssysteme sind Fehlern unterworfen, die eine Differenz zwischen dem Analogenausgangssignal, das durch das Digital/Analog-Umwandlungssystem ausgegeben wird, und dem Analogensignal, das durch das Digitalsignal, das in das Digital/Analog-Umwandlungssystem eingegeben wird, dargestellt ist, zur Folge haben. In manchen Digital/Analog-Umwandlungssystemen ist der Fehler, dem das Digital/Analog-Umwandlungssystem unterworfen ist, ein periodischer Fehler, der eine Periodizitat aufweist, die gleich der einer N-ten Subharmonischen der Umwandlungsfrequenz Fs des Digital/Analog-Umwandlungssystems, d. h. der Frequenz, bei der das Digital/Analog-Umwandlungssystem aufeinanderfolgende Werte des Digitaleingangssignals in entsprechende Segmente des Analogausgangssignals umwandelt, ist. Der Fehler ist in dem Sinn periodisch, dass der Fehler von Periode zu Periode der Umwandlungsfrequenz in einem sich wiederholenden Muster variiert. Das sich wiederholende Muster weist eine Periodizitat gleich der der im Vorhergehenden genannten Subharmonischen der Umwandlungsfrequenz auf. In vielen Fallen ist das Digital/Analog-Umwandlungssystem mehr als einem periodischen Fehler unterworfen. In diesem Fall trifft die Beschreibung des periodischen Fehlers hierin auf jeden periodischen Fehler zu, dem das Digital/Analog-Umwandlungssystem unterworfen ist.
  • Manche Digital/Analog-Umwandlungssysteme sind aus einem Digital/Analog-Wandler und einer oder mehreren Hilfsschaltungen zusammengesetzt. Diese Hilfsschaltungen sind ansprechend auf Taktsignale mit einer Subharmonischen der Umwandlungsfrequenz des Digital/Analog-Wandlers wirksam. Ein Lecken von Signalen aus derartigen Hilfsschaltungen in den Analogsignalweg oder Taktsignalweg w3des Digital/Analog-Wandlers unterwirft das Digital/Analog-Umwandlungssystem einem periodischen Fehler, der eine Periodizität gleich der einer Subharmonischen der Umwandlungsfrequenz des Digital/Analog-Umwandlungssystems aufweist. Zusatzlich oder alternativ kann ein Lecken von Signalen aus nahe gelegenen Schaltungen, die nicht Teil des Digital/Analog-Umwandlungssystems sind, sondern ansprechend auf ein Taktsignal mit einer Subharmonischen der Umwandlungsfrequenz des Digital/Analog-Umwandlungssystems wirksam sind, das Digital/Analog-Umwandlungssystem einem periodischen Fehler unterwerfen, der eine Periodizitat gleich der der Subharmonischen der Umwandlungsfrequenz aufweist.
  • Ein periodisches Lecksignal, das in das Digital/Analog-Umwandlungssystem hineinleckt, kann direkt in dem Analogausgangssignal erscheinen, das durch das Digital/Analog-Umwandlungssystem ausgegeben wird. In diesem Fall kann das Digital/Analog-Umwandlungssystem so betrachtet werden, dass es einem periodischen Versatz-Fehler unterworfen ist. Ein periodischer Versatz-Fehler ist ein Beispiel eines signalunabhängigen periodischen Fehlers, da er unabhängig von dem Analogsignal ist, das durch das Digitaleingangssignal, das in das Digital/Analog-Umwandlungssystem eingegeben wird, dargestellt ist. Das Analogsignal, das durch das Digitaleingangssignal dargestellt ist, wird als ein erstes Analogsignal bezeichnet.
  • Zusatzlich oder alternativ kann ein periodisches Lecksignal, das in das Digital/Analog-Umwandlungssystem hineinleckt, den Gewinn des Digital/Analog-Umwandlungssystems durch Modulieren eines Vorspannungssignals oder einer Versorgungsspannung modulieren. In diesem Fall kann des Digital/Analog-Umwandlungssystem als ein System betrachtet werden, das einem periodischen Gewinnfehler unterworfen ist. Zusatzlich oder alternativ kann ein derartiges periodisches Lecksignal die Zeitsteuerung von Übergängen des Analogausgangssignals, das durch des Digital/Analog-Umwandlungssystem erzeugt wird, von einer Umwandlungsperiode zu der nächsten modifizieren. In diesem Fall kann das Digital/Analog-Umwandlungssystem als ein System betrachtet werden, das einem periodischen Zeitsteuerungsfehler unterworfen ist. Ein periodischer Gewinnfehler und ein periodischer Zeitsteuerungsfehler sind Beispiele von signalabhangigen periodischen Fehlern. Ein signalabhangiger periodischer Fehler ist ein periodischer Fehler, der von dem ersten Analogsignal abhangt. Ein Digital/Analog-Umwandlungssystem kann entweder einem signalabhangigen periodischen Fehler oder einem signalabhängigen Fehler oder beiden unterworfen sein. Andere Typen eines periodischen Fehlers sind moglich.
  • Andere Digital/Analog-Umwandlungssysteme sind aus verschachtelten Digital/Analog-Wandlern zusammengesetzt. Jeder Digital/Analog-Wandler ist mit einer Umwandlungsfrequenz von FS/N wirksam, wobei N die Anzahl von Digital/Analog-Wandlern ist, die das Digital/Analog-Umwandlungssystem bilden. Fehlanpassungen bei Zeitsteuerung und Umwandlungsgewinn, die frequenzabhangig sein konnen, unter den Digital/Analog-Wandlern unterwerfen das Digital/Analog-Umwandlungssystem einen periodischen Fehler, der eine Periodizität gleich der einer Subharmonischen der Umwandlungsfrequenz des Digital/Analog-Umwandlungssystems aufweist. Die Fehlanpassungen bei Zeitsteuerung und Umwandlungsgewinn konnen durch Differenzen zwischen den am Aufbau beteiligten Digital/Analog-Wandlern verursacht sein. Zusätzlich oder alternativ konnen derartige Fehlanpassungen durch Lecksignale aus nahe gelegenen Schaltungen, die nicht Teil des Digital/Analog-Umwandlungssystems sind, sondern ansprechend auf ein Taktsignal mit einer Subharmonischen der Umwandlungsfrequenz des Digital/Analog-Umwandlungssystems wirksam sind, verursacht sein. Derartige Fehlanpassungen bei Zeitsteuerung und Umwandlungsgewinn konnen so betrachtet werden, dass die das Digital/Analog-Umwandlungssystem periodischen Versatz-, Gewinn- und Zeitsteuerungsfehlern ahnlich dem im Vorhergehenden beschriebenen unterwerfen.
  • Bei einem Digital/Analog-Umwandlungssystem, das einem signalabhangigen periodischen Fehler, wie beispielsweise einem periodischen Versatzfehler, unterworfen ist, erscheint der signalunabhangige Fehler direkt in dem Analogausgangssignal, das durch das Digital/Analog-Umwandlungssystem ausgegeben wird. Als Folge unterscheidet sich das Analogausgangssignal dynamisch von dem ersten Analogsignal durch einen Fehler gleich dem signalunabhangigen periodischen Fehler. Der Fehler in dem Analogausgangssignal weist eine Periodizität gleich der der Subharmonischen der Umwandlungsfrequenz auf.
  • In einem Digital/Analog-Umwandlungssystem, das einem signalabhängigen periodischen Fehler, wie beispielsweise einem periodischen Gewinnfehler oder einem periodischen Zeitsteuerungsfehler, unterworfen ist, ist das Spektrum des signalabhängigen periodischen Fehlers mit dem Spektrum des ersten Analogsignals (Gewinnfehler), oder der Zeitableitung des Spektrums des ersten Analogsignals (Zeitsteuerungsfehler) zusammengelegt. Als Folge unterscheidet sich das Analogausgangssignal dynamisch von dem ersten Analogsignal durch einen Fehler, der sich aus unerwünschten Spiegeln des ersten Analogsignals zusammensetzt. Fur ein erstes Analogsignal, das eine Frequenz von fin, und ein Digital/Analog-Umwandlungssystem, das einem periodischen signalabhangigen Fehler unterworfen ist und eine Frequenz von FS/N aufweist, weisen die unerwünschten Spiegel des ersten Analogsignals verschiedene Amplituden auf und liegen bei Frequenzen von fin ± MFS/N, wobei M eine ganze Zahl ist. Da der Fehler in dem Analogausgangssignal von dem ersten Analogsignal oder seiner Zeitableitung abhängt, hängt jegliche Periodizität in dem Fehler in dem Analogausgangssignal von der Periodizitat des ersten Analogsignals und der Periodizität des periodischen Fehlers ab.
  • Das Digital/Analog-Umwandlungssystem, das einem periodischen Fehler unterworfen ist, der eine Periodizität gleich der einer Subharmonischen der Umwandlungsfrequenz aufweist, verursacht einen Fehler in dem Analogausgangssignal, das durch das Digital/Analog-Umwandlungssystem ausgegeben wird, und vermindert daher die Umwandlungsgenauigkeit des Digital/Analog-Umwandlungssystems. Eine derartige Verminderung ist unerwünscht. Demgemäß besteht ein Bedarf nach einer Möglichkeit, die periodischen Fehler zu unterdrücken, denen Digital/Analog-Umwandlungssysteme unterworfen sind.
  • Die US 2002/0 121 993 A1 beschreibt einen Kompensator zum Kompensieren von Linearitätsfehlern, wie zum Beispiel harmonischen Verzerrungen und Zwischenmodulationsverzerrungen. Der Kompensator umfasse einen Phasenschieber und ein Potenzierungsbauglied zum Erzeugen eines Kompensationssignals zum Auslösen von Verzerrungssignalen am Ausgang unter Beibehaltung des erwünschten fundamentalen Signals.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Digital/Analog-Umwandlungssystem und, ein computerlesbares Medium, einen Analogsignalgenerator und ein Digital/Analog-Umwandlungsverfahren mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Digital/Analog-Umwandlungssystem gemäß Anspruch 1, ein computerlesbares Medium gemäß Anspruch 19, einen Analogsignalgenerator gemäß Anspruch 21 sowie ein Digital/Analog-Umwandlungsverfahren gemäß Anspruch 23 gelöst.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Flussdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungsverfahrens gemäß einem Ausführungsbeispiel der Erfindung zeigt;
  • 2 ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems gemäß einem Ausführungsbeispiel der Erfindung zeigt;
  • 3A bis 3D Graphen, die ein Beispiel eines periodischen Fehlers zeigen, dem der Digital/Analog-Wandler des in 2 gezeigten Digital/Analog-Umwandlungssystems unterworfen ist;
  • 4 ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems zeigt, in dem ein periodischer Versatzfehler unterdruckt wird;
  • 5A bis 5D Graphen, die eine Periodischer-Versatzfehler- Unterdrückung in dem in 4 gezeigten Digital/Analog-Umwandlungssystem veranschaulichen;
  • 6 eine schematische Zeichnung, die das durch das Summierungselement des in 4 gezeigten Beispiels während zwei Ausgabezyklen des Versatzkorrekturwertspeichers durchgefuhrte Summieren veranschaulicht;
  • 7A ein Blockdiagramm, das ein erstes Beispiel eines Digital/Analog-Umwandlungssystems zeigt, in dem ein periodischer Gewinnfehler unterdruckt wird;
  • 7B eine schematische Zeichnung, die das durch den Multiplizierer des in 7A gezeigten Beispiels während zwei Ausgabezyklen des Gewinnkorrekturwertspeichers durchgefuhrte Multiplizieren veranschaulicht;
  • 8A ein Blockdiagramm, das ein zweites Beispiel eines Digital/Analog-Umwandlungssystems zeigt, in dem ein periodischer Gewinnfehler unterdruckt wird;
  • 8B eine schematische Zeichnung, die das durch den Multiplizierer bzw. das Summierungselement des in
  • 8A gezeigten Beispiels während zwei Ausgabezyklen des Gewinnkorrekturwertspeichers durchgeführte Multiplizieren und Summieren veranschaulicht;
  • 9 ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems zeigt, in dem ein periodischer Zeitsteuerungsfehler unterdruckt wird;
  • 10 ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems zeigt, in dem ein periodischer Versatzfehler, ein periodischer Gewinnfehler und ein periodischer Zeitsteuerungsfehler unterdrückt werden;
  • 11 ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems zeigt, in dem ein periodischer Versatzfehler und ein periodischer Gewinnfehler unterdrückt werden und die Modifiziertes-Digitalsignal-Werte vorab bestimmt werden;
  • 12 ein Blockdiagramm, das ein Beispiel der Modifiziertes-Digitalsignal-Quelle und des Adressgenerators des in 11 gezeigten Digital/Analog-Umwandlungssystems zeigt;
  • 13 ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems zeigt, in dem ein periodischer Versatzfehler, ein periodischer Gewinnfehler und ein periodischer Zeitsteuerungsfehler unterdrückt werden und die Modifiziertes-Digitalsignal-Werte vorab bestimmt werden;
  • 14 ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems zeigt, in dem ein periodischer Versatzfehler, ein periodischer Gewinnfehler und ein periodischer Zeitsteuerungsfehler unterdrückt werden, und in dem Modifiziertes-Digitalsignal-Werte und Zeitsteuerungskorrekturwerte vorab bestimmt werden;
  • 15A bis 15D Blockdiagramme, die verschiedene alternative Schaltungstopologien veranschaulichen, die verwendet werden konnen, um einen periodischen Versatzfehler, einen periodischen Gewinnfehler und einen periodischen Zeitsteuerungsfehler zu unterdrucken;
  • 16 ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt, in dem ein auf einem zyklisch zeitlich variierenden Filter basierender Modifiziertes-Digitalsignal-Generator verwendet wird, um die signalabhangigen periodischen Fehler des Digital/Analog-Wandlers zu unterdrucken;
  • 17 ein Blockdiagramm, das ein weiteres Beispiel eines Digital/Analog-Umwandlungssystems gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt, in dem ein auf einem zyklisch zeitlich variierenden Filter basierender Modifiziertes-Digitalsignal-Generator verwendet wird, um die signalabhangigen periodischen Fehler des Digital/Analog-Wandlers zu unterdrücken;
  • 18 ein Blockdiagramm, das ein weiteres Beispiel eines Digital/Analog-Umwandlungssystems gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt, in dem sich der Modifiziertes-Digitalsignal-Generator aus einem zyklisch zeitlich variierenden Zwei-Wege-Filter mit einem Fester-Koeffizient-Filter in seinem Seitenweg zusammensetzt;
  • 19 ein Blockdiagramm, das ein Beispiel eines der Filterkanale des in 17 gezeigten Modifiziertes-Digitalsignal-Generators zeigt, bei dem der Dezimator eine Mehrphasenimplementierung aufweist;
  • 20A ein Blockdiagramm, das ein Beispiel eines Analogsignalgenerators gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt;
  • 20B ein Blockdiagramm, das ein Beispiel einer Modifiziertes-Digitalsignal-Quelle zeigt, die in der Lage ist, das modifizierte Digitalsignal bereitzustellen, das durch den in 20A gezeigten Analogsignalgenerator verwendet wird;
  • 21 ein Blockdiagramm, das ein Modell eines Digital/Analog-Umwandlungssystems zeigt, das einen Digital/Analog-Wandler aufweist, der eine Umwandlungsfrequenz aufweist und einem signalabhängigen periodischen Fehler mit einer Periodizität gleich der einer N-ten Subharmonischen der Umwandlungsfrequenz unterworfen ist;
  • 22 einen Graphen, der die ZOH-Kastenauto-(Boxcar-)Funktion eines repraseritativen Umwandlungskanals des in 21 gezeigten Digital/Analog-Wandlermodells zeigt;
  • 23 ein Blockdiagramm, das ein Modell des Umwandlungsfilters eines der Umwandlungskanale des in 21 gezeigten Digital/Analog-Wandlermodells zeigt;
  • 24 ein Blockdiagramm, das ein Umwandlungsfiltermodell, das auf dem in 23 gezeigten Umwandlungsfiltermodell basiert, mit zusatzlicher Anstiegszeitmodellierung zeigt;
  • 25 ein Blockdiagramm, das eine gleichwertige, jedoch einfachere, Darstellung des in 21 gezeigten Digital/Analog-Umwandlungssystemmodells zeigt;
  • 26 einen Graphen, der einen Nominal-Dublett-Signalverlauf zeigt; und
  • 27 einen Graphen, der einen Dublett-Signalverlauf zeigt, der periodische Abtastfehler aufweist.
  • 1 ist ein Flussdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungsverfahrens 100 gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt. In Block 102 wird ein Digitaleingangssignal empfangen. In Block 104 wird ein Digital/Analog-Umwandlungsprozess bereitgestellt, der eine Umwandlungsfrequenz aufweist. Der Digital/Analog-Umwandlungsprozess ist einem periodischen Fehler unterworfen, der eine Periodizität gleich der einer N-ten Subharmonischen der Umwandlungsfrequenz aufweist. N ist eine ganze Zahl. In Block 106 wird ein modifiziertes Digitalsignal ansprechend auf das Digitaleingangssignal erzeugt. Das modifizierte Digitalsignal weist eine dynamische digitale Unterdrückungskomponente auf, die den periodischen Fehler des Digital/Analog-Umwandlungsprozesses unterdruckt. In Block 108 wird das modifizierte Digitalsignal unter Verwendung des im Vorhergehenden beschriebenen Digital/Analog-Umwandlungsprozesses in ein Analogsignal umgewandelt. In Block 110 wird das Analogsignal ausgegeben.
  • Das Digitaleingangssignal stellt ein erstes Analogsignal dar, und der Digital/Analog-Umwandlungsprozess ist derart beschaffen, dass er ein derartiges Digitaleingangssignal in ein zweites Analogsignal umwandeln würde, das sich aufgrund des periodischen Fehlers von dem ersten Analogsignal unterscheidet. Das modifizierte Digitalsignal stellt ein drittes Analogsignal dar, das sich durch eine durch die dynamische digitale Unterdrückungskomponente dargestellte Differenz von dem ersten Analogsignal unterscheidet. Wenn das modifizierte Digitalsignal unter Verwendung des Digital/Analog-Umwandlungsprozesses in das Analogsignal umgewandelt wird, unterdrückt die dynamische Differenz zwischen dem dritten Analogsignal, das durch das modifizierte Digitalsignal dargestellt ist, und dem ersten Analogsignal, das durch das Digitaleingangssignal dargestellt ist, den periodischen Fehler des Digital/Analog-Umwandlungsprozesses.
  • Das erste Analogsignal ist das Analogsignal, das durch ein Umwandeln des Digitaleingangssignals in ein Analogsignal durch einen Digital/Analog-Umwandlungsprozess, der keinen periodischen Fehler aufweist, erzeugt wurde. Die Eigenschaften eines derartigen ersten Analogsignals werden in der Regel durch ein mathematisches Voraussagen derselben aus dem Digitaleingangssignal bestimmt. In der Regel wird das Digitaleingangssignal digital synthetisiert, um ein erstes Analogsignal darzustellen, das spezifische Signalverlaufscharakteristiken aufweist. In diesem Fall ist das erste Analogsignal vorab bekannt. In anderen Fallen ist das erste Analogsignal ein reales Analogsignal, das in den Analog-Digital-Umwandlungsprozess eingegeben wird, der das reale Analogsignal in das Digitaleingangssignal umwandelt. In derartigen Fällen ist der Analog-Digital-Umwandlungsprozess wesentlich praziser als der Digital/Analog-Umwandlungsprozess. Andernfalls weist der Analog-Digital-Wandler Fehler auf, die bekannt sind und korrigiert werden.
  • Bei manchen Ausführungsbeispielen ist der Digital/Analog-Umwandlungsprozess ein einzelner Digital/Analog-Umwandlungsprozess, der mit der Umwandlungsfrequenz wirksam ist. Bei anderen Ausführungsbeispielen weist der Digital/Analog-Umwandlungsprozess eine Mehrzahl von verschachtelten Digital/Analog-Umwandlungsprozessen auf. Jeder Digital/Analog-Umwandlungsprozess ist mit einer Umwandlungsfrequenz von FS/N wirksam, wobei FS die Umwandlungsfrequenz des Digital/Analog-Umwandlungsprozesses als ein Ganzes und N die Anzahl von Digital/Analog-Umwandlungsprozessen ist.
  • In Block 106 wird das modifizierte Digitalsignal so beschrieben, dass es eine dynamische digitale Unterdruckungskomponente aufweist, die den periodischen Fehler des Digital/Analog-Umwandlungsprozesses unterdruckt. In der Regel weist das modifizierte Digitalsignal das Digitaleingangssignal als eine zusatzliche Komponente desselben auf. Alternativ, wie es nachfolgend beschrieben sein wird, weist das modifizierte Digitalsignal ein modifiziertes Zwischendigitalsignal auf, das aus dem Digitaleingangssignal erzeugt ist. Ein modifiziertes Digitalsignal, das ein derartiges modifiziertes Zwischendigitalsignal aufweist, wird auch so betrachtet, dass es das Digitaleingangssignal aufweist. Bei einem Beispiel, bei dem der Digital/Analog-Umwandlungsprozess mehr als einem Typ eines periodischen Fehlers unterworfen ist, wird das Digitaleingangssignal einer ersten Durchfuhrung eines Blocks 106 unterworfen, um einen ersten Typ eines periodischen Fehlers zu unterdrucken und um das modifizierte Zwischendigitalsignal zu erzeugen. Das modifizierte Zwischendigitalsignal wird dann einer zweiten Durchführung des Blocks 106 unterworfen, um einen zweiten Typ eines periodischen Fehlers zu unterdrucken. Bei manchen Ausfuhrungsbeispielen wird der Block 106 mehr als zweimal durchgefuhrt. Mehrere Beispiele von Digital/Analog-Umwandlungssystemen, die den Block 106 mehr als einmal durchfuhren, sind nachfolgend beschrieben.
  • 2 ist ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems 200 gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt. Bei dem gezeigten Beispiel setzt sich das Digital/Analog-Umwandlungssystem 200 aus einem Digitaleingang 202, einem Digital/Analog-Wandler 204 und einem Modifiziertes-Digitalsignal-Generator 206 zusammen.
  • Der Digitaleingang 202 ist wirksam, um ein Digitaleingangssignal zu empfangen. Der Digital/Analog-Wandler 204 weist eine Umwandlungsfrequenz auf und ist einem periodischen Fehler unterworfen, der eine Periodizitat gleich der einer N-ten Subharmonischen der Umwandlungsfrequenz aufweist. N ist eine ganze Zahl. Bei dem gezeigten Beispiel ist die Umwandlungsfrequenz des Digital/Analog-Wandlers 204 durch ein Umwandlungstaktsignal CC definiert. Der Modifiziertes-Digitalsignal-Generator 206 ist zwischen den Digitaleingang 202 und den Digital/Analog-Wandler 204 geschaltet und ist wirksam, um ein modifiziertes Digitalsignal zu erzeugen, das eine dynamische digitale Unterdruckungskomponente aufweist, die den periodischen Fehler des Digital/Analog-Wandlers 204 unterdrückt. Der Modifiziertes-Digitalsignal-Generator 206 erzeugt das modifizierte Digitalsignal ansprechend auf das Umwandlungstaktsignal CC und zusatzlich ansprechend auf ein subharmonisches Taktsignal SHC. Das subharmonische Taktsignal SHC phasenverriegelt die Operation des Modifiziertes-Digitalsignal-Generators 206 mit dem periodischen Fehler des Digital/Analog-Wandlers 204, wie es nachfolgend mit Bezug auf 3A bis 3D ausfuhrlicher beschrieben ist.
  • Das an dem Digitaleingang 202 empfangene Digitaleingangssignal stellt ein erstes Analogsignal dar, und der Digital/Analog-Wandler 204 ist derart beschaffen, dass er ein derartiges Digitaleingangssignal in ein zweites Analogsignal umwandeln wurde, das sich aufgrund des periodischen Fehlers von dem ersten Analogsignal unterscheidet. Das modifizierte Digitalsignal stellt ein drittes Analogsignal dar, das sich um eine durch die dynamische digitale Unterdrückungskomponente dargestellte Differenz von dem ersten Analogsignal unterscheidet. Wenn das modifizierte Digitalsignal, das durch den Modifiziertes-Digitalsignal-Generator 206 erzeugt wird, durch den Digital/Analog-Wandler 204 in das Analogausgangssignal umgewandelt wird, unterdrückt die dynamische digitale Unterdrückungskomponente des modifizierten Digitalsignals den periodischen Fehlers des Digital/Analog-Wandlers 204.
  • Bei manchen Ausführungsbeispielen ist der Digital/Analog-Wandler 204 ein einzelner Digital/Analog-Wandler, der mit der Umwandlungsfrequenz wirksam ist. Bei anderen Ausfuhrungsbeispielen ist der Digital/Analog-Wandler 204 als ein Digital/Analog-Umwandlungssystem ausgefuhrt, das verschachtelte Digital/Analog-Wandler (nicht gezeigt) aufweist. Jeder Digital/Analog-Wandler ist mit einer Umwandlungsfrequenz von FS/N wirksam, wobei FS die Umwandlungsfrequenz des Digital/Analog-Umwandlungssystems ist und N die Anzahl von Digital/Analog-Wandlern ist, die das Digital/Analog-Umwandlungssystem bilden.
  • 3A ist ein Graph, der acht exemplarische Perioden P0 bis P7 des Umwandlungstaktsignals CC zeigt, das einem Beispiel eines Digital/Analog-Wandlers 204 bereitgestellt wird. In dieser Offenbarung wird eine Periode des Umwandlungstaktsignals CC als eine Umwandlungstaktperiode bezeichnet.
  • 3B ist ein Graph, der ein Beispiel des periodischen Fehlers, dem das Beispiel des Digital/Analog-Wandlers 204 unterworfen ist, schematisch zeigt. Der Graph zeigt Fehler E0 bis E7, denen der Digital/Analog-Wandler 204 jeweils in den Perioden P0 bis P7 des Umwandlungstaktsignals CC unterworfen ist. Bei dem gezeigten Beispiel wird in jeder der Perioden P0 bis P7 des Umwandlungstaktsignals CC der gleiche Digitaleingangssignalwert in den Digital/Analog-Wandler eingegeben, und in jeder Periode wird das zweite Analogsignal, das durch den Digital/Analog-Wandler ausgegeben wird, gemessen. Die Differenz zwischen dem zweiten Analogsignal, das in jeder Umwandlungstaktperiode ausgegeben wird, und dem ersten Analogsignal, das durch das Digitaleingangssignal dargestellt ist, wird berechnet, um den entsprechenden Fehler zu bestimmen. Der periodische Fehler kann unabhangig von dem Digitaleingangssignal sein, in welchem Fall der periodische Fehler ein signalunabhangiger periodischer Fehler ist.
  • 3B zeigt, wie sich der Fehler des Digital/Analog-Wandlers 204 in den Umwandlungstaktperioden P0 bis P7 unterscheidet. Die sich unterscheidenden Fehler zeigen an, dass der Digital/Analog-Wandler 204 einem dynamischen Fehler unterworfen ist. Darüber hinaus ist bei dem in 3B gezeigten Beispiel ein Fehler E4 in einer Umwandlungstaktperiode P4 identisch zu einem Fehler E0 in einer Umwandlungstaktperiode P0; ein Fehler E5 in einer Umwandlungstaktperiode P5 ist identisch zu einem Fehler E1 in einer Umwandlungstaktperiode P1; ein Fehler E6 in einer Umwandlungstaktperiode P6 ist identisch zu einem Fehler E2 in einer Umwandlungstaktperiode P2; und ein Fehler E7 in einer Periode P7 ist identisch zu einem Fehler E3 in einer Umwandlungstaktperiode P3. Dies zeigt an, dass der dynamische Fehler, dem der Digital/Analog-Wandler 204 unterworfen ist, auch mit einer Periodizitat periodisch ist, die gleich vier Perioden des Umwandlungstaktsignals CC ist. Somit weist der periodische Fehler des Digital/Analog-Wandlers 204 eine Periodizitat gleich der der vierten Subharmonischen des Umwandlungstaktsignals CC auf. 3B zeigt zwei Perioden des periodischen Fehlers des Digital/Analog-Wandlers 204: eine Fehlerperiode 0, die Fehler E0 bis E3 abdeckt, und eine Fehlerperiode 1, die Fehler E4 bis E7 abdeckt.
  • 3C ist ein Graph, der ein subharmonisches Taktsignal SHC zeigt, das eine Periodizitat gleich der des periodischen Fehlers des Digital/Analog-Wandlers 204 aufweist und mit demselben phasenverriegelt ist. Zwei Perioden des subharmonischen Taktsignals SHC sind gezeigt. In dieser Offenbarung wird eine Periode des subharmonischen Taktsignals SHC als eine subharmonische Taktperiode bezeichnet. Jede subharmonische Taktperiode entspricht N Umwandlungstaktperioden, wobei N die Zahl der Subharmonischen des Umwandlungstaktsignals ist. Bei dem gezeigten Beispiel entspricht jede subharmonische Taktperiode vier Umwandlungstaktperioden.
  • Innerhalb jeder subharmonischen Taktperiode entspricht jede Umwandlungstaktperiode einem anderen Fehler in der entsprechenden Fehlerperiode. Jeder Umwandlungstaktperiode in der subharmonischen Taktperiode ist eine Umwandlungstaktperiodenzahl zugeordnet, die einem entsprechenden Fehler in der Fehlerperiode entspricht. 3D veranschaulicht schematisch das Umwandlungstaktperiodennummerierungsschema. Die Umwandlungstaktperiodenzahlen sind mit CCPN uberschrieben. Die Umwandlungstaktperiodenzahlen wiederholen sich in jeder subharmonischen Taktperiode.
  • Die periodische Beschaffenheit des periodischen Fehlers des Digital/Analog-Wandlers 204 macht es moglich, dass der periodische Fehler unter Verwendung eines zyklischen Fehlerunterdrückungsschemas, das mit dem subharmonischen Taktsignal SHC phasenverriegelt ist, unterdrückt werden kann. Wie im Vorhergehenden erwähnt, ist das subharmonische Taktsignal wiederum mit dem periodischen Fehler des Digital/Analog-Wandlers 204 phasenverriegelt. In dem zyklischen Fehlerunterdrückungsschema unterscheidet sich in jeder subharmonischen Taktperiode ein entsprechender Wert des modifizierten Digitalsignals von dem entsprechenden Wert des Digitaleingangssignals um eine Differenz, die zumindest teilweise von der Umwandlungstaktperiodenzahl in der subharmonischen Taktperiode abhängt.
  • Eine ähnliche Beschreibung trifft auf den Digital/Analog-Umwandlungsprozess zu, auf den im Vorhergehenden mit Bezug auf 1 Bezug genommen wurde.
  • 4 ist ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems 200 gemäß einem Ausführungsbeispiel der Erfindung zeigt. Das Beispiel des gezeigten Digital/Analog-Umwandlungssystems 200 weist ein Ausfuhrungsbeispiel eines Digital/Analog-Wandlers 204, der einem periodischen Versatzfehler unterworfen ist, und ein Ausfuhrungsbeispiel 240 eines Modifiziertes-Digitalsignal-Generators 206, der einen derartigen periodischen Versatzfehler unterdruckt, auf. Ein periodischer Versatzfehler manifestiert sich als eine Differenz zwischen dem Pegel des Analogausgangssignals, das durch den Digital/Analog-Wandler 204 ausgegeben wird, und dem Pegel des ersten Analogsignals, das durch das Digitaleingangssignal, das in das Digital/Analog-Umwandlungssystem 200 eingegeben wird, dargestellt ist. Die Pegeldifferenz aufgrund eines Versatzfehlers ist unabhangig von dem Pegel des ersten Analogsignals, das durch das Digitaleingangssignal dargestellt ist. Somit ist ein periodischer Versatzfehler ein Beispiel eines signalunabhangigen periodischen Fehlers.
  • Der Versatzfehler, dem der Digital/Analog-Wandler 204 unterworfen ist, ist in dem Sinn dynamisch, dass der Versatzfehler von Periode zu Periode des Umwandlungstaktsignals des Digital/Analog-Wandlers 204 variiert. Die Veränderung des Versatzfehlers weist eine Periodizitat gleich der der N-ten Subharmonischen der Umwandlungsfrequenz auf, wie es im Vorhergehenden beschrieben ist. Dies ist nachfolgend mit Bezug auf 5A bis 5D ausfuhrlicher beschrieben.
  • Bei dem gezeigten Beispiel setzt sich der Modifiziertes-Digitalsignal-Generator 206 aus einem Summierungselement 210, einer Versatzkorrekturwertquelle 220 und, optional, einer Rundungsschaltung 230 zusammen. Das Summierungselement 210 weist einen ersten Eingang 212, einen zweiten Eingang 214 und einen Ausgang 216 auf. Der erste Eingang 212 ist mit dem Digitaleingang 202 verbunden.
  • Die Versatzkorrekturwertquelle 220 weist einen Takteingang 222, einen Synchronisationseingang 224 und einen Korrekturwertausgang 226 auf. Der Takteingang 222 ist so angeschlossen, dass er das Umwandlungstaktsignal CC empfangt. Der Synchronisationseingang 224 ist so angeschlossen, dass er das subharmonische Taktsignal SHC empfangt, das eine Periodizität entsprechend der des periodischen Versatzfehlers des Digital/Analog-Wandlers 204 aufweist und mit dem Versatzfehler phasenverriegelt ist. Bei Ausfuhrungsbeispielen, bei denen der periodische Fehler durch ein Signallecken aus einer angrenzenden Schaltung verursacht ist, ist das subharmonische Taktsignal SHC in der Regel durch eine derartige angrenzende Schaltung bereitgestellt. Bei Ausfuhrungsbeispielen, bei denen der periodische Fehler aufgrund von Fehlanpassungen zwischen am Aufbau beteiligten Digital/Analog-Wandlern des Digital/Analog-Wandlers 204 auftritt, ist das subharmonische Taktsignal SHC durch den Digital/Analog-Wandler 204 bereitgestellt. Der Korrekturwertausgang 226 ist mit dem zweiten Eingang 214 des Summierungselements 210 verbunden.
  • Die optionale Rundungsschaltung 230 weist einen Eingang 232 und einen Ausgang 234 auf. Der Eingang 232 ist mit dem Ausgang 216 des Summierungselements 210 verbunden. Der Ausgang 234 ist mit dem Eingang des Digital/Analog-Wandlers 204 verbunden. Bei einem Beispiel fuhrt die Rundungsschaltung 230 eine einfache Abrundung durch. Bei anderen Beispielen führt die Rundungsschaltung 230 einen ausgefeilteren Rundungsprozess durch.
  • Die Versatzkorrekturwertquelle 220 gibt mit einer durch das Umwandlungstaktsignal CC definierten Rate und mit einer durch das Umwandlungstaktsignal CC und das subharmonische Taktsignal SHC definierten Zeitgebung Versatzkorrekturwerte zyklisch an das Summierungselement 210 aus. Die Dauer jedes Ausgabezyklus der Versatzkorrekturwertquelle 220 ist gleich der der in 5B gezeigten subharmonischen Taktperioden. Wie im Vorhergehenden beschrieben, weist das subharmonische Taktsignal SHC eine Periodizität gleich der des periodischen Versatzfehlers des in 5C gezeigten Digital/Analog-Wandlers 204 auf und ist mit demselben phasenverriegelt. Die Zahl N von in jedem Ausgabezyklus an das Summierungselement 210 ausgegebenen Korrekturwerten ist gleich der Zahl N der Subharmonischen der Umwandlungsfrequenz, d. h. in diesem Beispiel vier. Dies entspricht der Anzahl von Umwandlungstaktperioden in jeder subharmonischen Taktperiode. Jeder Ausgabezyklus beginnt ansprechend auf einen Übergang des subharmonischen Taktsignals SHC. Bei dem gezeigten Beispiel ist der Übergang ein positiv laufender Übergang.
  • Bei einem Beispiel setzt sich die Korrekturwertquelle 220 aus einem Speicher und einer geeigneten Speichersteuerung (nicht gezeigt) zusammen. Der Speicher weist ausreichend Kapazität auf, um einen Korrekturwert für jede Umwandlungstaktperiode in einer subharmonischen Taktperiode zu speichern. Mit anderen Worten, der Speicher weist ausreichend Kapazitat auf, um N Korrekturwerte zu speichern. Ein Nur-Lese-Speicher, ein Schieberegister oder ein anderer geeigneter Typ eines Speichers kann als der Speicher verwendet werden. Bei manchen Anwendungen ist der Nur-Lese-Speicher programmierbar, um eine individuelle Kalibrierung und/oder Neukalibrierung des Modifiziertes-Digitalsignal-Generators 206 zuzulassen. Die Speichersteuerung ist ansprechend auf das Umwandlungstaktsignal CC und das subharmonische Taktsignal SHC wirksam, um zu bewirken, dass der Speicher einen Korrekturwert pro Umwandlungstaktperiode ausgibt. Die Operation des Speichers ist durch das subharmonische Taktsignal mit dem periodischen Versatzfehler des Digital/Analog-Wandlers 204 phasenverriegelt.
  • 5A und 5B sind Graphen, die entsprechende Beispiel des Umwandlungstaktsignals CC des Digital/Analog-Wandlers 204 und des subharmonischen Taktsignals SHC zeigen, wie im Vorhergehenden beschrieben. Das subharmonische Taktsignal SHC weist eine Periodizität gleich der der Periodizitat des periodischen Fehlers des Digital/Analog-Wandlers 204 auf und ist mit demselben phasenverriegelt. Bei dem gezeigten Beispiel weist der Fehler der Digital/Analog-Wandlers 204 eine Periodizität gleich der der vierten Subharmonischen der Umwandlungsfrequenz, d. h., der Frequenz des Umwandlungstaktsignals CC, auf. Folglich ist die Frequenz des subharmonischen Taktsignals SHC ein Viertel der des Umwandlungstaktsignals CC. Weitere Beispiele (nicht gezeigt) weisen Periodizitaten gleich denen anderer Subharmonischen des Umwandlungstaktsignals auf. 5B zeigt zwei Perioden des subharmonischen Taktsignals SHC. 5A zeigt auch die Umwandlungstaktperiodenzahl CCPN jeder Umwandlungstaktperiode. In dieser Offenbarung wird auf eine Umwandlungstaktperiodenzahl (CCPN) Bezug genommen, um auf die Zahl der Umwandlungstaktperiode innerhalb jeder subharmonischen Taktperiode zu verweisen. Somit weisen bei dem gezeigten Beispiel die Umwandlungstaktperioden in jeder subharmonischen Taktperiode jeweils Umwandlungstaktperiodonperiodenzahlen 0 bis 3 auf.
  • 5C ist ein Graph, bei dem der Versatzfehler des Digital/Analog-Wandlers 204 über zwei Perioden des subharmonischen Taktsignals SHC, das die Periodizität des periodischen Versatzfehlers anzeigt, hinweg gegen die Umwandlungstaktperiodenzahl aufgetragen ist. 5C zeigt, wie der Versatzfehler des Digital/Analog-Wandlers 204 sich mit einem Muster, das sich pro subharmonische Taktperiode wiederholt, von Periode zu Periode des Umwandlungstaktsignals CC unterscheidet. Somit treten identische Versatzfehler in Umwandlungstaktperioden mit derselben Umwandlungstaktperiodenzahl auf.
  • Der durch die Korrekturwertquelle 220 in jeder Umwandlungstaktperiode ausgegebene Versatzkorrekturwert ist ein Digitalwert, der einen Analogpegel darstellt, der zu dem Versatzfehler des Digital/Analog-Wandlers in derselben Umwandlungstaktperiode komplementar ist. Zu einer ersten Näherung ist der Analogpegel gegenuber dem Versatzfehler betragsmäßig gleich und vorzeichenmäßig entgegengesetzt. 5D ist ein Graph, der ein Beispiel der Analogpegel zeigt, die durch die Korrekturwerte dargestellt sind, die durch die Korrekturwertquelle 220 bei dem Beispiel ausgegeben werden, bei dem der periodische Fehler des Digital/Analog-Wandlers 204 ein periodischer Versatzfehler ist, der eine Periodizität gleich der der vierten Subharmonischen der Umwandlungsfrequenz aufweist. In 5D sind die Analogpegel, die durch die Korrekturwerte dargestellt sind, uber zwei subharmonische Taktperioden, die zwei Ausgabezyklen der Versatzkorrekturwertquelle 220 entsprechen, hinweg gegen die Umwandlungstaktperiodenzahl aufgetragen. 5D zeigt, wie der Analogpegel, der durch den Versatzkorrekturwert dargestellt ist, der in jeder Umwandlungstaktperiode durch die Korrekturwertquelle 220 ausgegeben wird, zu dem Versatzfehler des Digital/Analog-Wandlers 204 in derselben Umwandlungstaktperiode komplementär ist. 5D zeigt auch, wie die Analogpegel, die durch die Korrekturwerte dargestellt sind, die durch die Korrekturwertquelle 220 ausgegeben werden, sich von Periode zu Periode des Umwandlungstaktsignals CC innerhalb jedes Ausgabezyklus der Umwandlungswertquelle 220 unterscheiden. 5D zeigt auch, wie sich die Analogpegel alle vier Umwandlungstaktperioden (was der vierten Subharmonischen entspricht) wiederholen. Somit sind die Korrekturwerte, die durch die Korrekturwertquelle in Umwandlungstaktperioden ausgegeben werden, die dieselbe Umwandlungstaktperiodenzahl aufweisen, identisch.
  • Die durch die Korrekturwertquelle 220 zyklisch ausgegebenen Versatzkorrekturwerte bilden zusammen die dynamische digitale Unterdruckungskomponente des durch den Modifiziertes-Digitalsignal-Generator 240 erzeugten modifizierten Digitalsignals. Das Summierungselement 210 gliedert die dynamische digitale Unterdruckungskomponente und das an dem Digitaleingang 202 empfangene Digitaleingangssignal in das modifizierte Digitalsignal ein, das durch den Modifiziertes-Digitalsignal-Generator 240 ausgegeben wird.
  • Bei Betrieb empfängt das Summierungselement 210 das Digitaleingangssignal an Eingang 212. Das Digitaleingangssignal ist eine Sequenz von n-Bit-Werten, die als Digitaleingangssignalwerte bezeichnet sind. Die Digitaleingangssignalwerte werden mit einer Rate gleich der Frequenz des Umwandlungstaktsignals CC empfangen. Das Summierungselement 210 empfängt zusatzlich die Versatzkorrekturwerte, die durch die Versatzkorrekturwertquelle 220 zyklisch ausgegeben werden, mit derselben Rate und phasenverriegelt mit dem periodischen Fehler des Digital/Analog-Wandlers 204 durch das subharmonische Taktsignal SHC. Das Summierungselement 210 summiert die Korrekturwerte und entsprechende Digitaleingangssignalwerte, um entsprechende Werte des modifizierten Digitalsignals zu erzeugen. Werte des modifizierten Digitalsignals werden als Modifiziertes-Digitalsignal-Werte bezeichnet. Die Modifiziertes-Digitalsignal-Werte werden an die optionale Rundungsschaltung 230 ausgegeben. Wenn sie vorliegt, legt die Rundungsschaltung 230 eine Rundung an die Modifiziertes-Digitalsignal-Werte an, um die Eingangsbreite des Digital/Analog-Wandlers 204 anzupassen. Die Rundungsschaltung 230 gibt dann ein sich ergebendes gerundetes modifiziertes Digitalsignal an den Digital/Analog-Wandler 204 aus. Andernfalls gibt das Summierungselement 210 das modifizierte Digitalsignal direkt an den Digital/Analog-Wandler 204 aus. Die Rundungsschaltung 230 kann alternativ die Modifiziertes-Digitalsignal-Werte abrunden, um die Eingangsbreite des Digital/Analog-Wandlers 204 anzupassen.
  • 6 ist eine schematische Zeichnung, die die Summierung veranschaulicht, die durch das Summierungselement 210 wahrend zwei Ausgabezyklen des in 4 gezeigten Versatzkorrekturwertspeichers 220 durchgefuhrt wird und den zwei Perioden des in 5B gezeigten subharmonischen Taktsignals SHC entspricht. Die Elemente der 6 sind mit dem in 5A gezeigten Umwandlungstaktsignal CC und dem in 5B gezeigten subharmonischen Taktsignal SHC spaltenweise ausgerichtet. Während eines ersten Ausgabezyklus der Korrekturwertquelle 220, der während einer Periode 0 des subharmonischen Taktsignals SHC durchgefuhrt wird, empfangt das Summierungselement 210 sequentiell jeweils vier Digitaleingangssignalwerte DISV0 bis DISV3 und empfängt sequentiell vier Versatzkorrekturwerte OCV0 bis OCV3. Jeder Digitaleingangssignalwert und sein entsprechender Versatzkorrekturwert werden in einer entsprechenden Umwandlungstaktperiode empfangen. Des Summierungselement summiert die Digitaleingangssignalwerte DISV0 bis DISV3 und die jeweiligen Versatzkorrekturwerte OCV0 bis OCV3, um jeweils vier Werte MDSV0 bis MDSV3 des modifizierten Digitalsignals zu erzeugen. Wahrend eines zweiten Ausgabezyklus der Korrekturwertquelle 220, der wahrend einer Periode 1 des subharmonischen Taktsignals SHC durchgeführt wird, empfangt das Summierungselement 210 sequentiell vier weitere Werte DISV4 bis DISV7 des Digitaleingangssignals und empfangt wiederum sequentiell die jeweils vier Versatzkorrekturwerte OCV0 bis OCV3. Wiederum werden jeder Digitaleingangssignalwert und sein entsprechender Versatzkorrekturwert in einer entsprechenden Umwandlungstaktperiode empfangen. Das Summierungselement summiert die Digitaleingangssignalwerte DISV4 bis DISV7 und die jeweiligen Versatzkorrekturwerte OCV0 bis OCV3, um jeweils vier weitere Werte MDSV4 bis MDSV7 des modifizierten Digitalsignals zu erzeugen.
  • Des Summieren der Versatzkorrekturwerte, die durch die Versatzkorrekturwertquelle 220 zyklisch ausgegeben werden, und entsprechender Digitaleingangssignalwerte erzeugt das modifizierte Digitalsignal, dass sich von dem Digitalsignal periodisch in einer Art und Weise unterscheidet, die den periodischen Versatzfehler des Digital/Analog-Wandlers 204 unterdruckt. Folglich erzeugt der Digital/Analog-Wandler 204 ansprechend auf das, modifizierte Digitalsignal ein Analogausgangssignal, bei dem der periodische Versatzfehler unterdruckt ist, d. h., der Digital/Analog-Wandler 204 erzeugt ein Analogausgangssignal, bei dem der periodische Versatzfehler wesentlich reduziert ist.
  • Der dynamische Bereich der Analogpegel, die durch die Versatzkorrekturwerte dargestellt sind, ist wesentlich geringer als der des ersten Analogsignals, das durch das Digitaleingangssignal dargestellt ist. Bei einem typischen Beispiel ist der dynamische Bereich, der durch die Korrekturwerte dargestellt ist, ein Sechzehntel dessen des ersten Analogsignals, das durch das Digitaleingangssignal dargestellt ist. Somit setzen sich die Korrekturwerte in der Regal aus weniger Bits als die Digitaleingangssignalwerte zusammen. Bei einem Beispiel setzt sich das Digitaleingangssignal aus 14-Bit-Werten zusammen, und die Korrekturwerte sind 10-Bit-Werte, so dass der dynamische Bereich, der durch die Korrekturwerte dargestellt ist, ein Sechzehntel desjenigen ist, der durch das Digitaleingangssignal dargestellt ist.
  • Bei Ausführungsbeispielen, die die Rundungsschaltung 230 umfassen, werden Versatzkorrekturwerte verwendet, die eine großere Auflösung als die Digitaleingangssignalwerte aufweisen. Bei dem im Vorhergehenden erwähnten Beispiel erhoht ein Verwenden von 13-Bit-Korrekturwerten statt 10-Bit-Korrekturwerten die Auflösung des Korrekturwerts und somit die Auflösung der Modifiziertes-Digitalsignal-Werte, auf ein Achtel des niederwertigsten Bits der Digitaleingangssignalwerte. Die Rundungsschaltung 230 rundet jeden durch die Summierungsschaltung 210 erzeugten Summenwert auf den nachstliegendsten 14-Bit-Wert, um einen entsprechenden gerundeten Modifiziertes-Digitalsignal-Wert zu erzeugen. Ein Verwenden der Versatzkorrekturwerte mit einer größeren Auflösung als die Digitaleingangssignalwerte und ein Anwenden einer Rundung erhöht die Auflosung der Periodischer-Fehler-Unterdruckung auf weniger als das niederwertigste Bit der Digitaleingangssignalwerte. Bei Ausfuhrungsbeispielen, bei denen die Auflosung der Korrekturwerte gleich der der Digitaleingangssignalwerte ist, kann auf die Rundungsschaltung 230 verzichtet werden.
  • Ein Weg zum Bestimmen der in der Versatzkorrekturwertquelle 220 gespeicherten Versatzkorrekturwerte beginnt durch Messen des periodischen Versatzfehlers des Digital/Analog-Wandlers 204. Bei einem Beispiel wird ein ein statisches erstes Analogsignal darstellendes Digitaleingangssignal an den Digitaleingang des Digital/Analog-Wandlers 204 geliefert, und es wird fur jede Umwandlungstaktperiode in einer subharmonischen Taktperiode eine Differenz zwischen dem durch den Digital/Analog-Wandler 204 erzeugten Analogausgangssignal und dem ersten Analogsignal gemessen, Mit anderen Worten, für jede Umwandlungstaktperiadenzahl wird eine Differenz gemessen. Zur Vereinfachung kann ein Digitaleingangssignal geliefert werden, das ein statisches erstes Analogsignal mit einem Pegel von 0 darstellt. In diesem Fall stellen Abweichungen der Analogausgangssignalsegmente von einem Pegel von 0 entsprechende Versatzfehler dar. Eine Messung der Pegel der Analogausgangssignalsegmente beginnt in der ersten Umwandlungstaktperiode nach dem Übergang des subharmonischen Taktsignals SHC, der den Beginn des Ausgabezyklus der Versatzkorrekturwertquelle 220 markiert. Lediglich die Pegel der Analogausgangssignalsegmente, die in einer subharmonischen Taktperiode (vier Analogsignalsegmente in dem im Vorhergehenden mit Bezug auf 5A–5D und 6 beschriebenen Beispiel) ausgegeben werden, mussen gemessen werden, um entsprechende Versatzkorrekturwerte zu bestimmen. Jedoch ist es in der Regel erwünscht, die Pegel der Analogausgangssignalsegmente in mehr als einer subharmonischen Taktperiode zu messen, um sicherzustellen, dass die Pegel konsistent sind und dass die Periodizitat des Versatzfehlers nicht das Doppelte (oder mehr) der angenommenen Periodizität betragt.
  • Sobald die Analogpegel der Analogausgangssignalsegmente gemessen worden sind, wird das Vorzeichen der Analogpegel umgekehrt, die Analogpegel mit umgekehrtem Vorzeichen werden in Digitalwerte umgewandelt, die entsprechende Digitalversatzkorrekturwerte bereitstellen. Die Digitalversatzkorrekturwerte werden dann an den geeigneten Orten in der Versatzkorrekturwertquelle 220 gespeichert. Bei Ausfuhrungsbeispielen, die die Rundungsschaltung 230 umfassen, werden die Analogpegel mit umgekehrtem Vorzeichen in entsprechende Digitalversatzkorrekturwerte mit einer Auflosung größer als die der Digitaleingangssignalwerte umgewandelt, wie im Vorhergehenden beschrieben. Die Digitalversatzkorrekturwerte werden in der Korrekturwertquelle 220 an Speicherungsorten gespeichert, derart, dass in jeder Umwandlungstaktperiode in einer subharmonischen Taktperiode der aus diesem Speicherungsort ausgegebene Versatzkorrekturwert ein Analogsignal darstellt, das zu dem periodischen Versatzfehler des Digital/Analog-Wandlers 204 in derselben Umwandlungstaktperiode komplementär ist. Ein derartiger Versatzkorrekturfehler unterdruckt, wenn er mit dem Digitaleingangssignal kombiniert wird und in den Digital/Analog-Wandler 204 in der entsprechenden Umwandlungstaktperiode eingegeben wird, den Versatzfehler des Digital/Analog-Wandlers 204 in dieser Umwandlungstaktperiode.
  • 7A ist ein Blockdiagramm, das ein erstes Beispiel des Digital/Analog-Umwandlungssystems 200 gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt. Das Beispiel des gezeigten Digital/Analog-Umwandlungssystems 200 weist ein Ausfuhrungsbeispiel des Digital/Analog-Wandlers 204, der einem periodischen Gewinnfehler unterworfen ist, und ein Ausführungsbeispiel 341 eines Modifiziertes-Digitalsignal-Generators 206, der einen derartigen periodischen Gewinnfehler unterdrückt, auf. Ein periodischer Gewinnfehler manifestiert sich als eine Differenz zwischen dem Pegel des Analogausgangssignals, das durch den Digital/Analog-Wandler 204 ausgegeben wird, und dem Pegel des ersten Analogsignals, das durch das Digitalsignal dargestellt ist, das in das Digital/Analog-Umwandlungssystem 200 eingegeben wird. Die Pegeldifferenz aufgrund eines Gewinnfehlers hängt von dem Pegel des ersten Analogsignals ab, das durch das Digitaleingangssignal dargestellt ist. Somit ist ein periodischer Gewinnfehler ein Beispiel eines signalabhangigen periodischen Fehlers. Wenn ein Digitaleingangssignal ein dynamisches Analogsignal darstellt, manifestiert sich ein periodischer Gewinnfehler zusatzlich in Form von unerwunschten Spiegeln in dem Spektrum des Analogausgangssignals, das durch den Digital/Analog-Wandler 204 ausgegeben wird. Die unerwunschten Spiegel sind von dem erwünschten Spiegel in der Frequenz um Mehrfache von FS/N versetzt, wobei FS die Umwandlungsfrequenz des Digital/Analog-Wandlers 204 ist. Elemente des Ausfuhrungsbeispiels des in 7A gezeigten Modifiziertes-Digitalsignal-Generators 341, die Elementen des in 4 gezeigten Modifiziertes-Digitalsignal-Generators 240 entsprechen, sind unter Verwendung derselben Bezugszeichen angezeigt und nicht nochmals ausführlich beschrieben.
  • Der Modifiziertes-Digitalsignal-Generator 341 setzt sich aus einem Multiplizierer 350, einer Gewinnkorrekturwertquelle 321 und einer Rundungsschaltung 230 zusammen.
  • Die Gewinnkorrekturwertquelle 321 weist einen Takteingang 322, einen Synchronisationseingang 324 und einen Korrekturwertausgang 326 auf. Der Takteingang 322 ist angeschlossen, um das Umwandlungstaktsignal CC zu empfangen. Der Synchronisationseingang 324 ist angeschlossen, um das subharmonische Taktsignal SHC zu empfangen, das eine Periodizität gleich der des periodischen Gewinnfehlers des Digital/Analog-Wandlers 204 aufweist und mit demselben phasenverriegelt ist. Die Gewinnkorrekturwertquelle 321 ahnelt in ihrer Struktur und Funktionsweise der Versatzkorrekturwertquelle 220, die im Vorhergehenden mit Bezug auf 4 beschrieben ist, jedoch unterscheiden sich die durch die Korrekturwertquelle 321 zyklisch ausgegebenen Gewinnkorrekturwerte von den durch die Korrekturwertquelle 220 ausgegebenen Versatzkorrekturwerten. Im Besonderen sind bei diesem Beispiel die Gewinnkorrekturwerte Werte nahe Eins und weisen zumindest dieselbe Auflösung wie die an Digitaleingang 202 empfangen Digitaleingangssignalwerte auf. Die Gewinnkorrekturwerte weisen in der Regel eine großere Auflosung als die Digitaleingangssignalwerte auf, wie es im Vorhergehenden beschrieben ist.
  • Der Multiplizierer 350 weist einen ersten Eingang 352, einen zweiten Eingang 354 und einen Ausgang 356 auf. Der erste Eingang 352 ist mit dem Digitaleingang 202 verbunden, um aufeinanderfolgende Digitaleingangssignalwerte zu empfangen. Der zweite Eingang 354 ist mit dem Korrekturwertausgang 326 der Gewinnkorrekturwertquelle 321 verbunden, um die N Gewinnkorrekturwerte zu empfangen, die durch die Gewinnkorrekturwertquelle zyklisch ausgegeben werden. Der Ausgang 356 ist mit dem Eingang 232 der Rundungsschaltung 230 verbunden.
  • Bei Betrieb multipliziert der Multiplizierer 350 die durch die Gewinnkorrekturwertquelle 321 zyklisch ausgegebenen Gewinnkorrekturwerte mit von dem Digitaleingang 202 empfangenen entsprechenden Digitaleingangssignalwerten, um entsprechende Werte des modifizierten Digitalsignals zu erzeugen, die er an die Rundungsschaltung 230 ausgibt. Die durch den Multiplizierer 350 durchgefuhrte Multiplikationsoperation erzeugt die Modifiziertes-Digitalsignal-Werte mit mehr Bits als die Eingangsbreite des Digital/Analog-Wandlers 204. Die Rundungsschaltung 230 legt eine Rundung an das modifizierte Digitalsignal an, um die Anzahl von Bits auf gleich die Eingangsbreite des Digital/Analog-Wandlers 204 zu reduzieren und gibt ein gerundetes modifiziertes Digitalsignal an den Digital/Analog-Wandler 204 aus.
  • 7B ist eine schematische Zeichnung, die die Multiplizierung veranschaulicht, die durch den Multiplizierer 350 wahrend zwei Ausgabezyklen des in 7A gezeigten Gewinnkorrekturwertspeichers 321 entsprechend den zwei Perioden des in 5B gezeigten subharmonischen Taktsignals SHC durchgefuhrt wird. Wahrend eines ersten wahrend Periode 0 des subharmonischen Taktsignals SHC durchgeführten Ausgabezyklus der Gewinnkorrekturwertquelle 321 empfangt der Multiplizierer 350 sequentiell vier Digitaleingangssignalwerte DISV0 bis DISV3 und empfängt zusätzlich jeweils vier Gewinnkorrekturwerte GCV0 bis GCV3. Jeder Digitaleingangssignalwert und sein entsprechender Gewinnkorrekturwert werden in einer entsprechenden Umwandlungstaktperiode empfangen. Der Multiplizierer multipliziert die Digitaleingangssignalwerte DISV0 bis DISV3 und die jeweiligen Gewinnkorrekturwerte GCV0 bis GCV3, um jeweils vier Werte MDSV0 bis MDSV3 des modifizierten Digitalsignals zu erzeugen. Wahrend eines zweiten während einer Periode 1 des subharmonischen Taktsignals SHC durchgefuhrten Ausgabezyklus der Gewinnkorrekturwertquelle 321 empfangt der Multiplizierer 350 sequentiell vier weitere Werte DISV4 bis DISV7 des Digitaleingangssignals und empfangt wiederum zusatzlich die jeweiligen vier Gewinnkorrekturwerte GCV0 bis GCV3. Wiederum werden jeder Digitaleingangssignalwert und sein entsprechender Gewinnkorrekturwert in einer entsprechenden Umwandlungstaktperiode empfangen. Der Multiplizierer multipliziert die Digitaleingangssignalwerte DISV4 bis DISV7 und die jeweiligen Gewinnkorrekturwerte GCV0 bis GCV3, um vier weitere jeweilige Werte MDSV4 bis MDSV7 des modifizierten Digitalsignals zu erzeugen.
  • Ein Multiplizieren der durch die Gewinnkorrekturwertquelle 220 zyklisch ausgegebenen Gewinnkorrekturwerte mit entsprechenden Digitaleingangssignalwerten erzeugt das modifizierte Digitalsignal, das sich in einer Art und Weise periodisch von dem Digitaleingangssignal unterscheidet, die den periodischen Gewinnfehler des Digital/Analog-Wandlers 204 unterdruckt. Folglich erzeugt der Digital/Analog-Wandler 204 ansprechend auf das modifizierte Digitalsignal ein Analogausgangssignal, bei dem der periodische Gewinnfehler unterdruckt ist, d. h., der Digital/Analog-Wandler 204 erzeugt ein Analogausgangssignal, bei dem der periodische Gewinnfehler wesentlich reduziert ist.
  • Ein Weg, durch den die in der Gewinnkorrekturwertquelle 321 gespeicherten Gewinnkorrekturwerte bestimmt werden, beginnt durch Messen des periodischen Gewinnfehlers des Digital/Analog-Wandlers 204. Bei einem Beispiel wird ein Digitaleingangssignal, das zwei unterschiedliche statische Pegel des ersten Analogsignals darstellt, an den Digitaleingang des Digital/Analog-Wandlers 204 geliefert, und es wird für jeden Pegel des ersten Analogsignals, das durch das Digitaleingangssignal dargestellt ist, der Pegel des entsprechenden Analogausgangssignalsegments, des durch den Digital/Analog-Wandler 204 ausgegeben wird, in jeder Umwandlungstaktperiode in einer subharmonischen Taktperiode gemessen. In der Regel sind die statischen Pegel des ersten Analogsignals ein Pegel von Null und ein Pegel nahe dem Vollausschlag. Eine Messung der Pegel der Analogausgangssignalsegmente beginnt in der ersten Umwandlungstaktperiode nach dem Ubergang des subharmonischen Taktsignals SHC, der den Beginn des Ausgabezyklus der Gewinnkorrekturwertquelle 321 markiert. Lediglich die Pegel der in einer subharmonischen Taktperiode (vier Segmente in dem im Vorhergehenden mit Bezug auf 7B beschriebenen Beispiel) ausgegebenen Analogausgangssignalsegmente mussen gemessen werden. Es ist jedoch in der Regel erwunscht, die Pegel der Analogausgangssignalsegmente in mehr als einer subharmonischen Taktperiode zu messen, um zu gewahrleisten, dass die Pegel konsistent sind und dass die Periodizitat des periodischen Gewinnfehlers nicht das Doppelte (oder mehr) der angenommenen Periodizitat ist. Daruber hinaus kann es zusätzlich erwunscht sein, zusatzliche Messungen mit einem Digitaleingangssignal durchzufuhren, das mehr als zwei statische Pegel des ersten Analogsignals darstellt, um zu gewährleisten, dass der Gewinnfehler linear ist. Kleine Betrage an Gewinnnichtlinearität können mit einer Mittelung behandelt werden.
  • Der im Vorhergehenden beschriebene Messprozess stellt zwei Analogsignalsegmentpegelmessungen fur jede Umwandlungstaktperiodenzahl, d. h., für jede Umwandlungstaktperiode in der subharmonischen Taktperiode, bereit. Es wird ein Gewinnkorrekturwert für jede Umwandlungstaktperiodenzahl aus den entsprechenden Analogsignalsegmentpegelmessungen wie folgt berechnet. Die Differenz zwischen den zwei statischen Pegeln des ersten Analogsignals, das durch des Digitaleingangssignal dargestellt ist, wird berechnet, um eine Eingangspegeldifferenz bereitzustellen. Anschließend für jede Umwandlungstaktperiodenzahl eine Ausgangspegeldifferenz zwischen den entsprechenden Analogsignalsegmentpegelmessungen berechnet, und die Eingangspegeldifferenz wird durch die Ausgangspegeldifferenz geteilt, um einen entsprechenden Analoggewinnkorrekturwert bereitzustellen.
  • Die durch den im Vorhergehenden beschriebenen Mess- und Berechnungsprozess bereitgestellten Analoggewinnkorrekturwerte werden in digitale Werte umgewandelt, die entsprechende Digitalgewinnkorrekturwerte bereitstellen. Die Digitalgewinnkorrekturwerte werden dann an den geeigneten Orten in der Gewinnkorrekturwertquelle 321 gespeichert. Die Analoggewinnkorrekturwerte werden in entsprechende Digitalgewinnkorrekturwerte umgewandelt, die in der Regel eine Auflösung großer als die Auflosung der Digitaleingangssignalwerte aufweisen, wie im Vorhergehenden beschrieben. Die Digitalgewinnkorrekturwerte werden in der Gewinnkorrekturwertquelle 321 in Speicherorten gespeichert, derart, dass in jeder Umwandlungstaktperiode der von diesem Speicherungsort ausgegebene und durch den Multiplizierer mit dem entsprechenden Digitaleingangssignalwert multiplizierte Gewinnkorrekturwert einen entsprechenden Modifiziertes-Digitalsignal-Wert erzeugt, der sich von dem Digitaleingangssignalwert um eine Differenz unterscheidet, die den periodischen Gewinnfehler des Digital/Analog-Wandlers 204 in derselben Umwandlungstaktperiode unterdrückt.
  • Wie im Vorhergehenden beschrieben, sind die durch die Gewinnkorrekturwertquelle 321 ausgegebenen Gewinnkorrekturwerte nahe Eins. Folglich kann jeder so angesehen werden, dass er sich aus einem Wert von Eins und einem Differenzwert zusammensetzt, der die Differenz zwischen dem Gewinnkorrekturwert und Eins darstellt. Ein Multiplizieren der Digitaleingangssignals mit Eins erzeugt eine Digitaleingangssignalkomponente des modifizierten Digitalsignals. Ein Multiplizieren der Digitaleingangssignalwerte mit den entsprechenden Differenzwerten erzeugt Werte der dynamischen digitalen Unterdruckungskomponente des modifizierten Digitalsignals. Die Strukturen der Gewinnkorrekturwertquelle und des Multiplizierers konnen durch ein getrenntes Erzeugen der Digitaleingangssignalkomponente und der dynamischen digitalen Unterdruckungskomponente des modifizierten Digitalsignals und ein Eingliedern dieser Komponenten in das modifizierte Digitalsignal vereinfacht werden, wie es nachfolgend mit Bezug auf 8A und 8B beschrieben ist.
  • 8A ist ein Blockdiagramm, das ein zweites Beispiel des Digital/Analog-Umwandlungssystems 200 gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt. Das Beispiel des gezeigten Digital/Analog-Umwandlungssystems 200 weist ein Ausfuhrungsbeispiel eines Digital/Analog-Wandlers 204, der einem periodischen Gewinnfehler ist unterworfen, und ein Ausfuhrungsbeispiel 340 des Modifiziertes-Digitalsignal-Generators 206, der einen derartigen periodischen Gewinnfehler unterdruckt, auf. Elemente des Ausfuhrungsbeispiels des in 8A gezeigten Modifiziertes-Digitalsignal-Generators 340, die Elementen des im Vorhergehenden mit Bezug auf 4 beschriebenen Modifiziertes-Digitalsignal-Generators 240 und des im Vorhergehenden mit Bezug auf 7A beschriebenen Modifiziertes-Digitalsignal-Generators 341 entsprechen, sind unter Verwendung derselben Bezugszeichen angezeigt und nicht nochmals ausfuhrlich beschrieben.
  • Der Modifiziertes-Digitalsignal-Generator 340 setzt sich aus einem Summierungselement 310, einer Gewinnkorrekturwertquelle 320, einem optionalen Skalierungselement 360 und einer Rundungsschaltung 230 zusammen. Dass Summierungselement 310 weist einen ersten Eingang 312, einen zweiten Eingang 314 und einen Ausgang 316 auf. Der erste Eingang 312 ist mit dem Digitaleingang 202 verbunden. Der Ausgang 316 ist mit dem Eingang 232 der Rundungsschaltung 230 verbunden.
  • Die Gewinnkorrekturwertquelle 320 ahnelt in ihrer Struktur und Funktionsweise der Versatzkorrekturwertquelle 220, die im Vorhergehenden mit Bezug auf 4 beschrieben ist, jedoch unterscheiden sich die durch die Gewinnkorrekturwertquelle 320 zyklisch ausgegebenen Gewinnkorrekturwerte zyklisch von den durch die Versatzkorrekturwertquelle 220 ausgegebenen Versatzkorrekturwerte. Die Gewinnkorrekturwerte weisen in der Regel eine größere Auflosung als die Digitaleingangssignalwerte auf, wie es im Vorhergehenden beschrieben ist. Die Gewinnkorrekturwerte sind in der Regel klein und somit in der Regel um einen Faktor von 2K skaliert. Dies ermöglicht es, dass jeder Gewinnkorrekturwert unter Verwendung von weniger Bits dargestellt ist, und ermoglicht, dass der Multiplizierer 350 eine einfachere Hardware einsetzen kann. Der Modifiziertes-Digitalsignal-Generator 340 umfasst das Skalierungselement 360, wenn die Gewinnkorrekturwerte skaliert werden.
  • Bei dem Multiplizierer 350 ist ein erster Eingang 352 mit dem Digitaleingang 202 verbunden, um aufeinanderfolgende Digitaleingangssignalwerte zu empfangen. Ein zweiter Eingang 354 ist mit dem Korrekturwertausgang 326 der Gewinnkorrekturwertquelle 320 verbunden, um die N Gewinnkorrekturwerte zu empfangen, die durch die Gewinnkorrekturwertquelle zyklisch ausgegeben sind.
  • Das Skalierungselement 360 weist einen Eingang 362 und einen Ausgang 364 auf. Der Eingang 362 ist mit dem Ausgang 356 des Multiplizierers 350 verbunden. Der Ausgang 364 ist mit dem zweiten Eingang 314 des Summierungselements 310 verbunden. Das Skalierungselement 360 skaliert um einen Faktor von 2–K.
  • Die durch den Multiplizierer 350 erzeugten und durch das Skalierungselement 360, falls dies vorliegt, skalierten Produktwerte weisen mehr Bits als die Eingangsbreite des zweiten Eingangs 314 des Summierungselements 310 auf. Ein Rundungselement (nicht gezeigt) kann vor dem zweiten Eingang 314 angeordnet sein, um die Produktwerte auf eine Bitbreite gleich oder großer der der an dem ersten Eingang 312 des Summierungselements 310 empfangenen Digitaleingangssignalwerte zu runden. Bei Ausfuhrungsbeispielen, bei denen das Rundungselement auf eine Bitbreite gleich der der Digitaleingangssignalwerte rundet, kann auf die Rundungsschaltung 230 verzichtet werden.
  • Der Modifiziertes-Digitalsignal-Generator 340 und die nachfolgend beschriebenen Modifiziertes-Digitalsignal-Generatoren weisen in der Regel zusätzlich ein oder mehrere Verzogerungselemente (nicht gezeigt) auf, die die durch die verschiedenen Schaltungselemente verarbeiteten Werte zeitlich ausrichten.
  • Bei Betrieb multipliziert der Multiplizierer 350 die durch die Korrekturwertquelle 320 zyklisch ausgegebenen Gewinnkorrekturwerte mit den entsprechenden von dem Digitaleingang 202 empfangenen Digitaleingangssignalwerten, um entsprechende Produktwerte zu erzeugen. Das optionale Skalierungselement 360 skaliert die Produktwerte um einen Faktor von 2–K, um die an die Gewinnkorrekturwerte angelegte Skalierung umzukehren. Wie im Vorhergehenden erwähnt, kann auf das Skalierungselement 360 verzichtet werden, wenn die Gewinnkorrekturwerte nicht skaliert sind. Das Summierungselement 310 summiert die von dem Skalierungselement 360 empfangenen skalierten Produktwerte und von dem Digitaleingang 202 empfangene entsprechende Digitaleingangssignalwerte, um entsprechende Modifiziertes-Digitalsignal-Werte zu erzeugen, die es an die Rundungsschaltung 230 ausgibt. Die Rundungsschaltung 230 legt eine Rundung an das modifizierte Digitalsignal an und gibt ein gerundetes modifiziertes Digitalsignal an den Digital/Analog-Wandler 204 aus. Ansonsten gibt das Summierungselement 310 das modifizierte Digitalsignal direkt an den Digital/Analog-Wandler 204 aus.
  • Die durch das Skalierungselement 360 ausgegebenen skalierten Produktwerte bilden zusammen die dynamische digitale Unterdruckungskomponente des durch den Modifiziertes-Digitalsignal-Generator 340 erzeugten modifizierten Digitalsignals. Das Summierungselement 310 gliedert die dynamische digitale Unterdrückungskomponente und das an dem Digitaleingang 202 empfangene Digitaleingangssignal in das durch den Modifiziertes-Digitalsignal-Generator 340 ausgegebene modifizierte Digitalsignal ein.
  • 8B ist eine schematische Zeichnung, die die Verarbeitung veranschaulicht, die durch das Summierungselement 310 und den Multiplizierer 350 wahrend zwei Ausgabezyklen der in 8A gezeigten Gewinnkorrekturwertquelle 320 entsprechend den zwei Perioden des in 5B gezeigten subharmonischen Taktsignals SHC durchgefuhrt wird. Bei dem gezeigten Beispiel sind, um die Erlauterung zu vereinfachen, die Gewinnkorrekturwerte nicht skaliert und das Skalierungselement 360 wird somit weggelassen. Wahrend eines ersten Ausgabezyklus (mit Ausgabezyklus 0 etikettiert) der Gewinnkorrekturwertquelle 320, der während der ersten subharmonischen Taktperiode durchgefuhrt wird, empfangt der Multiplizierer 350 vier Digitaleingangssignalwerte DISV0 bis DISV3. Der Multiplizierer 350 empfangt zusatzlich vier Gewinnkorrekturwerte GCV0 bis GCV3, die durch die Korrekturwertquelle 320 ausgegeben werden. Der Multiplizierer 350 empfangt jeden Digitaleingangssignalwert und seinen entsprechenden Korrekturwert in einer entsprechenden Umwandlungstaktperiode. Der Multiplizierer multipliziert die Digitaleingangssignalwerte DISV0 bis DISV3 mit den jeweiligen Gewinnkorrekturwerten GCV0 bis GCV3, um Produktwerte P0 bis P3 zu erzeugen, die er an das Summierungselement 310 ausgibt. Das Summierungselement empfangt zusatzlich Digitaleingangssignalwerte DISV0 bis DISV3 von dem Digitaleingang 202. Das Summierungselement summiert die Digitaleingangssignalwerte DISV0 bis DISV3 und die jeweiligen Produktwerten P0 bis P3 um jeweilige vier. Modifiziertes-Digitalsignal-Werte MDSV0 bis MDSV3 zu erzeugen.
  • Während eines zweiten Ausgabezyklus (mit Ausgabezyklus 1 etikettiert) der Korrekturwertquelle 320, der wahrend der zweiten subharmonischen Taktperiode durchgefuhrt wird, empfängt der Multiplizierer 350 vier weitere Digitaleingangssignalwerte DISV4 bis DISV7. Wiederum empfängt der Multiplizierer 350 zusätzlich die vier Gewinnkorrekturwerte GCV0 bis GCV3, die durch die Korrekturwertquelle 320 ausgegeben werden. Wiederum empfängt der Multiplizierer jeden Digitaleingangssignalwert und seinen entsprechenden Korrekturwert in einer entsprechenden Umwandlungstaktperiode. Der Multiplizierer multipliziert die Digitaleingangssignalwerte DISV4 bis DISV7 mit den jeweiligen Gewinnkorrekturwerten GCV0 bis GCV3, um vier weitere Produktwerte P4 bis P7 zu erzeugen, die er an das Summierungselement 310 ausgibt. Das Summierungselement empfangt zusatzlich die vier weiteren Digitaleingangssignalwerte DISV4 bis DISV7 von dem Digitaleingang 202. Das Summierungselement summiert die Digitaleingangssignalwerte DISV4 bis DISV7 und die jeweiligen Produktwerten P4 bis P7, um jeweilige vier weitere Modifiziertes-Digitalsignal-Werte MDSV4 bis MDSV7 zu erzeugen.
  • Eine Weise, in der die in der Gewinnkorrekturwertquelle 320 gespeicherten Gewinnkorrekturwerte bestimmt werden, beginnt durch Verwenden des im Vorhergehenden mit Bezug auf 7A und 7B beschriebenen Messprozesses. Der Messprozess stellt zwei Analogsignalsegmentpegelmessungen für jede Umwandlungstaktperiodenzahl, d. h., fur jede Umwandlungstaktperiode in der subharmonischen Taktperiode, bereit. Ein Gewinnkorrekturwert für jede Umwandlungstaktperiodenzahl wird aus den entsprechenden Analogsignalsegmentpegelmessungen wie folgt berechnet. Eine Differenz zwischen den zwei statischen Pegeln des durch das Digitaleingangssignal dargestellten ersten Analogsignals wird berechnet, um eine Eingangspegeldifferenz bereitzustellen. Anschließend wird für jede Umwandlungstaktperiodenzahl eine Ausgangspegeldifferenz zwischen den entsprechenden Analogsignalsegmentpegelmessungen berechnet, die Eingangspegeldifferenz wird von der Ausgangspegeldifferenz subtrahiert, um eine Analogpegeldifferenz bereitzustellen, das Vorzeichen der Analogpegeldifferenz wird umgekehrt, die Analogpegeldifferenz mit umgekehrtem Vorzeichen wird durch die Eingangspegeldifferenz geteilt, um einen entsprechenden Analoggewinnfehler bereitzustellen, und der Analoggewinnfehler wird in einen Digitalwert umgewandelt, der den entsprechenden Gewinnkorrekturwert bereitstellt. Optional wird der Gewinnkorrekturwert durch Skalieren des Digitalwerts erhalten, wie es im Vorhergehenden beschrieben ist.
  • Die durch den im Vorhergehenden beschriebenen Mess- und Berechnungsprozess bereitgestellten Digitalgewinnkorrekturwerte werden an den geeigneten Orten in der Gewinnkorrekturwertquelle 320 gespeichert. Die Analoggewinnfehler werden in entsprechende Digitalgewinnkorrekturwerte umgewandelt, die in der Regel eine Auflosung großer als die Auflosung des Digitaleingangssignals aufweisen, wie im Vorhergehenden beschrieben. Die Digitalgewinnkorrekturwerte werden in der Gewinnkorrekturwertquelle 320 an Speicherungsorten gespeichert, derart, dass in jeder Umwandlungstaktperiode der Gewinnkorrekturwert, der aus diesem Speicherungsort ausgegeben wird und durch den Multiplizierer 350 und das Summierungselement 310 verarbeitet wird, einen Modifiziertes-Digitalsignal-Wert erzeugt, der sich von dem entsprechenden Digitaleingangssignalwert um eine Differenz unterscheidet, die den periodischen Gewinnfehler des Digital/Analog-Wandlers 204 in derselben Umwandlungstaktperiode unterdruckt.
  • 9 ist ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems 200 gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt. Das Beispiel des Digital/Analog-Umwandlungssystems 200 weist ein Ausführungsbeispiel eines Digital/Analog-Wandlers 204, das einem periodischen Zeitsteuerungsfehler unterworfen ist, und ein Ausfuhrungsbeispiel 440 des Modifiziertes-Digitalsignal-Generators 206, das einen derartigen Zeitsteuerungsfehler unterdrückt, auf. Ein Zeitsteuerungsfehler manifestiert sich als eine Differenz zwischen der Zeit, während der der Digital/Analog-Wandler 204 ein Segment des Analogausgangssignals ausgibt, und der Dauer der Abtastperiode, mit der das erste Analogsignal, das durch den Digitaleingangssignalwert dargestellt wird, der in den Digital/Analog-Wandler 204 eingegeben wird, abgetastet wurde. Somit ist ein periodischer Zeitsteuerungsfehler ein Beispiel eines signalabhangigen periodischen Fehlers. Wenn ein Digitaleingangssignal ein dynamisches Analogsignal darstellt, manifestiert sich ein periodischer Zeitsteuerungsfehler zusätzlich in Form von unerwunschten Spiegeln in dem Spektrum des Analogausgangssignals des Digital/Analog-Wandlers 204. Die unerwunschten Spiegel sind in der Frequenz um Vielfache von FS/N von dem erwunschten Spiegel versetzt, wobei FS die Umwandlungsfrequenz des Digital/Analog-Wandlers 204 ist. Elemente des Ausfuhrungsbeispiels eines in 9 gezeigten Modifiziertes-Digitalsignal-Generators 440, die Elementen der Modifiziertes-Digitalsignal-Generatoren 240, 340 und 341 entsprechen, die im Vorhergehenden mit Bezug auf 4, 8A bzw. 7A beschrieben sind, werden unter Verwendung derselben Bezugszeichen angezeigt und nicht erneut ausfuhrlich beschrieben.
  • Wie im Vorhergehenden erwahnt manifestiert sich ein Zeitsteuerungsfehler als eine Verschiebung in der Zeitsteuerung jedes Analogsignalsegments, das durch den Digital/Analog-Wandler 204 ausgegeben wird. Wenn das Digitaleingangssignal ein statisches erstes Analogsignal darstellt, kommt einer derartigen Zeitsteuerungsverschiebung keine Bedeutung bei. Da die Frequenz des ersten Analogsignals, das durch das Digitaleingangssignal dargestellt ist, sich erhoht, wird der durch die Zeitsteuerungsverschiebung eingebrachte Fehler bedeutender. Die Fehlerenergie ist proportional zu der Zeitsteuerungsverschiebung multipliziert mit der Pegeldifferenz zwischen aufeinanderfolgenden Segmenten des Analogausgangssignals. Ein Unterdrucken des Zeitsteuerungsfehlers bringt ein Bereitstellen von N Korrekturwerten, wobei N die Anzahl von Umwandlungstaktperioden in jeder subharmonischen Taktperiode ist, und ein zyklisches Multiplizieren der Korrekturwerte mit entsprechenden Differenzen zwischen aufeinanderfolgenden Digitaleingangssignalwerten, um entsprechende Produktwerte zu erzeugen, mit sich.
  • Der Zeitsteuerungsfehler ist in der Regel ein kleiner Bruchteil der Dauer des Segments des Analogausgangssignals. Falls beispielsweise die Kante des Segments um 1% der Breite des Segments zeitlich verschoben wird, wird der Bereich des Segments um 1% verändert. Da ein Fehlersegment, das sich aus einem Subtrahieren des Analogausgangssignalsegments von dem entsprechenden Segment des ersten Analogsignals ergeben wurde, sehr schmal ist, weist es ein sehr flaches Spektrum auf. Jedoch korrigiert der im Vorhergehenden beschriebene Zeitsteuerungsfehlerkorrekturprozess den Zeitsteuerungsfehler durch Vornehmen einer kleinen Amplitudenänderung an zwei benachbarten Analogsignalsegmenten. Effektiv wird die Korrektur zwischen den Analogsignalsegmenten, die den zeitlich falsch gesteuerten Ubergang begrenzen, geteilt. Folglich weist das Spektrum eines Zwei-Segment-Pulses eine Antwort auf, die durch (sin πx)/πx definiert ist, wobei x = 2f/FS, f die Frequenz des Analogausgangssignals ist und FS die Umwandlungsfrequenz ist. Diese Charakteristik weist eine Null bei einer Frequenz gleich der halben Umwandlungsfrequenz auf. Bei einer Frequenz von 0,4 FS verringert sich die Antwort um 12 dB, was die Zeitsteuerungsfehlerreduzierung auf etwa 3 dB begrenzen wurde. Um dieses Problem zu uberwinden, sind die Produktwerte einer Filterung mit einer nominalen inversen sinc-Filter-Charakteristik, d. h., einer nominalen πx/sin πx-Filtercharakteristik, mindestens bis zu einer Frequenz von etwa 0,4 FS, unterworfen. Bei einem Beispiel, das ein derartiges Filter eingliedert, wurden uber 20 dB Zeitsteuerungsfehlerunterdrückung erreicht.
  • Ein Modifiziertes-Digitalsignal-Generator 440 setzt sich aus einem Summierungselement 410, einer Zeitsteuerungskorrekturwertquelle 420, einem Multiplizierer 450, einem optionalen Skalierungselement 460, einer Verzögerungsschaltung 470, einem Differenzierungselement 480, einem Filter 490 und einer Rundungsschaltung 230 zusammen. Das Summierungselement 410 weist einen ersten Eingang 412, einen zweiten Eingang 414 und einen Ausgang 416 auf. Die Zeitsteuerungskorrekturwertquelle 420 weist einen Takteingang 422, einen Synchronisationseingang 424 und einen Korrekturwertausgang 426 auf. Der Takteingang 422 ist angeschlossen, um das Umwandlungstaktsignal CC zu empfangen. Der Synchronisationseingang 424 ist angeschlossen, um das subharmonische Taktsignal SHC zu empfangen, das eine Frequenz entsprechend der Periodizitat des periodischen Zeitsteuerungsfehlers des Digital/Analog-Wandlers 204 aufweist und mit demselben phasenverriegelt ist. Die Zeitsteuerungskorrekturwertquelle 420 ahnelt in ihrer Struktur und Funktionsweise der Versatzkorrekturwertquelle 220, die im Vorhergehenden mit Bezug auf 4 beschrieben ist, jedoch gibt die Korrekturwertquelle 420 zyklisch Zeitsteuerungskorrekturwerte aus, die sich von den Versatzkorrekturwerten, die durch die Versatzkorrekturwertquelle 220 zyklisch ausgegeben werden, unterscheiden. Die Zeitsteuerungskorrekturwerte weisen in der Regel eine großere Auflosung als die Digitaleingangssignalwerte auf, wie es im Vorhergehenden beschrieben ist. Die Zeitsteuerungskorrekturwerte sind in der Regel klein und daher in der Regel um einen Faktor von 2K skaliert. Dies macht es moglicht, dass jeder Gewinnkorrekturwert unter Verwendung von weniger Bits dargestellt ist, und ermoglicht es, dass der Multiplizierer 450 einfachere Hardware einsetzt. Der Modifiziertes-Digitalsignal-Generator 440 umfasst das Skalierungselement 460, wenn die Gewinnkorrekturwerte skaliert sind.
  • Der Multiplizierer 450 weist einen ersten Eingang 452, einen zweiten Eingang 454 und einen Ausgang 456 auf. Der zweite Eingang 454 ist mit dem Ausgang 426 der Zeitsteuerungskorrekturwertquelle 420 verbunden.
  • Die Verzogerungsschaltung 470 weist einen Eingang 472 und einen Ausgang 474 auf. Der Eingang 472 ist mit dem Digitaleingang 202 verbunden, um aufeinanderfolgende Digitaleingangssignalwerte zu empfangen. Die Verzogerungsschaltung 470 weist eine Verzogerung gleich einer Umwandlungstaktperiode auf.
  • Das Differenzierungselement 480 weist einen nichtinvertierenden Eingang 482, einen invertierenden Eingang 484 und einen Ausgang 486 auf. Der nichtinvertierende Eingang 482 ist mit dem Digitaleingang 202 verbunden, um Digitaleingangssignalwerte zu empfangen. Der invertierende Eingang 484 ist mit dem Ausgang 474 der Verzogerungsschaltung 470 verbunden. Der Ausgang 486 ist mit dem ersten Eingang 452 des Multiplizierers 450 verbunden. Fur jeden Digitaleingangssignalwert subtrahiert das Differenzierungselement 480 jeden aktuellen Digitaleingangssignalwert und den direkt vorangehenden Digitaleingangssignalwert (verzogert durch die Verzogerungsschaltung 470), um einen entsprechenden Differenzwert zu erzeugen, und gibt den Differenzwert an den Multiplizierer 450 aus.
  • Das Filter 490 weist einen Eingang 492 und einen Ausgang 494 auf. Der Eingang 492 ist mit dem Ausgang 456 des Multiplizierers 450 verbunden. Das Filter 490 weist eine nominale inverse sinc-Filter-Charakteristik, d. h., eine nominale πx/sin πx-Filtercharakteristik, auf, wobei x = 2f/FS, wie im Vorhergehenden erwahnt. Jedoch werden in vielen Anwendungen bessere Ergebnisse erhalten, wenn die Filtercharakteristik des Filters 490 sich ein wenig von der nominalen inversen sinc-Charakteristik unterscheidet. Eine derartige Filtercharakteristik wird hierin als eine Filtercharakteristik bezeichnet, die einer inversen sinc-Filter-Charakteristik nahekommt. Darüber hinaus soll eine Filtercharakteristik, die als eine Filtercharakteristik beschrieben ist, die einer inversen sinc-Filter-Charakteristik nahekommt, so verstanden sein, dass sie die nominale inverse sinc-Filter-Charakteristik umfasst.
  • Das Skalierungselement 460 weist einen Eingang 462 und einen Ausgang 464 auf. Der Eingang 462 ist mit dem Ausgang 494 eines Filters 490 verbunden. Der Ausgang 464 ist mit dem zweiten Eingang 414 des Summierungselements 410 verbunden. Das Skalierungselement 460 skaliert um einen Faktor von 2–K.
  • Die Produktwerte, die durch den Multiplizierer 450 erzeugt, durch das Filter 490 gefiltert und durch das Skalierungselement 460, falls vorhanden, skaliert werden, weisen mehr Bits als die Eingangsbreite des zweiten Eingangs 414 des Summierungselements 410 auf. Ein Rundungselement (nicht gezeigt) kann vor dem zweiten Eingang 414 angeordnet sein, um die Produktwerte auf eine Bitbreite gleich oder größer der der an dem ersten Eingang 412 des Summierungselements 410 empfangenen Digitaleingangssignalwerte zu runden. Bei Ausführungsbeispielen, bei denen das Rundungselement auf eine Bitbreite gleich der der Digitaleingangssignalwerte rundet, kann auf die Rundungsschaltung 230 verzichtet werden.
  • Bei Betrieb empfangt das Differenzierungselement 480 den Strom und vorangehende Digitaleingangssignalwerte von dem Digitaleingang 202 unmittelbar bzw. über die Verzögerungsschaltung 470. Das Differenzierungselement 480 subtrahiert jeden aktuellen Digitaleingangssignalwert und den direkt vorangehenden Digitaleingangssignalwert, um einen entsprechenden Differenzwert zu erzeugen, und gibt den Differenzwert an den Multiplizierer 450 aus. Der Multiplizierer 450 multipliziert die zyklisch durch die Zeitsteuerungskorrekturwertquelle 420 ausgegebenen Zeitsteuerungskorrekturwerte mit von dem Differenzierungselement 480 empfangenen entsprechenden Differenzwerten, um entsprechende Produktwerte zu erzeugen. Das Filter 490 filtert die Produktwerte unter Verwendung einer Filtercharakteristik, die einer inversen sinc-Filter-Charakteristik nahekommt, um entsprechende gefilterte Produktwerte zu erzeugen. Das Skalierungselement 460 empfängt aufeinanderfolgende gefilterte Produktwerte von dem Filter 490 und skaliert dieselben um einen Faktor von 2–K, um die an die Zeitsteuerungskorrekturwerte angelegte Skalierung umzukehren. Das Summierungselement 410 summiert die von dem Skalierungselement 460 empfangenen skalierten gefilterten Produktwerte und von dem Digitaleingang 202 empfangene entsprechende Digitaleingangssignalwerte, um entsprechende Modifiziertes-Digitaleingangssignal-Werte zu erzeugen. Das Summierungselement 410 gibt die entsprechenden modifizierten Digitaleingangssignalwerte an die optionale Rundungsschaltung 230 aus. Die Rundungsschaltung 230 legt eine Rundung an das modifizierte Digitalsignal an und gibt ein gerundetes modifiziertes Digitalsignal an den Digital/Analog-Wandler 204 aus.
  • Die durch das Skalierungselement 460 ausgegebenen skalierten, gefilterten Produktwerte bilden zusammen die dynamische digitale Unterdrückungskomponente des durch den Modifiziertes-Digitalsignal-Generator 440 erzeugten Digitalsignals. Das Summierungselement 410 gliedert die dynamische digitale Unterdruckungskomponente und das an dem Digitaleingang 202 empfangene Digitaleingangssignal in das modifizierte Digitalsignal, das durch den Modifiziertes-Digitalsignal-Generator ausgegeben wird, ein.
  • Ein Weg zum Bestimmen der in der Zeitsteuerungskorrekturwertquelle 420 gespeicherten Zeitsteuerungskorrekturwerte beginnt mit dem Erzeugen eines Digitaleingangssignals, das ein erstes Analogsignal darstellt, das eine Frequenz in der Nyquist-Region aufweist, für die die Zeitsteuerungskorrekturwerte bestimmt werden. Das Digitaleingangssignal wird in das zu testende Digital/Analog-Umwandlungssystem 200 und zusatzlich in einen numerisch gesteuerten Oszillator (NCO = numerically-controlled oscillator) eingegeben. Ansprechend auf das Digitaleingangssignal erzeugt der NCO ein Analogsignal, das wesentlich genauer als das durch das Digital/Analog-Umwandlungssystem 200 erzeugte Analogausgangssignal mit dem ersten Analogsignal ubereinstimmt, das durch das Digitaleingangssignal dargestellt ist. Das durch den MCO erzeugte Analogsignal wird dann von dem durch das Digital/Analog-Umwandlungssystem 200 erzeugten subtrahiert und das sich ergebende Fehlersignal wird in einen Spektrumanalysator eingespeist. Die komplexe Amplitude jeder durch das Digital/Analog-Umwandlungssystem r erzeugten harmonischen Störung (spur) wird dann unter Verwendung des Spektrumanalysators gemessen. Aus dieser Messung wird ein Satz von ursprunglichen Zeitsteuerungskorrekturwerten bestimmt. Die anfanglichen Zeitsteuerungskorrekturwerte werden an entsprechenden Orten in der Zeitsteuerungskorrekturwertquelle 420 gespeichert, und die im Vorhergehenden beschriebene Messung der komplexen Amplituden der subharmonischen Störungen wird wiederholt. Die sich ergebenden Messungen werden verwendet, um den Satz von anfanglichen Zeitsteuerungskorrekturwerten zu modifizieren, um einen endgültigen Satz von Zeitsteuerungskorrekturwerten zu erzeugen. Es kann mehr als eine Iteration erforderlich sein.
  • Typische Digital/Analog-Wandler sind mehr als einem Typ eines periodischen Fehlers unterworfen. Die im Vorhergehenden beschriebenen Periodischer-Fehler-Unterdruckungsschemata können kombiniert werden, um den periodischen Fehler eines Digital/Analog-Wandlers zu unterdrücken, der mehr als einen Typ eines periodischen Fehlers aufweist. 10 ist ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems 200 gemaß einem Ausführungsbeispiel der Erfindung zeigt. Das Beispiel des gezeigten Digital/Analog-Umwandlungssystems 200 weist ein Ausführungsbeispiel eines Digital/Analog-Wandlers 204, der einem periodischen Versatzfehler, einem periodischen Gewinnfehler und einem periodischen Zeitsteuerungsfehler unterwarfen ist, und ein Ausführungsbeispiel 540 des Modifiziertes-Digitalsignal-Generators 206, der einem derartigen periodischen Versatzfehler, periodischen Gewinnfehler und periodischen Zeitsteuerungsfehler unterdruckt, auf. Elemente des Modifiziertes-Digitalsignal-Generators 540, die Elementen der im Vorhergehenden mit Bezug auf 4, 8A bzw. 9 beschriebenen Modifiziertes-Digitalsignal-Generatoren 240, 340 und 440 entsprechen, werden unter Verwendung derselben Bezugszeichen angezeigt und nicht erneut ausfuhrlich beschrieben.
  • Der Modifiziertes-Digitalsignal-Generator 540 weist die im Vorhergehenden beschriebenen Modifiziertes-Digitalsignal-Generatoren 440, 340 und 240 auf, wobei ein einzelnes Summierungselement 510 die Summierungselemente 210, 310 und 410 ersetzt. Alternativ konnen kaskadierte einzelne Summierungselemente verwendet werden. Das Summierungselement 510 weist Eingange 512, 513, 514 und 515 und einen Ausgang 516 auf. Der Eingang 512 ist mit dem Digitaleingang 202 verbunden, der Eingang 513 ist mit dem Ausgang der Versatzkorrekturwertquelle 220 verbunden, der Eingang 514 ist mit dem Ausgang 364 der optionalen Skalierungsschaltung 360 verbunden, der Eingang 515 ist mit dem Ausgang 464 der optionalen Skalierungsschaltung 460 verbunden und der Ausgang 516 ist mit dem Eingang 232 der Rundungsschaltung 230 verbunden. Das Summierungselement 510 summiert die Versatzkorrekturen, die Gewinnkorrekturen, die Zeitsteuerungskorrekturen und das Digitaleingangssignal, um das modifizierte Digitalsignal zu erzeugen. Der im Vorhergehenden mit Bezug auf 7A beschriebene Modifiziertes-Digitalsignal-Generator 341 kann zwischen den Ausgang 516 des Summierungselements 510 und den Eingang 232 der Rundungsschaltung 230 geschaltet werden, in welchem Fall der Modifiziertes-Digitalsignal-Generator 340 weggelassen werden kann.
  • Die in der Korrekturwertquelle 220, der Gewinnkorrekturwertquelle 320 und der Zeitsteuerungskorrekturwertquelle 420 gespeicherten Korrekturwerte konnen unter Verwendung der im Vorhergehenden mit Bezug auf 4, 8A bzw. 9 beschriebenen Prozesse oder anderer geeigneter Prozesse bestimmt werden.
  • Bei dem in 10 gezeigten Beispiel sind die Versatzkorrekturwertquelle 220, die Gewinnkorrekturwertquelle 320 und die Zeitsteuerungskorrekturwertquelle 420 als getrennte Elemente gezeigt. Alternativ konnen die Versatzkorrekturwertquelle 220, die Gewinnkorrekturwertquelle 320 und die Zeitsteuerungskorrekturwertquelle 420 kombiniert sein. In jeder Umwandlungstaktperiode gibt eine derartige kombinierte Korrekturwertquelle einen Versatzkorrekturwert, einen entsprechenden Gewinnkorrekturwert und einen entsprechenden Zeitsteuerungskorrekturwert in einer einzigen Leseoperation aus. Jedoch gehoren der Versatzkorrekturwert, der entsprechende Gewinnkorrekturwert und der entsprechende Zeitsteuerungskorrekturwert, die in jeder Leseoperation ausgegeben werden, in der Regel zu verschiedenen Umwandlungstaktperioden, da Verarbeitungsverzogerungen bewirken, dass der Versatzkorrekturwert, der Gewinnkorrekturwert und der Zeitsteuerungskorrekturwert für eine gegebene Umwandlungstaktperiode in verschiedenen Umwandlungstaktperioden verarbeitet werden. Ahnliche Zeitsteuerungsüberlegungen gelten fur Ausfuhrungsbeispiele, die unabhangige Korrekturwertquellen fur die Versatzkorrekturwertquelle, die Gewinnkorrekturwertquelle und die Zeitsteuerungskorrekturwertquelle aufweisen, d. h., Korrekturwerte, die zu derselben Umwandlungstaktperiodenzahl gehören, werden in der Regel nicht in derselben Umwandlungstaktperiode aus den entsprechenden Korrekturwertquellen ausgegeben.
  • Ein Weg zum Bestimmen der in den Korrekturwertquellen 220, 320 und 420 gespeicherten Korrekturwerte verwendet Prozeduren ahnlich den im Vorhergehenden zum Bestimmen der Versatzkorrekturwerte, Gewinnkorrekturwerte und Zeitsteuerungskorrekturwerte beschriebenen. Bei einem Beispiel werden die Versatzkorrekturwerte zuerst bestimmt und in der Versatzkorrekturwertquelle 220 gespeichert, die Gewinnkorrekturwerte werden als nächstes bestimmt und in der Gewinnkorrekturwertquelle 320 gespeichert. Schließlich werden die Zeitsteuerungskorrekturwerte bestimmt und in der Zeitsteuerungskorrekturwertquelle 420 gespeichert.
  • Abschnitte des Modifiziertes-Digitalsignal-Generators 540 konnen bei Ausfuhrungsbeispielen, die fur eine Verwendung mit Ausführungsbeispielen des Digital/Analog-Wandlers 204, die den drei Typen eines periodischen Fehlers nicht unterworfen sind, geeignet sind, weggelassen werden. Beispielsweise kann die Versatzgewinnkorrekturquelle 220 bei Ausführungsbeispielen des Modifiziertes-Digitalsignal-Generators 540 weggelassen werden, die für eine Verwendung bei Ausfuhrungsbeispielen des Digital/Analog-Wandlers 204, die keinem periodischen Versatzfehler unterworfen sind, geeignet sind.
  • Der Modifiziertes-Digitalsignal-Generator 540 erzeugt Modifiziertes-Digitalsignal-Werte ansprechend auf entsprechende Digitaleingangssignalwerte und entsprechende Versatz-, Gewinn- und Zeitsteuerungskorrekturwerte unter Verwendung eines entsprechenden Rechenprozesses für jeden Typ von periodischem Fehler. Alternativ konnen die Modifiziertes-Digitalsignal-Werte zumindest teilweise vorab bestimmt werden, um die Verarbeitung zu reduzieren, die der Modifiziertes-Digitalsignal-Generator durchfuhren muss, um das modifizierte Digitalsignal zu erzeugen. Ein Berechnen der Modifiziertes-Digitalsignal-Werte vorab macht es außerdem moglich, dass periodische Fehler, die nicht-linear signalabhängig sind, unterdruckt werden konnen. Modifiziertes-Digitalsignal-Werte, die bestimmt werden, bevor die entsprechenden Digitaleingangssignalwerte durch den Modifiziertes-Digitalsignal-Generator empfangen werden, werden so betrachtet, dass sie vorab bestimmt werden.
  • 11 ist ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems 200 gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt. Das gezeigte Beispiel des Digital/Analog-Umwandlungssystems 200 weist ein Ausfuhrungsbeispiel des Digital/Analog-Wandlers 204 auf, das einem periodischen Versatzfehler und einem periodischen Gewinnfehler unterworfen ist, und ein Ausführungsbeispiel 640 des Modifiziertes-Digitalsignal-Generators 206 auf, das einen derartigen periodischen Versatzfehler und einen derartigen periodischen Gewinnfehler unter Verwendung von Modifiziertes-Digitalsignal-Werten, die vorab bestimmt werden, unterdrückt. Der periodische Versatzfehler des Digital/Analog-Wandlers 204 kann nicht-linear signalabhangig sein. Elemente des in 11 gezeigten Modifiziertes-Digitalsignal-Generators 640, die Elementen des im Vorhergehenden mit Bezug auf 4 beschriebenen Modifiziertes-Digitalsignal-Generators 240 entsprechen, sind unter Verwendung derselben Bezugszeichen angezeigt und nicht erneut ausführlich beschrieben.
  • Der Modifiziertes-Digitalsignal-Generator 640 setzt sich aus einer Modifiziertes-Digitalsignal-Quelle 601 und einem Adressgenerator 611 zusammen. Die Modifiziertes-Digitalsignal-Quelle 601 weist einen Takteingang 603, einen Adresseingang 605 und einen Modifiziertes-Digitalsignal-Ausgang 607 auf. Der Takteingang 603 ist angeschlossen, um das Umwandlungstaktsignal CC zu empfangen. Der Modifiziertes-Digitalsignal-Ausgang 607 ist direkt mit dem Digitaleingang des Digital/Analog-Wandlers 204 verbunden.
  • Der Adressgenerator 601 weist einen Takteingang 613, einen Synchronisationseingang 615, einen Digitalsignaleingang 617 und einen Adressausgang 619 auf. Der Takteingang 613 ist angeschlossen, um das Umwandlungstaktsignal CC zu empfangen. Der Synchronisationseingang 615 ist angeschlossen, um das subharmonische Taktsignal SHC zu empfangen, das eine Periodizität gleich der des periodischen Versatzfehlers und des periodischen Gewinnfehlers des Digital/Analog-Wandlers 204 aufweist und mit demselben phasenverriegelt ist. Der Digitalsignaleingang 617 ist mit dem Digitaleingang 202 verbunden, um aufeinanderfolgende Digitaleingangssignalwerte zu empfangen. Der Adressausgang 619 ist mit dem Adresseingang 605 der Modifiziertes-Digitalsignal-Quelle 601 verbunden. Der Adressgenerator 601 ist ansprechend auf jeden Digitaleingangssignalwert, der an dem Digitaleingang 202 empfangen wird, und eine entsprechende Umwandlungstaktperiodenzahl CCPN (3D) wirksam, um eine Adresse an die Modifiziertes-Digitalsignal-Quelle 601 auszugeben. Die Umwandlungstaktperiodenzahl ist durch das Umwandlungstaktsignal CC und das subharmonische Taktsignal SHC bestimmt, wie im Vorhergehenden beschrieben. Die Adresse, die an die Digitalsignalquelle 601 ausgegeben wird, ist die Adresse in der Modifiziertes-Digitalsignal-Quelle 601, wo der Modifiziertes-Digitalsignal-Wert, der dem Digitaleingangssignalwert entspricht, und die entsprechende Umwandlungstaktperiodenzahl gespeichert sind. Ansprechend auf die an dem Adresseingang 605 empfangene Adresse und das an dem Umwandlungstaktsignaleingang 603 empfangene Umwandlungstaktsignal CC gibt die Modifiziertes-Digitalsignal-Quelle 601 den entsprechenden Modifiziertes-Digitalsignal-Wert an dem Modifiziertes-Digitalsignal-Ausgang 607 aus.
  • Fur jede mogliche Kombination der Umwandlungstaktperiodenzahl CCPN und des Digitaleingangssignalwerts speichert die Modifiziertes-Digitalsignal-Quelle 601 einen entsprechenden Modifiziertes-Digitalsignal-Wert. Jeder Modifiziertes-Digitalsignal-Wert weist dieselbe Anzahl von Bits wie die Digitaleingangssignalwerte auf und weist eine digitale Unterdrückungskomponente auf. Jeder Modifiziertes-Digitalsignal-Wert wird so gespeichert, dass er mit seiner entsprechenden Umwandlungstaktperiodenzahl und seinem entsprechenden Digitaleingangssignalwert verknupft ist. Somit speichert bei einem Ausfuhrungsbeispiel, bei dem die Digitaleingangssignalwerte M-Bit-Werte sind und der periodische Fehler des Digital/Analog-Wandlers 204 eine Periodizität gleich der der N-ten Subharmonischen der Umwandlungsfrequenz aufweist, die Modifiziertes-Digitalsignal-Quelle 601 2M × M Modifiziertes-Digitalsignal-Werte. Bei einem Beispiel, bei dem die Digitaleingangssignalwerte 14-Bit-Werte sind und der periodische Fehler des Digital/Analog-Wandlers 204 eine Periodizität gleich der der vierten Subharmonischen der Umwandlungsfrequenz aufweist, speichert die Modifiziertes-Digitalsignal-Quelle 601 214 × 4 = 16.384 × 4 = 65.536 Modifiziertes-Digitalsignal-Werte.
  • Jeder Modifiziertes-Digitalsignal-Wert wird vorab bestimmt, derart, dass, wenn er ansprechend auf einen Digitaleingangssignalwert und die Umwandlungstaktperiodenzahl aus der Modifiziertes-Digitalsignal-Quelle 601 ausgegeben wird und durch den Digital/Analog-Wandler 204 in ein Analogsignalsegment in seiner entsprechenden Umwandlungstaktperiode umgewandelt wird, das Analogsignalsegment bezüglich des Pegels nominal identisch zu dem durch den Digitaleingangssignalwert dargestellten ersten Analogsignal ist, und zwar ungeachtet dessen, dass der Digital/Analog-Wandler 204 einen periodischen Gewinnfehler und einen periodischen Versatzfehler aufweist. Prozesse ähnlich denjenigen, die im vorhergehenden zum Bestimmen von Versatzkorrekturwerten und Gewinnkorrekturwerten beschrieben wurden, werden durchgefuhrt, um einen Modifiziertes-Digitalsignal-Wert zu bestimmen, der jeder moglichen Kombination aus Digitaleingangssignalwert und Umwandlungstaktperiodenzahl entspricht.
  • Wie im Vorhergehenden erwahnt, ist jeder Modifiziertes-Digitalsignal-Wert in der Modifiziertes-Digitalsignal-Quelle 601 mit einem entsprechenden Digitaleingangssignalwert und einer entsprechenden Umwandlungstaktperiodenzahl verknüpft gespeichert. Bei einem Beispiel wird die Verknüpfung durch ein Adressierungsschema erreicht. Es sind jedoch auch andere Verknupfungsschemata möglich. In einem adressbasierten Verknupfungsschema ist jeder Modifiziertes-Digitalsignal-Wert an einer spezifischen Adresse in der Modifiziertes-Digitalsignal-Quelle 601 gespeichert. Der Adressgenerator 611 ist ansprechend auf den aktuellen Digitaleingangssignalwert, das subharmonische Taktsignal SHC und das Umwandlungstaktsignal CC wirksam, um der Modifiziertes-Digitalsignal-Quelle eine Adresse bereitzustellen. Die Adresse ist die Adresse in der Modifiziertes-Digitalsignal-Quelle 601, wo der dem aktuellen Digitaleingangssignalwert und der aktuellen Umwandlungstaktperiodenzahl entsprechende Modifiziertes-Digitalsignal-Wert gespeichert ist. Ansprechend auf diese Adresse und das Umwandlungstaktsignal CC liest die Modifiziertes-Digitalsignal-Quelle 601 den Modifiziertes-Digitalsignal-Wert aus dieser Adresse aus und gibt den Modifiziertes-Digitalsignal-Wert an dem Modifiziertes-Digitalsignal-Ausgang 607 aus.
  • Bei einem weiteren Beispiel des Modifiziertes-Digitalsignal-Generators 640 ist der Ausgang 607 der Modifiziertes-Digitalsignal-Quelle 601 mit einem Eingang eines Zwei-Eingänge-Summierungselements (nicht gezeigt) verbunden. Der andere Eingang des Summierungselements ist mit dem Digitaleingang 202 verbunden. Der Ausgang des Summierungselements ist mit dem Eingang des Digital/Analog-Wandlers 204 verbunden. Bei dieser Anordnung speichert jeder Speicherort in der Modifiziertes-Digitalsignal-Quelle 601 einen Korrekturwert statt eines entsprechenden Modifiziertes-Digitalsignal-Werts. Da ein Korrekturwert (Δ) weniger Bits als der entsprechende Modifiziertes-Digitalsignal-Wert (1 + Δ) aufweist, ist die in der Modifiziertes-Digitalsignal-Quelle erforderliche Speicherungskapazität verringert. Das Summierungselement summiert jeden Digitaleingangssignalwert, der an dem Digitaleingang 202 empfangen wird, und den entsprechenden Korrekturwert, der aus der Modifiziertes-Digitalsignal-Quelle 601 ausgelesen wird, um einen entsprechenden Modifiziertes-Digitalsignal-Wert zu erzeugen.
  • 12 ist ein Blockdiagramm, das ein Beispiel einer Modifiziertes-Digitalsignal-Quelle 601 und eines Adressgenerators 611 zeigt. Bei diesem Beispiel weist die Modifiziertes-Digitalsignal-Quelle 601 einen Nur-Lese-Speicher 621 und einen Multiplexer 623 auf. Der Nur-Lese-Speicher 621 weist Speicherzellen auf, die in einem zweidimensionalen Array angeordnet sind, in dem eine Dimension Digitaleingangssignalwerten entspricht und die andere Dimension Umwandlungstaktperiodenzahlen entspricht. Bei dem gezeigten Beispiel entsprechen die Zeilen des Arrays den Digitaleingangssignalwerten (DISV), und die Spalten des Arrays entsprechen den Umwandlungstaktperiodenzahlen (CCPN). Eine beispielhafte Speicherzelle ist bei 625 gezeigt. Jede Speicherzelle speichert einen entsprechenden Modifiziertes-Digitalsignal-Wert. Der Speicher 621 weist zusatzlich einen Eingang auf, der den Takteingang 603 der Modifiziertes-Digitalsignal-Quelle 601 bereitstellt. Bei manchen Ausführungsbeispielen ist der Nur-Lese-Speicher 621 ein programmierbarer Nur-Lese-Speicher, um eine individuelle Kalibrierung und/oder Neukalibrierung zu erlauben.
  • Jede Zeile des Speichers 621 weist einen Ausgang auf, der mit einem entsprechenden Eingang des Multiplexers 623 verbunden ist. Der Multiplexer 623 weist einen Ausgang auf, der den Modifiziertes-Digitalsignal-Ausgang 607 der Modifiziertes-Digitalsignal-Quelle 601 bereitstellt.
  • Der Adressgenerator 611 setzt sich aus einem Zeilenselektor 631 und einem Spaltenselektor 641 zusammen. Der Zeilenselektor 631 weist Zeilenausgänge auf, die zusammen einen Teil des Adressausgangs 619 (11) des Adressgenerators 611 bereitstellen. Ein beispielhafter Zeilenausgang ist bei 633 gezeigt. Jeder Zeilenausgang ist mit einem entsprechenden Zeileneingang des Speichers 621 gekoppelt. Ein exemplarischer Zeileneingang ist bei 627 gezeigt. Die Zeileneingange des Speichers 621 bilden zusammen einen Teil des Adresseingangs 605 der Modifiziertes-Digitalsignal-Quelle 601. Der Zeilenselektor 631 weist zusatzlich einen Digitalsignaleingang auf, der den Digitalsignaleingang 617 des Adressgenerators 611 bereitstellt.
  • Der Spaltenselektor 641 weist Spaltenausgänge auf, die zusammen den Rest des Adressausgangs 619 (11) des Adressgenerators 611 bereitstellen. Ein exemplarischer Spaltenausgang ist bei 643 gezeigt. Jeder Spaltenausgang ist mit einem entsprechenden Spalteneingang des Speichers 621 gekoppelt. Ein exemplarischer Spalteneingang ist bei 629 gezeigt. Die Spalteneingänge des Speichers 621 bilden zusammen den Rest des Adresseingangs 605 der Modifiziertes-Digitalsignal-Quelle 601. Der Spaltenselektor 641 weist zusatzlich einen Takteingang und einen Synchronisationseingang auf, die den Takteingang 613 bzw. den Synchronisationseingang 615 des Adressgenerators 611 bereitstellen.
  • Bei Betrieb empfangt der Zeilenselektor 631 jeden Digitaleingangssignalwert und aktiviert ansprechend darauf eine einzelne Zeile des Speichers 621 mittels eines Aktivierungssignals, das über den entsprechenden der Zeilenausgänge 633 ausgegeben wird. Zusatzlich empfangt der Spaltenselektor 641 das subharmonische Taktsignal SHC und das Umwandlungstaktsignal CC und aktiviert ansprechend darauf sequentiell und zyklisch jeweils eine einzelne der Spalten des Speichers 621. Im Besonderen aktiviert der Spaltenselektor ansprechend auf jeden, z. B. positiv laufenden Übergang des subharmonischen Taktsignals SHC die Spalte 0 des Speichers 621. Anschließend aktiviert der Spaltenselektor 641, auf die nachsten N – 1 aufeinanderfolgenden, z. B., positiven Ubergäge des Umwandlungstaktsignals CC hin sequentiell die Spalte 1 bis Spalte N – 1 des Speichers 621.
  • Das an dem Takteingang 603 empfangene Umwandlungstaktsignal CC bewirkt, dass der Speicher 621 an den Multiplexer 623 den in der Speicherzelle 625, die sich an dem Schnittpunkt der aktivierten Zeile und der aktivierten Spalte befindet, gespeicherten Modifiziertes-Digitalsignal-Wert ausgibt. Der Multiplexer 623 gibt den Modifiziertes-Digitalsignal-Wert an dem Modifiziertes-Digitalsignal-Ausgang 607 aus.
  • Die Modifiziertes-Digitalsignal-Werte, die in der Modifiziertes-Digitalsignal-Quelle 601 gespeichert sind, werden vorab durch Eingeben eines statischen Digitaleingangssignals, das ein statisches erstes Analogsignal darstellt, in den Digital/Analog-Wandler 204 und Messen der Differenz zwischen dem Analogsignalsegment, das durch den Digital/Analog-Wandler 204 in jeder Periode des Umwandlungstaktsignals ausgegeben wird, und dem ersten Analogsignal bestimmt. In jeder Umwandlungstaktperiode, die bei dem Übergang des subharmonischen Signals SHC beginnt, wird ein entsprechender Korrekturwert zu dem Digitaleingangssignal addiert. Der Korrekturwert wird variiert, bis die Differenz zwischen dem Analogsignalsegment, das in der Umwandlungstaktperiode ausgegeben wird, und dem ersten Analogsignal auf Null verringert ist. Dieser Prozess erzeugt einen Korrekturwert fur jede Umwandlungstaktperiode. Der Korrekturwert wird dann mit dem Digitaleingangssignalwert kombiniert, um einen entsprechenden Modifiziertes-Digitalsignal-Wert zu erzeugen. Der soeben beschriebene Prozess wird fur jeden moglichen Digitaleingangssignalwert durchgeführt. Jeder durch den soeben beschriebenen Prozess erzeugte Modifiziertes-Digitalsignal-Wert wird dann in der Modifiziertes-Digitalsignal-Quelle 601 mit seinem entsprechenden Digitaleingangssignalwert und seiner entsprechenden umwandlungstaktperiodenzahl verknupft gespeichert, wie es im Vorhergehenden beschrieben ist.
  • Der im Vorhergehenden beschriebene Modifiziertes-Digitalsignal-Generator 640 kann als Teil eines Modifiziertes-Digitalsignal-Generator verwendet werden, der zusätzlich einen periodischen Zeitsteuerungsfehler unterdruckt. Bei einem Beispiel ist ein Modifiziertes-Digitalsignal-Generator ähnlich dem im Vorhergehenden mit Bezug auf 9 beschriebenen Modifiziertes-Digitalsignal-Generator 440 zwischen den Modifiziertes-Digitalsignal-Ausgang 607 des Modifiziertes-Digitalsignal-Generators 640 und den Eingang des Digital/Analog-Wandlers 204 geschaltet. Bei einem derartigen Ausführungsbeispiel gibt die Modifiziertes-Digitalsignal-Quelle ein modifiziertes Zwischendigitalsignal aus. Zusätzlich auf 9 Bezug nehmend ist der Eingang 412 des Summierungselements 410 des zusatzlichen Modifiziertes-Digitalsignal-Generators 440 mit dem Modifiziertes-Digitalsignal-Ausgang 607 der Modifiziertes-Digitalsignal-Quelle 601 verbunden. Der Eingang 472 der Verzögerungsschaltung 470 und der erste Eingang 482 des Differenzierungselements 480 sind mit dem Digitaleingang 202 des Modifiziertes-Digitalsignal-Generators 640 verbunden. Das Summierungselement 410 summiert die skalierten, gefilterten Produktwerte, die durch das Skalierungselement 460 ausgegeben werden, mit entsprechenden Modifiziertes-Zwischendigitalsignal-Werten, die durch die Modifiziertes-Digitalsignal-Quelle 601 ausgegeben werden, um entsprechende Modifiziertes-Digitalsignal-Werte zu erzeugen, die zusätzlich den periodischen Zeitsteuerungsfehler des Digital/Analog-Wandlers 204 unterdrücken.
  • 13 ist ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems 200 gemäß einem Ausfuhrungsbeispiel der Erfindung zeigt. Das gezeigte Beispiel des Digital/Analog-Umwandlungssystems 200 weist ein Ausfuhrungsbeispiel des Digital/Analog-Wandlers 204, das einem periodischen Versatzfehler, einem periodischen Gewinnfehler und einem periodischen Zeitsteuerungsfehler unterworfen ist, und ein Ausfuhrungsbeispiel 740 des Modifiziertes-Digitalsignal-Generators 206, das den periodischen Versatzfehler, den periodischen Gewinnfehler und den periodischen Zeitsteuerungsfehler unter Verwendung von Modifiziertes-Digitalsignal-Werten und Zeitsteuerungskorrekturwerten, die vorab bestimmt werden, unterdruckt, auf. Der Modifiziertes-Digitalsignal-Generator 740 gliedert einen Modifiziertes-Digitalsignal-Generator ahnlich dem Modifiziertes-Digitalsignal-Generator 640, der im Vorhergehenden mit Bezug auf 11 beschrieben ist, ein, um ein modifiziertes Zwischendigitalsignal zu erzeugen, das den periodischen Versatzfehler und den periodischen Gewinnfehler des Digital/Analog-Wandlers 204 unterdrücken würde, auf, und gliedert eine Schaltung ein, die in ihrem Aufbau dem Modifiziertes-Digitalsignal-Generator 640 ähnelt, um Zeitsteuerungskorrekturwerte bereitzustellen, die mit dem modifizierten Zwischendigitalsignal kombiniert werden, um ein modifiziertes Digitalsignal zu erzeugen, das den periodischen Versatzfehler, den periodischen Gewinnfehler und den periodischen Zeitsteuerungsfehler des Digital/Analog-Wandlers 204 unterdruckt.
  • Der Modifiziertes-Digitalsignal-Generator 740 setzt sich aus einem Modifiziertes-Digitalsignal-Generator 642, einer Zeitsteuerungskorrekturwertquelle 701, einem Summierungselement 710, einem Adressgenerator 711, einer Verzogerungsschaltung 770, einem Differenzierungselement 780, einem Filter 790 und einer Rundungsschaltung 230 zusammen.
  • Der Modifiziertes-Digitalsignal-Generator 642 ahnelt im Wesentlichen dem im Vorhergehenden mit Bezug auf 11 beschriebenen Modifiziertes-Digitalsignal-Generator 640, unterscheidet sich jedoch dadurch, dass die in demselben gespeicherten Modifiziertes-Digitalsignal-Werte Modifiziertes-Zwischendigitalsignal-Werte sind, die unter Umstanden mehr Bits als die Digitaleingangssignalwerte aufweisen. Der Modifiziertes-Digitalsignal-Generator 642 ist ansprechend auf das Digitaleingangssignal, das Umwandlungstaktsignal CC und das subharmonische Taktsignal SHC wirksam, um ein modifiziertes Zwischendigitalsignal bei dem Ausgang 607 auszugeben. Ein derartiges modifiziertes Zwischendigitalsignal würde, wenn es dem Digital/Analog-Wandler 204 bereitgestellt wird, den periodischen Versatzfehler und den periodischen Gewinnfehler des Digital/Analog-Wandlers in einer Art und Weise ähnlich der des im Vorhergehenden mit Bezug auf 11 beschriebenen Modifiziertes-Digitalsignal-Generators 640 unterdrucken.
  • Die Zeitsteuerungskorrekturwertquelle 701 weist einen Takteingang 703, einen Adresseingang 705 und einen Korrekturwertausgang 707 auf. Der Takteingang 703 ist angeschlossen, um das Umwandlungstaktsignal CC zu empfangen. Die Zeitsteuerungskorrekturwertquelle 701 ist in ihrem Aufbau und ihrer Funktionsweise ahnlich der im Vorhergehenden mit Bezug auf 11 beschriebenen Modifiziertes-Digitalsignal-Quelle 601. Für jede mogliche Umwandlungstaktperiodenzahl speichert die Zeitsteuerungskorrekturwertquelle 701 einen entsprechenden Zeitsteuerungskorrekturwert fur jeden moglichen Differenzwert zwischen dem aktuellen Digitaleingangssignalwert und dem direkt vorangehenden Digitaleingangssignalwert. Die Zeitsteuerungskorrekturwerte sind ähnlich denen, die in dem im Vorhergehenden mit Bezug auf 9 beschriebenen Modifiziertes-Digitalsignal-Generator 440 verwendet werden, d. h., sie weisen weniger Bits jedoch eine größere Auflösung als die Digitaleingangssignalwerte auf. Bei manchen Ausführungsbeispielen ist die Anzahl von Differenzwerten, für die ein entsprechender Zeitsteuerungskorrekturwert in der Zeitsteuerungskorrekturwertquelle 701 gespeichert ist, gleich etwa dem Doppelten der Anzahl von moglichen Digitaleingangssignalwerten. Bei anderen Ausfuhrungsbeispielen ist die Anzahl von Differenzwerten, fur die ein entsprechender Zeitsteuerungskorrekturwert in der Zeitsteuerungskorrekturwertquelle 701 gespeichert ist, reduziert, indem der maximale Differenzwert berücksichtigt wird, der zwischen dem aktuellen Digitaleingangssignalwert und dem vorangehenden Digitaleingangssignalwert in einem tatsachlichen Digitaleingangssignal bestehen kann.
  • Der Adressgenerator 711 weist einen Takteingang 713, einen Synchronisationseingang 715, einen Differenzwerteingang 717 und einen Adressausgang 719 auf. Der Takteingang 713 ist angeschlossen, um das Umwandlungstaktsignal CC zu empfangen. Der Synchronisationseingang 715 ist angeschlossen, um das subharmonische Taktsignal SHC zu empfangen, das eine Periodizitat entsprechend der des periodischen Zeitsteuerungsfehlers des Digital/Analog-Wandlers 204 aufweist und mit demselben phasenverriegelt ist. Der Adressausgang 719 ist mit dem Adresseingang 705 der Zeitsteuerungskorrekturwertquelle 701 verbunden. Die Zeitsteuerungskorrekturwertquelle 701 und der Adressgenerator 711 bilden zusammen eine Schaltungsstruktur ähnlich der des im Vorhergehenden mit Bezug auf 11 beschriebenen Modifiziertes-Digitalsignal-Generators 640. Bei manchen Ausfuhrungsbeispielen sind die Zeitsteuerungskorrekturwertquelle 701 und der Adressgenerator 711 in ihrer Struktur ahnlich dem Beispiel des im Vorhergehenden mit Bezug auf 12 beschriebenen Modifiziertes-Digitalsignal-Generators 640.
  • Das Summierungselement 710 weist einen ersten Eingang 712, einen zweiten Eingang 714 und einen Ausgang 716 auf. Der erste Eingang 712 ist mit dem Modifiziertes-Digitalsignal-Ausgang 607 des Modifiziertes-Digitalsignal-Generators 642 verbunden. Der Ausgang 716 ist mit dem Eingang 232 der Rundungsschaltung 230 verbunden.
  • Die Verzogerungsschaltung 770 weist einen Eingang 772 und einen Ausgang 774 auf. Der Eingang 772 ist mit dem Digitaleingang 202 verbunden, um aufeinanderfolgende Digitaleingangssignalwerte zu empfangen. Die Verzögerungsschaltung 770 weist eine Verzogerung gleich der einer Umwandlungstaktperiode auf.
  • Das Differenzierungselement 780 weist einen nichtinvertierenden Eingang 782, einen invertierenden Eingang 784 und einen Ausgang 786 auf. Der nichtinvertierende Eingang 782 ist mit dem Digitaleingang 202 verbunden, um aufeinanderfolgende Digitaleingangssignalwerte zu empfangen. Der invertierende Eingang 784 ist mit dem Ausgang 774 der Verzogerungsschaltung 770 verbunden. Der Ausgang 786 ist mit dem Differenzwerteingang 717 des Adressgenerators 711 verbunden. Für jeden Digitaleingangssignalwerte subtrahiert das Differenzierungselement 780 den aktuellen Digitaleingangssignalwert und den unmittelbar vorangehenden Digitaleingangssignalwert (verzögert durch die Verzögerungsschaltung 770), um einen entsprechenden Differenzwert zu erzeugen und gibt den Differenzwert an den Adressgenerator 711 aus.
  • Das Filter 790 weist einen Eingang 792 und einen Ausgang 794 auf. Der Eingang 792 ist dem Korrekturwertausgang 707 der Zeitsteuerungskorrekturwertquelle 701 verbunden. Der Ausgang 794 ist mit dem zweiten Eingang 714 des Summierungselements 710 verbunden. Das Filter 790 weist eine Filtercharakteristik auf, die der inversen sinc-Filter-Charakteristik nahekommt.
  • Die in der Zeitsteuerungskorrekturwertquelle 701 gespeicherten Zeitsteuerungskorrekturwerte konnen skaliert sein, wie es im Vorhergehenden beschrieben ist. In diesem Fall ist ein Skalierungselement (nicht gezeigt) ähnlich der im Vorhergehenden mit Bezug auf 9 beschriebenen Skalierungsschaltung 460 zwischen den Ausgang 794 des Filters 790 und den zweiten Eingang 714 des Summierungselements 710 in einer Art und Weise ähnlich der im Vorhergehenden beschriebenen geschaltet. Ein Rundungselement (nicht gezeigt) kann vor dem zweiten Eingang 714 des Summierungselements 710 in einer Art und Weise ahnlich der im Vorhergehenden beschriebenen angeordnet sein. Bei Ausfuhrungsbeispielen, bei denen ein derartiges Rundungselement auf eine Auflosung gleich der der an dem ersten Eingang 712 empfangenen Modifiziertes-Digitalsignal-Werte rundet, kann die Rundungsschaltung 230 weggelassen werden.
  • Ahnlich dem Modifiziertes-Digitalsignal-Generator 640, der im Vorhergehenden mit Bezug auf 11 beschrieben ist, ist der Modifiziertes-Digitalsignal-Generator 642 ansprechend auf jeden Digitaleingangssignalwert, der an dem Digitaleingang 202 empfangen wird, und die entsprechende Umwandlungstaktperiodenzahl wirksam, um einen entsprechenden Wert des modifizierten Zwischendigitalsignals zu erzeugen. Der Modifiziertes-Digitalsignal-Generator 642 gibt das modifiziertes Zwischendigitalsignal über den Modifiziertes-Digitalsignal-Ausgang 607 an den ersten Eingang 712 des Summierungselements 710 aus. Das modifiziertes Zwischendigitalsignal wurde, wenn es dem Digital/Analog-Wandler 204 zugefuhrt wurde, den periodischen Versatzfehler und den periodischen Gewinnfehler des Digital/Analog-Wandlers unterdrucken.
  • Zusätzlich subtrahiert das Differenzierungselement 780 den bei dem Digitaleingang 202 empfangenen aktuellen Digitaleingangssignalwert und den durch die Verzögerungsschaltung 770 verzogerten unmittelbar vorangehenden Digitaleingangssignalwert, um einen entsprechenden Differenzwert zu erzeugen. Das Differenzierungselement 780 gibt jeden Differenzwert an den Differenzeingang 717 des Adressgenerators 711 aus.
  • Ähnlich dem im Vorhergehenden mit Bezug auf 11 beschriebenen Adressgenerator 611 ist der Adressgenerator 711 ansprechend auf den Differenzwert, das subharmonische Taktsignal SHC und das Umwandlungstaktsignal CC wirksam, um dem Adresseingang 705 der Zeitsteuerungskorrekturwertquelle 701 eine Adresse bereitzustellen. Die Adresse ist die Adresse in der Zeitsteuerungskorrekturwertquelle 701, wo der Zeitsteuerungskorrekturwert, der dem an dem Differenzwerteingang 717 empfangenen Differenzwert und der entsprechenden Umwandlungstaktperiodenzahl entspricht, gespeichert ist. Ansprechend auf die Adresse und das an dem Takteingang 703 empfangene Umwandlungstaktsignal CC liest die Zeitsteuerungskorrekturwertquelle 701 den bei dieser Adresse gespeicherten Zeitsteuerungskorrekturwert aus und gibt den Zeitsteuerungskorrekturwert an dem Zeitsteuerungskorrekturausgang 707 aus.
  • Ähnlich dem im Vorhergehenden mit Bezug auf 9 beschriebenen Filter 490 empfängt das Filter 790 aufeinanderfolgende Zeitsteuerungskorrekturwerte von dem Zeitsteuerungskorrekturausgang 707 der Zeitsteuerungskorrekturwertquelle 701 und filtert die Zeitsteuerungskorrekturwerte unter Verwendung einer Filtercharakteristik, die einer inversen sinc-Filter-Charakteristik nahekommt, um entsprechende gefilterte Zeitsteuerungskorrekturwerte zu erzeugen. Das Filter 790 gibt die gefilterten Zeitsteuerungskorrekturwerte uber den Ausgang 794 an den zweiten Eingang 714 des Summierungselements 710 aus.
  • Der Modifiziertes-Digitalsignal-Generator 642 verzogert die Werte des an das Summierungselement 710 ausgegebenen modifizierten Zwischendigitalsignals derart, dass jeder Wert des modifizierten Zwischendigitalsignals ankommt und der entsprechende gefilterte Zeitsteuerungskorrekturwert, der von dem gleichen Digitaleingangssignalwert stammt, an dem ersten Eingang 710 bzw. dem zweiten Eingang 712 des Summierungselements 710 wahrend desselben Operationszyklus des Summierungselements 710 ankommt. Das Summierungselement 710 summiert jeden Wert des modifizierten Zwischendigitalsignals und den entsprechenden gefilterten Zeitsteuerungskorrekturwert, um einen entsprechenden Modifiziertes-Digitalsignal-Wert zu erzeugen. Das modifizierte Digitalsignal unterdruckt nicht nur den periodischen Gewinn- und Zeitsteuerungsfehler des Digital/Analog-Wandlers 204, sondern unterdruckt auch den periodischen Zeitsteuerungsfehler des Digital/Analog-Wandlers 204. Des Summierungselements 710 gibt die Werte des modifizierten Signals an die Rundungsschaltung 230 aus. Die Rundungsschaltung 230 legt eine Rundung an das modifizierte Digitalsignal an und gibt ein gerundetes modifiziertes Digitalsignal an den Digital/Analog-Wandler 204 aus.
  • 14 ist ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems 200 gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt, das ein Ausfuhrungsbeispiel 742 des Modifiziertes-Digitalsignal-Generators 206 aufweist, das den periodischen Versatzfehler, den periodischen Gewinnfehler und den periodischen Zeitsteuerungsfehler des Digital/Analog-Wandlers 204 unterdruckt, ohne dass Differenzwerte zwischen aufeinanderfolgenden Digitaleingangssignalwerten berechnet werden mussen. Der Modifiziertes-Digitalsignal-Generator 742 setzt sich aus einem Modifiziertes-Digitalsignal-Generator 642, einem Summierungselement 710, einer Rundungsschaltung 230, einer Zeitsteuerungskorrekturwertquelle 751, einem Adressgenerator 761, einer Verzogerungsschaltung 770, einem Seitenselektor 771 und einem Filter 790 zusammen. Der Modifiziertes-Digitalsignal-Generator 642, das Summierungselement 710, die Verzögerungsschaltung 770 und das Filter 790 sind im Vorhergehenden mit Bezug auf 13 beschrieben, und die Rundungsschaltung 230 ist im Vorhergehenden mit Bezug auf 4 beschrieben.
  • Die Zeitsteuerungskorrekturwertquelle 751 und der Adressgenerator 761 sind in ihrer Struktur ahnlich den Beispielen der Modifiziertes-Digitalsignal-Quelle 601 und des Adressgenerators 611, die im Vorhergehenden mit Bezug auf 12 beschrieben sind. Jedoch setzt sich bei der Zeitsteuerungskorrekturwertquelle 751 ein Nur-Lese-Speicher 721 aus einer Seite 781 und einem Multiplexer 723 für jede mögliche Umwandlungstaktperiodenzahl zusammen. Jede Seite 781 des Nur-Lese-Speichers 721 weist Speicherzellen auf, die in einem zweidimensionalen Array ahnlich dem im Vorhergehenden mit Bezug auf 12 beschriebenen angeordnet sind. Eine Dimension des Arrays entspricht aktuellen Digitaleingangssignalwerten und die andere Dimension des Arrays entspricht vorangehenden Digitaleingangssignalwerten, d. h. den durch eine Umwandlungstaktperiode verzogerten Digitaleingangssignalwerten. Jede Speicherzelle speichert einen entsprechenden Zeitsteuerungskorrekturwert. Der Zeitsteuerungskorrekturwert entspricht einem entsprechenden aktuellen Digitaleingangssignalwert, einem entsprechenden vorangehenden Digitaleingangssignalwert und einer entsprechenden Umwandlungstaktperiodenzahl. Der Speicher 721 weist zusatzlich einen Eingang auf, der den Takteingang 753 der Zeitsteuerungskorrekturwertquelle 751 bereitstellt. Bei manchen Ausführungsbeispielen ist der Nur-Lese-Speicher 721 ein programmierbarer Nur-Lese-Speicher, um eine individuelle Kalibrierung und/oder Neukalibrierung zu erlauben.
  • Bei dem Nur-Lese-Speicher 721 weist jede Zeile jeder Seite 781 einen Ausgang auf, der mit einem entsprechenden Eingang eines entsprechenden Multiplexers 723 verbunden ist.
  • Der Adressgenerator 761 setzt sich aus einem Zeilenselektor 731, einem Spaltenselektor 741 und einem Selektor 771 zusammen. Der Zeilenselektor 731 weist einen Digitalsignaleingang 717 auf, der mit dem Digitaleingang 202 verbunden ist. Der Zeilenselektor 731 weist Zeilenausgange auf, von denen jeder mit einem entsprechenden Zeileneingang der Seiten des Speichers 721 gekoppelt ist.
  • Der Spaltenselektor 741 weist Spaltenausgange auf, von denen jeder mit einem entsprechenden Spalteneingang der Seiten des Speichers 721 gekoppelt ist. Der Spaltenselektor 741 weist zusatzlich einen vorhergehenden Digitalsignaleingang 719 auf, der uber die Verzogerungsschaltung 770 mit dem Digitaleingang 202 verbunden ist.
  • Der Seitenselektor 771 weist einen entsprechenden Zeitsteuerungskorrekturwerteingang, z. B. einen Zeitsteuerungskorrekturwerteingang 709, der mit dem Ausgang des Multiplexers 723 jeder Seite 781 des Nur-Lese-Speichers 721 verbunden ist, einen Synchronisationseingang 715, der angeschlossen ist, um das subharmonische Taktsignal SHC zu empfangen, und einen Takteingang 713, der angeschlossen ist, um das Umwandlungstaktsignal CC zu empfangen, auf. Der Seitenselektor 771 weist zusatzlich einen Zeitsteuerungskorrekturwertausgang 707 auf, der mit dem Eingang 792 des Filters 790 verbunden ist. Der Ausgang 794 des Filters 790 ist mit dem zweiten Eingang 714 des Summierungselements 710 verbunden, wie es im Vorhergehenden beschrieben ist. Die in der Zeitsteuerungskorrekturwertquelle 751 gespeicherten Zeitsteuerungskorrekturwerte können skaliert sein, wie es im Vorhergehenden beschrieben ist. In diesem Fall ist ein Skalierungselement (nicht gezeigt) ahnlich der im Vorhergehenden mit Bezug auf 9 beschriebenen Skalierungsschaltung 460 zwischen den Ausgang des Filters 790 und den zweiten Eingang 714 des Summierungselements 710 in einer ähnlich der im Vorhergehenden beschriebenen Art und Weise geschaltet. Ein Rundungselement (nicht gezeigt) kann vor dem zweiten Eingang 714 des Summierungselements 710 in einer der im Vorhergehenden beschriebenen ahnlichen Art und Weise angeordnet sein. Bei Ausfuhrungsbeispielen, bei denen ein derartiges Rundungselement auf eine Auflösung gleich der der an dem ersten Eingang 712 empfangenen Digitaleingangssignalwerte rundet, kann die Rundungsschaltung 230 weggelassen werden.
  • Bei Betrieb empfängt der Zeilenselektor 731 jeden aktuellen Digitaleingangssignalwert und aktiviert ansprechend darauf eine einzelne Zeile in jeder Seite 781 des Speichers 721 mittels eines Aktivierungssignals, das an dem entsprechenden seiner Zeilenausgange ausgegeben wird. Zusatzlich empfangt der Spaltenselektor 741 das vorangehende Digitaleingangssignal von der Verzogerungsschaltung 770. Ansprechend darauf aktiviert der Spaltenselektor 741 eine einzelne Spalte in jeder Seite des Speichers 721 mittels eines Aktivierungssignals, das an dem entsprechenden seiner Spaltenausgange ausgegeben wird.
  • Das bei dem Takteingang 753 empfangene Umwandlungstaktsignal CC bewirkt, dass jede Seite 781 des Nur-Lese-Speichers 721 den Zeitsteuerungskorrekturwert, der in der Speicherzelle gespeichert ist, die an dem Schnittpunkt der aktivierten Zeile und der aktivierten Spalte angeordnet ist, an ihren entsprechenden Multiplexer 723 ausgibt. Der Multiplexer 723 jeder Seite 781 gibt den Zeitsteuerungswert, der von der identifizierten Speicherzelle empfangen wurde, an seinem Zeitsteuerungskorrekturwertausgang 783 aus.
  • Der Zeitsteuerungskorrekturwert, der an dem Zeitsteuerungskorrekturwertausgang 783 des Multiplexers 723 jeder Seite 781 des Speichers 721 ausgegeben wird, geht zu dem entsprechenden Zeitsteuerungskorrekturwerteingang 709 des Seitenselektors 771. Zusätzlich empfangt der Seitenselektor 771 das subharmonische Taktsignal SHC und das Umwandlungstaktsignal CC und wahlt ansprechend darauf sequentiell und zyklisch einen seiner Zeitsteuerungskorrekturwerteingange 709 aus, der mit einer entsprechenden Seite 781 des Nur-Lese-Speichers 721 verbunden ist. Insbesondere aktiviert, ansprechend auf den ersten, z. B., positiv laufenden Ubergang des Umwandlungstaktsignals CC, der jedem, z. e., positiv laufenden Ubergang des subharmonischen Taktsignals SHC folgt, der Seitenselektor 771 den Zeitsteuerungskorrekturwerteingang 709, der mit dem Multiplexer 723 der ersten Seite 781 des Speicher 721 verbunden ist. Anschließend aktiviert der Seitenselektor 771, auf die nächsten N – 1 aufeinanderfolgenden, z. B., positiv laufenden Übergänge des Umwandlungstaktsignals CC hin, sequentiell die Zeitsteuerungsverbindungseingange, die mit dem jeweiligen Multiplexer 723 der zweiten Seite 781 bis der (N – 1)-ten Seite des Speichers 721 verbunden sind. Der Seitenselektor 771 gibt den Zeitsteuerungskorrekturwert, der uber den ausgewahlten seiner Zeitsteuerungskorrekturwerteingänge 709 in jeder Umwandlungstaktperiode empfangen wurde, an den Eingang 792 des Filters 790 aus. Der Rest des Modifiziertes-Digitalsignal-Generators 740 ist wie im Vorhergehenden mit Bezug auf 13 beschrieben wirksam.
  • Die Modifiziertes-Digitalsignal-Generatoren 540, 740 und 742, die im Vorhergehenden mit Bezug auf 10, 13 bzw. 14 beschrieben sind, unterdrucken drei Typen eines periodischen Fehlers des Digital/Analog-Wandlers 204. Die im Vorhergehenden beschriebenen Modifiziertes-Digitalsignal-Generatoren 540, 740 und 742 können so betrachtet werden, dass sie eine Parallelschaltungstopologie aufweisen, bei der Gewinnkorrekturen und Zeitsteuerungskorrekturen unabhängig unmittelbar aus dem Digitaleingangssignal abgeleitet werden. Eine derartige Parallelschaltungstopologie vermeidet unerwunschte Interaktionen zwischen den verschiedenen Korrekturen.
  • Bezug nehmend auf 15A kann der Modifiziertes-Digitalsignal-Generator 540, der im Vorhergehenden mit Bezug auf 10 beschrieben ist, so angesehen werden, dass er eine Versatzkorrekturwertquelle 220, ein Gewinnkorrekturmodul 300, ein Zeitsteuerungsfehlerkorrekturmodul 400 und ein Summierungselement 510 aufweist. Das Gewinnkorrekturmodul 300 und das Zeitsteuerungsfehlerkorrekturmodul 400 erzeugen unabhängig Gewinnfehlerkorrekturen bzw. Zeitsteuerungsfehlerkorrekturen aus dem Digitaleingangssignal selbst. Das Summierungselement 510 summiert die Zeitsteuerungsfehlerkorrekturen, die Gewinnfehlerkorrekturen, durch die Versatzkorrekturwertquelle 220 ausgegebene Versatzkorrekturwerte und das Digitaleingangssignal, um das modifizierte Digitalsignal zu erzeugen, das direkt oder uber die Rundungsschaltung 230 an den Digital/Analog-Wandler 204 ausgegeben wird.
  • Bezug nehmend auf 15B konnen ein in 13 gezeigter Modifiziertes-Digitalsignal-Generator 740 und ein in 14 gezeigter Modifiziertes-Digitalsignal-Generator 742 jeweils so angesehen werden, dass sie ein Zeitsteuerungskorrekturmodul 400, ein Gewinn- und Versatzkorrekturmodul 600 und ein Summierungselement 710 aufweisen. Das Zeitsteuerungskorrekturmodul 400 erzeugt Zeitsteuerungsfehlerkorrekturen aus dem Digitaleingangssignal. Das Gewinn- und Versatzkorrekturmodul 600 erzeugt unabhangig ein modifiziertes Zwischendigitalsignal aus dem Digitaleingangssignal. Das modifiziertes Zwischendigitalsignal gliedert das Digitaleingangssignal selbst und Gewinn- und Versatzkorrekturen ein. Das Summierungselement 710 summiert die Zeitsteuerungsfehlerkorrektur und das modifizierte Zwischendigitalsignal, um das modifizierte Digitalsignal zu erzeugen, das uber die Rundungsschaltung 230 an den Digital/Analog-Wandler 204 ausgegeben wird.
  • 15C zeigt ein erstes Beispiel einer Reihenschaltungstopologie, die in der Lage ist, drei Typen eines periodischen Fehlers in dem Digital/Analog-Wandler 204 zu unterdrücken. In dieser ersten Reihenschaltungstopologie wird die Gewinnkorrektur aus dem modifizierten Zwischendigitalsignal abgeleitet, das durch Summieren der Zeitsteuerungskorrektur und des Digitaleingangssignals erhalten wird. Die Gewinnkorrektur, die Versatzkorrektur und das modifizierte Zwischendigitalsignal werden dann summiert, um das modifizierte Digitalsignal zu erzeugen, das uber die Rundungsschaltung 230 an den Digital/Analog-Wandler 204 ausgegeben wird. 15D zeigt ein zweites Beispiel einer Reihenschaltungstopologie, die in der Lage ist, drei Typen eines periodischen Fehlers des Digital/Analog-Wandlers 204 zu unterdrücken. Bei dieser zweiten Reihenschaltungstopologie wird das modifizierte Digitalsignal ansprechend auf das modifizierte Zwischendigitalsignal erzeugt, das durch Summieren der Zeitsteuerungskorrektur und des Digitaleingangssignals erhalten wird. Reihenschaltungstopologien wie die soeben beschriebenen sehen in der Regel eine genauere Korrektur der periodischen Fehler vor, jedoch auf Kosten einer großeren Häufigkeit unerwunschter Interaktionen zwischen den Korrekturen.
  • Das in 15C gezeigte Beispiel einer Reihenschaltungstopologie setzt sich aus einer Versatzkorrekturwertquelle 220, einem Gewinnkorrekturmodul 300, einem Zeitsteuerungsfehlerkorrekturmodul 200, einem Summierungselement 310 und einem Summierungselement 410 zusammen. Des Zeitsteuerungskorrekturmodul 400 erzeugt Zeitsteuerungskorrekturen aus dem Digitaleingangssignal, und das Summierungselement 410 summiert die Zeitsteuerungskorrekturen und das Digitaleingangssignal, um das modifizierte Zwischendigitalsignal zu bilden. Das Summierungselement 410 gibt das modifizierte Zwischendigitalsignal an einen Eingang des Summierungselements 310 und an den Eingang des Gewinnkorrekturmoduls 300 aus. Das Gewinnkorrekturmodul 300 erzeugt Gewinnkorrekturen ansprechend auf das modifizierte Zwischendigitalsignal und das Summierungselement 310 summiert das modifizierte Zwischendigitalsignal, die durch das Gewinnkorrekturmodul 300 ausgegebenen Gewinnkorrekturen und die durch die Versatzkorrekturquelle 220 Versatzkorrekturen, um das modifizierte Digitalsignal zu erzeugen, das uber die Rundungsschaltung 230 an den Digital/Analog-Wandler 204 ausgegeben wird.
  • Das in 15D gezeigte Reihenschaltungstopologieergebnis setzt sich aus einem Gewinn- und Versatzkorrekturmodul 600, einem Zeitsteuerungsfehlerkorrekturmodul 400 und einem Summierungselement 410 zusammen. Das Zeitsteuerungsfehlerkorrekturmodul 400 erzeugt Zeitsteuerungskorrekturen aus dem Digitaleingangssignal und das Summierungselement 410 summiert die Zeitsteuerungskorrekturen und das Digitaleingangssignal zur Bildung des modifizierten Zwischendigitalsignals. Das Summierungselement 410 gibt des modifizierte Zwischendigitalsignal an den Eingang des Gewinn- und Versatzkorrekturmoduls 600 aus. Ansprechend auf das modifizierte Zwischendigitalsignal erzeugt das Gewinn- und Versatzkorrekturmodul 600 das modifizierte Digitalsignal, das uber die Rundungsschaltung 230 an den Digital/Analog-Wandler 204 ausgegeben wird. Das modifizierte Digitalsignal gliedert das Digitaleingangssignal und Korrekturen fur Versatz, Gewinn und Zeitsteuerung ein.
  • Es sind auch andere Reihentopologien moglich. Beispielsweise können bei dem in 15C gezeigten Beispiel das Gewinnkorrekturmodul 300 und das Zeitsteuerungskorrekturmodul 400 vertauscht werden, und bei dem in 15D gezeigten Beispiel konnen das Zeitsteuerungskorrekturmodul 400 und das Versatz- und Gewinnkorrekturmodul 600 vertauscht werden.
  • 16 ist ein Blockdiagramm, das ein Beispiel eines Digital/Analog-Umwandlungssystems 800 gemäß einem Ausfuhrungsbeispiel der Erfindung zeigt, bei dem ein auf einem zyklisch zeitlich variierenden Filter basierender Modifiziertes-Digitalsignal-Generator verwendet wird, um die signalabhangigen periodischen Fehler des Digital/Analog-Wandlers zu unterdrucken. Bei dem gezeigten Beispiel setzt sich das Digital/Analog-Umwandlungssystem 800 aus einem Digitaleingang 202, einem Ausfuhrungsbeispiel des Digital/Analog-Wandlers 204, bei dem der periodische Fehler zumindest ein signalabhängiger periodischer Fehler ist, und einem Ausfuhrungsbeispiel 840 des Modifiziertes-Digitalsignal-Generators 206, der einen derartigen periodischen unterdruckt, zusammen. Wie im Vorhergehenden erwähnt, weist der Digital/Analog-Wandler 204 eine Umwandlungsfrequenz FS auf und ist einem periodischen Fehler unterwarfen, der eine Periodizitat gleich der N-ten Subharmonischen FS/N seiner Umwandlungsfrequenz aufweist.
  • Der Modifiziertes-Digitalsignal-Generator 840 weist einen auf einem zyklisch zeitlich variierenden Filter basierenden Modifiziertes-Digitalsignal-Generator 842 und eine Rundungsschaltung 230 auf. Bei dem auf einem zyklisch zeitlich variierenden Filter basierenden Modifiziertes-Digitalsignal-Generator 842 erzeugt ein zyklisch zeitlich variierendes Digitalfilter, das N diskrete Filtercharakteristiken aufweist, ein modifiziertes Digitalsignal, das den signalabhangigen periodischen Fehler des Digital/Analog-Wandlers 204 unterdruckt. Die Rundungsschaltung 230 legt eine Rundung an das modifizierte Digitalsignal an.
  • Bei Ausführungsbeispielen des Digital/Analog-Umwandlungssystems 800, bei dem der Digital/Analog-Wandler 204 zusatzlich einem signalunabhangigen periodischen Fehler unterworfen ist, weist der Modifiziertes-Digitalsignal-Generator 840 zusätzlich einen signalabhangigen Modifiziertes-Digitalsignal-Generator 240 auf, der zwischen den filterbasierten Modifiziertes-Digitalsignal-Generator 842 und die Rundungsschaltung 230 geschaltet ist. Das durch den auf einem zyklisch zeitlich variierenden Filter basierenden Modifiziertes-Digitalsignal-Generator 842 erzeugte modifizierte Digitalsignal wird als ein modifiziertes Zwischendigitalsignal in den signalunabhangigen Modifiziertes-Digitalsignal-Generator 240 eingegeben. Der signalunabhangige Modifiziertes-Digitalsignal-Generator 240 modifiziert das modifizierte Zwischendigitalsignal, um ein modifiziertes Digitalsignal zu erzeugen, das den signalunabhangigen periodischen Fehler des Digital/Analog-Wandlers 204 zusatzlich unterdrückt. Die Rundungsschaltung 230 legt eine Rundung an das modifizierte Digitalsignal an, wie es im Vorhergehenden beschrieben ist.
  • Der auf einem zyklisch zeitlich variierenden Filter basierende Modifiziertes-Digitalsignal-Generator 842 setzt sich aus einem zyklisch zeitlich variierenden Filter 830 und einer Filterkoeffizientquelle 820 zusammen. Das Filter 830 ist in dem Sinn zeitlich variierend, dass sich seine Filtercharakteristik in jeder Periode des Umwandlungstaktsignals CC unterscheidet. Das Filter 830 ist in dem Sinn zyklisch, dass die Veranderung seiner Filtercharakteristik sich mit einer Periodizitat gleich der des periodischen Fehlers des Digital/Analog-Wandlers 204 wiederholt. Somit weist das Filter 830 in jeder Umwandlungstaktperiodenzahl eine unterschiedliche Filtercharakteristik auf. Siehe 3D. Die Filtercharakteristik des Filters 830 in jeder Umwandlungstaktperiodenzahl ist durch einen entsprechenden Satz von Filterkoeffizienten definiert, die in der Filterkoeffizientquelle 820 gespeichert sind. Somit speichert die Filterkoeffizientquelle 820N Satze von Filterkoeffizienten. Die Filterkoeffizientquelle 820 ist ansprechend auf das Umwandlungstaktsignal CC und des subharmonische Taktsignal SHC wirksam, um die Satze der darin gespeicherten Filterkoeffizienten zyklisch derart an das zeitlich variierende Filter 830 auszugeben, dass derselbe Satz von Filterkoeffizienten in jeder Taktperiodenzahl ausgegeben wird. Somit gibt die Filterkoeffizientquelle 820 alle N Taktperioden denselben Satz von Filterkoeffizienten aus. Das subharmonische Taktsignal SHC weist eine Periodizitat gleich der des periodischen Fehlers des Digital/Analog-Wandlers 204 auf und ist mit demselben phasenverriegelt. Folglich unterscheiden sich die Filtercharakteristiken des Filters 830 in jeder Umwandlungstaktperiodenzahl, wobei dieselben Filtercharakteristiken alle N Umwandlungstaktperioden zyklisch wiederkehren. Eine Filterung des an dem Digitaleingang 202 empfangenen Digitaleingangssignals mit dem Filter 830 unterdruckt den signalabhangigen periodischen Fehler des Digital/Analog-Wandlers 202.
  • Das Beispiel des in 16 gezeigten Filters 830 ist ein nichtrekursives (5-Abgriff-)Filter (FIR-Filter; FIR = finite impulse response) vierter Ordnung. Bei anderen Beispielen weist das Filter 830 mehr oder weniger Abgriffe auf. Im Allgemeinen ist das Filter 830 ein Filter mit X + 1 Abgriffen X-ter Ordnung, wobei X eine ganze Zahl ist.
  • Das Beispiel des in 16 gezeigten zyklisch zeitlich variierenden Filters 830 weist einen Hauptweg 831, einen Seitenweg 833, einen Eingang 832 und einen Ausgang 834 auf. Der Eingang 832 ist mit dem Digitaleingang 202 verbunden. Der Ausgang 834 ist mit dem Eingang 242 des signalunabhängigen Modifiziertes-Digitalsignal-Generators 240 verbunden. Der Hauptweg 831 setzt sich aus Verzogerungsschaltungen 835, 837 und einem Summierungselement 839 zusammen, die in Reihe zwischen den Eingang 832 und den Ausgang 834 geschaltet sind. Jede Verzogerungsschaltung 835, 837 stellt eine Verzogerung gleich einer Periode des Umwandlungstaktsignals CC bereit. Im Allgemeinen ist die durch die Verzogerungsschaltungen auf dem Hauptweg 831 bereitgestellte Gesamtverzogerung gleich X/2 Umwandlungstaktperioden.
  • Der Seitenweg 833 setzt sich aus Verzogerungsschaltungen 841, 842, 843, 844, Zwei-Eingange-Multiplizierern 850, 851, 852, 853, 854, einem Summierungselement 855 und einer Skalierungsschaltung 857 zusammen. Jede Verzogerungsschaltung 841, 842, 843, 844 stellt eine Verzogerung gleich einer Periode des Umwandlungstaktsignals CC bereit. Im Allgemeinen weist der Seitenweg 833 X Verzögerungsschaltungen auf, die in Reihe geschaltet sind, und X + 1 Multiplizierer auf, und das Summierungselement 855 weist X + 1 Eingange auf. Der Eingang der Verzögerungsschaltung 841 ist mit dem Eingang 832 verbunden. Die verbleibenden Verzögerungsschaltungen 842, 843, 844 sind in Reihe mit der Verzogerungsschaltung 841 geschaltet. Ein erster Eingang des Multiplizierers 850 ist mit dem Eingang 832 verbunden. Ein erster Eingang jedes Multiplizierers 851, 852, 853, 854 ist mit dem jeweiligen Ausgang der Verzogerungsschaltungen 841, 842, 843 und 844 verbunden. Zweite Eingange der Multiplizierer 850, 851, 852, 853, 854 sind mit der Filterkoeffizientquelle 820 verbunden, um entsprechende Filterkoeffizienten (in diesem Beispiel mit an bis en etikettiert) in jeder Umwandlungstaktperiodenzahl zu empfangen. Der Satz von Filterkoeffizienten, der in jeder Umwandlungstaktperiodenzahl durch die Multiplizierer 850–854 empfangen wird, definiert die Filtercharakteristik des Filters 830 in dieser Umwandlungstaktperiodenzahl. Die Filterkoeffizienten weisen in der Regel einen kleinen Betrag auf und werden daher durch einen Skalierungsfaktor 2K skaliert, wie es im Vorhergehenden beschrieben ist. Das Skalieren der Filterkoeffizienten ermoglicht es, dass die Multiplizierer 850, 851, 852, 853, 854 und das Summierungselement 855 vereinfacht werden konnen. Die Ausgange der Multiplizierer 850, 851, 852, 853, 854 sind mit entsprechenden Eingangen des Summierungselements 855 verbunden. Das Summierungselement 855 summiert die durch die Multiplizierer 850–854 ausgegebenen Produktwerte. Die Skalierungsschaltung 857 ist zwischen den Ausgang des Summierungselements 855 und einen Eingang des Summierungselements 839 geschaltet. Die Skalierungsschaltung 857 teilt die durch das Summierungselement 855 ausgegebenen Summenwerte durch 2K, um die Skalierung, die an die Filterkoeffizienten, die in die Multiplizierer 850–854 eingegeben werden, angelegt wird, umzudrehen. Alternativ werden die Filterkoeffizienten nicht skaliert, und die Skalierungsschaltung 857 wird weggelassen. Die Summierungsschaltung 839 summiert die aus der Skalierungsschaltung 857 empfangenen skalierten Summenwerte und durch die Verzogerungsschaltung 857 ausgegebene entsprechende verzogerte Digitaleingangssignalwerte, um entsprechende Modifiziertes-Digitalsignal-Werte zu erzeugen. Die Modifiziertes-Digitalsignal-Werte werden an Ausgang 834 ausgegeben.
  • Das zyklisch zeitlich variierende Filter 830 kann alternativ als eine Ein-Weg-Schaltung implementiert sein. Bei einer derartigen Implementierung wird der Hauptweg 831, einschließlich der Verzogerungsschaltungen 853 und 857 und des Summierungselements 839, weggelassen, die Skalierungsschaltung 857 wird weg gelassen und der Ausgang der Summierungsschaltung 855 stellt den Ausgang 834 des Filters 830 bereit. Bei einem derartigen Ausfuhrungsbeispiel werden die Filterkoeffizienten an, bn, dn und en nicht skaliert, und der Filterkoeffizient cn ist ein Wert nahe Eins. Zu einer ersten Naherung unterscheidet sich der Filterkoeffizient cn von Eins durch einen Wert etwa gleich dem Wert des Filterkoeffizienten cn in der in 16 gezeigten Zwei-Wege-Implementierung. Bei einer alternativen Ein-Weg-Implementierung werden lediglich die Verzogerungsschaltungen 835 und 837 weggelassen, die Filterkoeffizienten an, bn, dn, und en werden skaliert, jedoch ist der Filterkoeffizient cn ein Wert nahe Eins, das Summierungselement 855 summiert lediglich die Ausgaben der Multiplizierer 850, 851, 853 und 854, und das Summierungselement 839 summiert die Ausgabe der Skalierungsschaltung 857 mit der des Multiplizierers 852, um das modifizierte Digitalsignal zu erzeugen.
  • Es konnen auch andere Filtertypen als das zyklisch zeitlich variierende Filter 830 verwendet werden. Die Hauptanforderung an das Filter 830 ist die, dass es zum Bereitstellen der Frequenzantwort, die erforderlich ist, um den periodischen Fehler des Digital/Analog-Wandlers 204 in jeder Umwandlungstaktperiodenzahl zu unterdrucken, in der Lage sein muss. Bei praktischen Ausfuhrungsbeispielen legt das Filter 830 kleine Korrekturen an eine dominante Durchgangssignalkomponente an. Die Durchgangssignalkomponente wird verzögert, um das Filter kausal zu machen. Im Allgemeinen ist das Filter 830 am Besten als ein Filter geradzahliger Ordnung dargestellt, das eine ungerade Anzahl von Abgriffen aufweist. Ansonsten ist die Nominalgruppenverzogerung gebrochen, und das Filter muss zusatzlich eine Interpolation durchfuhren, die die Lange (Großenordnung) des Filters, die erforderlich ist, um eine gegebene Frequenzantwortcharakteristik bereitzustellen, beträchtlich erhöht. Es ist in der Regel erwünscht, die Größe und Komplexität und somit Ordnung des Filters 830 zu minimieren. Ein Minimieren der Ordnung des Filters 830 bringt eine Naherung der berechneten Zielfrequenzantwort des Filters unter Verwendung von so wenig Abgriffen wie moglich mit sich. Naherungsverfahren, wie beispielsweise der Remez-Algorithmus, bestehen und konnen zu diesem Zweck verwendet werden. Ein exemplarischer Prozess zum Berechnen der Zielfrequenzantwort des Filters 830 in jeder Umwandlungstaktperiodenzahl wird nachfolgend beschrieben.
  • 17 ist ein Blockdiagramm, das ein weiteres Beispiel eines Digital/Analog-Umwandlungssystems 800 gemaß einem Ausfuhrungsbeispiel der Erfindung zeigt, bei dem ein auf einem zyklisch zeitlich variierenden Filter basierender Modifiziertes-Digitalsignal-Generator ein zyklisch zeitlich variierendes Filter 836 aufweist, das sich aus N Filterkanalen zusammensetzt, von denen jeder ein statisches Korrekturfilter mit einer entsprechenden Filtercharakteristik aufweist. Die Filtercharakteristik jedes der statischen Korrekturfilter ist in einer entsprechenden Umwandlungstaktperiodenzahl identisch mit der Filtercharakteristik des zyklisch zeitlich variierenden Filters 830, das im Vorhergehenden mit Bezug auf 16 beschrieben wurde. Das zyklisch zeitlich variierende Filter 836 ist einfacher zu analysieren und empfanglicher fur eine Mehrphasenzersetzung als das im Vorhergehenden mit Bezug auf 16 beschriebene zyklisch zeitlich variierende Filter 830.
  • Bei diesem Beispiel eines Digital/Analog-Umwandlungssystems 800 bildet das zyklisch zeitlich variierende Filter 836 einen auf einem zyklisch zeitlich variierenden Filter basierenden Modifiziertes-Digitalsignal-Generator 842. Das zyklisch zeitlich variierende Filter 836 setzt sich aus N Filterkanalen 813, einer Verzogerungsschaltung 809, einem Eingangsschieberegister 811 und einem Ausgangsschieberegister 815 zusammen. Die Anzahl von N Filterkanalen 813 ist gleich der Anzahl von N der Subharmonischen der Umwandlungsfrequenz des Digital/Analog-Wandlers 204, die dieselbe Periodizitat wie der periodische Fehler des Digital/Analog-Wandlers 204 aufweist. Bei dem gezeigten Beispiel weist der periodische Fehler des Digital/Analog-Wandlers 204 eine Periodizitat gleich der der vierten Subharmonischen der Umwandlungsfrequenz FS auf, und der Modifiziertes-Digitalsignal-Generator 842 weist vier Filterkanale 813 auf. Bei anderen Beispielen, bei denen die Periodizität des periodischen Fehlers des Digital/Analog-Wandlers 204 anders als vier ist, ist die Anzahl N von Filterkanälen 813 großer oder geringer als die Anzahl von Filterkanalen in dem gezeigten Beispiel.
  • Das zyklisch zeitlich variierende Filter 836 ist in dem Sinn zeitlich variierend, dass sich seine Filtercharakteristik in jeder Periode des Umwandlungstaktsignals CC unterscheidet. Das Filter 836 ist in dem Sinn zyklisch, dass die Veranderung seiner Filtercharakteristik sich mit einer Periodizitat gleich der des periodischen Fehlers des Digital/Analog-Wandlers 204 wiederholt. Somit weist das Filter 836 in jeder Umwandlungstaktperiodenzahl eine andere Filtercharakteristik auf. Die Filtercharakteristik. des Filters 836 in jeder Umwandlungstaktperiode ist durch einen Satz von Filterkoeffizienten definiert, der die Filtercharakteristik eines entsprechenden der Filterkanale 813 definiert.
  • Die Verzogerungsschaltung 809 weist eine Verzogerung gleich einer Umwandlungstaktperiode des Digital/Analog-Wandlers 204 auf. Der Eingang der Verzögerungsschaltung 809 ist mit dem Digitaleingang 202 verbunden.
  • Das Eingangsschieberegister 811 setzt sich aus N – 1 Verzogerungsschaltungen 817 (drei Verzögerungsschaltungen in diesem Beispiel), die in Reihe geschaltet sind, zusammen. Die Verzögerungsschaltungen 817 weisen jeweils eine Verzogerung gleich einer Umwandlungstaktperiode des Digital/Analog-Wandlers 204 auf. Der Eingang der Verzogerungsschaltung 817 an einem Ende des Eingangsschieberegisters 811 ist mit dem Ausgang der Verzogerungsschaltung 809 verbunden.
  • Die Filterkanale 813 werden mit Bezug auf einen exemplarischen Filterkanal 819 beschrieben. Der Filterkanal 819 setzt sich aus einem Korrekturfilter 821, einem Abwärtsabtaster 823 und einem Aufwärtsabtaster 825, die in Reihe geschaltet angezeigt sind, zusammen. Die Bezugszeichen 821, 823 und 825 werden zusatzlich verwendet, um auf das Korrekturfilter, den Abwärtsabtaster bzw. den Aufwartsabtaster der verbleibenden Filterkanale 813 Bezug zu nehmen.
  • Das Korrekturfilter 821 weist eine statische Filtercharakteristik auf. Der Abwartsabtaster 823 tastet um einen Faktor von N abwärts, und der Aufwartsabtaster 825 tastet um denselben Faktor aufwarts. Somit gibt bei dem gezeigten Beispiel in einer Umwandlungstaktperiode 0 der Abwärtsabtaster 823 den Wert aus, den er aus dem Korrekturfilter 821 empfangt, und fahrt fort, diesen Wert auszugeben, bis das Ende einer Umwandlungstaktperiode N – 1 erreicht ist. In jeder der Umwandlungstaktperioden 1 bis N – 1, d. h., Umwandlungstaktperioden 1 bis 3 in diesem Beispiel, verwirft der Abwartsabtaster 823 die entsprechenden Werte, die er aus dem Korrekturfilter 821 empfängt. Daruber hinaus gibt bei dem gezeigten Beispiel in einer Umwandlungstaktperiode 0 der Aufwärtsabtaster 825 den Wert, den er von dem Abwartsabtaster 823 empfangt, aus, und gibt in jeder der Umwandlungstaktperioden 1 bis N – 1, d. h., Umwandlungstaktperioden 1 bis 3 in diesem Beispiel, einen Wert von 0 aus, ungeachtet des Werts, den er von dem Abwärtsabtaster 823 in diesen Umwandlungstaktperioden empfangt.
  • Die verbleibenden Filterkanäle 813 weisen eine identische Struktur wie der exemplarische Filterkanal 819 auf. Jedoch unterscheiden sich die entsprechenden Korrekturfilter 821 bei zumindest zweien der Filterkanale 813 in ihren statistischen Filtercharakteristiken. Im Besonderen weisen die entsprechenden Korrekturfilter 821 in allen der Filterkanale 813 sich gegenseitig unterscheidende statistische Filtercharakteristiken auf. Das Korrekturfilter 821 in jedem Filterkanal 813 weist eine statische Filtercharakteristik auf, die den periodischen Fehler des Digital/Analog-Wandlers 204 in einer entsprechenden Umwandlungstaktperiodenzahl unterdruckt.
  • Das Ausgangsschieberegister 815 setzt sich aus N – 1 Verzögerungselementen (drei Verzogerungselemente bei diesem Beispiel), die in Reihe geschaltet sind, zusammen. Ein exemplarisches Verzogerungselement ist bei 826 gezeigt. Jedes Verzogerungselement 826 setzt sich aus einer Verzogerungsschaltung 827 und einem Summierungselement 829, die in Reihe geschaltet angezeigt sind, zusammen. Die Verzogerungsschaltung 827 weist eine Verzogerung gleich einer Umwandlungstaktperiode des Digital/Analog-Wandlers 204 auf. Das Ausgangsschieberegister 815 weist einen Ausgang 828 auf, an dem das modifizierte Digitalsignal ausgegeben wird.
  • Das Eingangsschieberegister 811 und das Ausgangsschieberegister 815 sind jeweils ansprechend auf das Umwandlungstaktsignal CC und das subharmonische Taktsignal SHC wirksam, um zu gewahrleisten, dass der durch den Modifiziertes-Digitalsignal-Generator 842 in jeder Umwandlungstaktperiodenzahl ausgegebene Modifiziertes-Digitalsignal-Wert den signalabhangigen periodischen Fehler des Digital/Analog-Wand1ers 204 in derselben Umwandlungstaktperiodenzahl unterdruckt. Das subharmonische Taktsignal SHC weist eine Periodizität gleich der des periodischen Fehlers des Digital/Analog-Wandlers 204 auf und ist mit demselben phasenverriegelt.
  • Bei dem Filterkanal 819 ist der Eingang des Korrekturfilters 821 mit dem Ausgang der Verzogerungsschaltung 809 verbunden, und der Ausgang des Aufwartsabtasters 825 ist mit dem Eingang 824 des Ausgangsschieberegisters 815 verbunden. Der Eingang 824 ist an dem von dem Ausgang 828 entfernten Ende des Ausgangsschieberegisters 815. Bei jedem der verbleibenden Filterkanale 813 ist der Eingang des Korrekturfilters 821 mit dem Ausgang einer entsprechenden Verzogerungsschaltung 817 des Eingangsschieberegisters 811 verbunden, und der Ausgang des Aufwärtsabtasters 825 ist mit einem Eingang des Summierungselements 829 eines entsprechenden Verzogerungselements 826 des Ausgangsschieberegisters 815 verbunden. Die verbleibenden Filterkanale 813 sind mit dem Eingangsschieberegister 811 und dem Ausgangsschieberegister 815 verbunden, derart, dass fur jeden verbleibenden Filterkanal 813 die Anzahl von Verzogerungsschaltungen 817 zwischen dem Eingang des verbleibenden Filterkanals 813 und dem Eingang des Filterkanals 819 gleich der Anzahl von Verzogerungselementen 826 zwischen dem Ausgang des verbleibenden Filterkanals 813 und dem Ausgang des Filterkanals 819 ist. Die Kombination aus dem Ausgangsschieberegister 815 und den Aufwärtsabtastern 825 kommutieren die Ausgaben der Korrekturfilter 821, um das durch das Ausgangsschieberegister ausgegebene modifizierte Digitalsignal zu erzeugen.
  • Tabelle 1 veranschaulicht die Operation eines zyklisch zeitlich variierenden Filters 836, um das modifizierte Digitalsignal über acht exemplarische Umwandlungstaktperioden P0 bis P7 des Digital/Analog-Wandlers 204, d. h. subharmonische Taktperioden 0 und 1, hinweg aus dem Digitaleingangssignal abzuleiten. Zur Ubersichtlichkeit ist die Tabelle 1 in vier Teile, die mit Tabelle 1A bis Tabelle 1D bezeichnet sind, aufgeteilt. Daruber hinaus sind bei dem Beispiel des Filters 836, dessen Operation in Tabelle 1 veranschaulicht ist, die Korrekturfilter 821 durch entsprechende Leiter ersetzt, um die Beschreibung zu vereinfachen. In jeder der Tabellen 1A–1D zeigt Zeile 1 die zwei Perioden des subharmonischen Taktsignals SHC, und Zeile 2 zeigt die entsprechenden acht Perioden des Umwandlungstaktsignals CC.
    1 SHC per. 0 1
    2 CC-Periode P0 P1 P2 P3 P4 P5 P6 P7
    3 Eingang 202 1 2 3 4 0 0 0 0
    4 FC0 in 0 0 0 0 1 2 3 9
    5 FC1 in 0 0 0 1 2 3 4 0
    6 FC2 in 0 0 1 2 3 4 0 0
    7 FC3 in 0 1 2 3 4 0 0 0
    Tabelle 1A
  • In Tabelle 1A zeigt Reihe 3 exemplarische Digitaleingangssignalwerte, die in jeder in Zeile 2 gezeigten Umwandlungstaktperiode an dem Digitaleingang 202 empfangen werden. Zum Zweck der Veranschaulichung werden Werte von 1, 2, 3 und 4 in Umwandlungstaktperioden P0, P1, P2 bzw. P3 empfangen, und Werte von 0 werden in Umwandlungstaktperioden P4 bis P7 empfangen.
  • Zusatzlich zeigen in Tabelle 1A die Zeilen 4 bis 7 die Werte an den jeweiligen Eingängen der Filterkanale FC0 bis FC3 in jeder Umwandlungstaktperiode P0 bis P7. Die Eingänge der Filterkanale FC0 bis FC3 werden jeweils durch Zeilenuberschriften FC0 in bis FC3 in angezeigt. Die Werte an den Eingangen der Filterkanale ändern sich nach und nach in aufeinanderfolgenden Umwandlungstaktperioden. Bis zu der Umwandlungstaktperiode P4 liegen Werte 1, 2, 3 und 4 an den Eingangen der Filterkanale FC0 bis FC3 jeweils an. Da das Korrekturfilter 821 jedes Filterkanals 813 in diesem Beispiel durch einen entsprechenden Leiter ersetzt ist, zeigen die Zeilen 4 bis 7 zusatzlich die Werte an den jeweiligen Ausgängen der Korrekturfilter 821 und den Eingängen der Abwartsabtaster 823 der Filterkanale FC0 bis FC3.
    1 SHC per. 0 1
    2 CC-Periode P0 P1 P2 P3 P4 P5 P6 P7
    8 DS0 out 0 0 0 0 1 1 1 1
    9 DS1 out 0 0 0 0 2 2 2 2
    10 DS2 out 0 0 0 0 3 3 3 3
    11 DS3 out 0 0 0 0 4 4 4 4
    Tabelle 18
  • In Tabelle 18 zeigen die Zeilen 8 bis 11 die Werte an den jeweiligen Ausgängen der Abwärtsabtaster 823 der Filterkanäle FC0 bis FC3. Die Ausgaben der Abwärtsabtaster 823 der Filterkanäle FC0 bis FC3 werden jeweils durch Zeilenüberschriften DS0 out bis DS3 out angezeigt. In der Umwandlungstaktperiode P0 gibt jeder Abwartsabtaster einen Wert entsprechend dem an seinem Eingang anliegenden Wert aus.
  • Die Umwandlungstaktperiode P0 entspricht dem Start der subharmonischen Taktperiode 0. Der Ausgang jedes Abwärtsabtasters bleibt fur die verbleibende subharmonische Taktperiode 0, die den Umwandlungstaktperioden P1–P3 des Umwandlungstaktsignals entspricht, in dem Ausgabezustand, auf den er in der Umwandlungstaktperiode P0 eingestellt wurde. Somit liegen wahrend den Umwandlungstaktperioden P0 bis P3 jeweils Werte von 0, 0, 0 und 0 an den Ausgangen der Abwartsabtaster DS0 bis DS3 an.
  • Wiederum gibt in der Umwandlungstaktperiode P4 jeder Abwärtsabtaster einen Wert aus, der dem an seinem Eingang anliegenden Wert entspricht. Die Umwandlungstaktperiode P4 entspricht dem Start der subharmonischen Taktperiode 1. Der Ausgang jedes Abwartsabtasters bleibt fur die verbleibende subharmonische Taktperiode 1, die den Umwandlungstaktperioden P5–P7 entspricht, in dem Ausgabezustand, auf den er in der Umwandlungstaktperiode P4 eingestellt wurde. Somit liegen wahrend den Umwandlungstaktperioden P4 bis P7 des Umwandlungstaktsignals jeweils Werte 1, 2, 3 und 4 an den Ausgangen der Abwärtsabtaster DS0 bis DS3 vor.
    1 SHC per. 0 1
    2 CC-Periode P0 P1 P2 P3 P4 P5 P6 P7
    12 US0 out 0 0 0 0 1 0 0 0
    13 US1 out 0 0 0 0 2 0 0 0
    14 US2 out 0 0 0 0 3 0 0 0
    15 US3 out 0 0 0 0 4 0 0 0
    Tabelle 1C
  • In Tabelle 1C zeigen die Zeilen 12 bis 15 die Werte an den jeweiligen Ausgängen der Aufwartsabtaster 825 der Filterkanäle FC0 bis FC3. Die Ausgange der Aufwartsabtaster 825 der Filterkanale FC0 bis FC3 werden durch jeweilige Zeilenüberschriften US0 out bis US3 out angezeigt. In den Umwandlungstaktperioden P0 und P4, die jeweils dem Start der subharmonischen Taktperioden 0 und 1 entsprechen, gibt jeder Aufwärtsabtaster einen Wert aus, der dem an seinem Eingang anliegenden Wert entspricht. In den verbleibenden Umwandlungstaktperioden P1 bis P3 in der subharmonischen Taktperiode 0 und P5 bis P7 in der subharmonische Taktperiode 1 gibt jeder Aufwartsabtaster einen Wert von 0 aus.
  • Somit liegen während der Umwandlungstaktperiode P0 Werte von 0, 0, 0 und 0 an den Ausgängen der Aufwärtsabtaster US0 bis US3 an. Anschließend liegen in jeder Umwandlungstaktperiode P1 bis P3 Werte von 0, 0, 0 und 0 an den Ausgängen der Aufwartsabtaster US0 bis US3 an. In der Umwandlungstaktperiode P4 liegen jeweils Werte 1, 2, 3 und 4 an den Ausgangen der Aufwartsabtaster US0 bis US3 an. Anschließend liegen in jeder Umwandlungstaktperiode P5–P7 wiederum Werte von 0, 0, 0 und 0 an den Ausgangen der Aufwartsabtaster US0 bis US3 an.
    1 SHC per. 0 1
    2 CC-Periode P0 P1 P2 P3 P4 P5 P6 P7
    16 D0 out 0 0 0 0 4 0 0 0
    17 D1 out 0 0 0 0 3 4 0 0
    18 D2 out 0 0 0 0 2 3 4 0
    19 MDSV out 0 0 0 0 1 2 3 4
    Tabelle 1D
  • In Tabelle 1D zeigen Zeilen 16 bis 18 jeweils die Werte an den Ausgangen der Verzögerungsschaltungen 827 des Ausgangsschieberegisters 815. Die Ausgange der Verzogerungsschaltungen 827 sind durch Zeilenuberschriften D0 out bis D2 out angezeigt. In jeder Umwandlungstaktperiode gibt jede Verzögerungsschaltung D0 bis D2 den Wert aus, der ihrem Eingang durch die jeweilige Ausgabe des Filterkanals FC1 bis FC3 bereitgestellt wird. Bis zu der Umwandlungstaktperiode P4 liegen Werte von 0 an den Ausgängen der Verzogerungsschaltungen D0 bis D2 an. Anschließend gibt in den Umwandlungstaktperioden P5, P6 und P7 die Verzögerungsschaltung D0 die Werte aus, die als entsprechende Modifiziertes-Digitalsignal-Werte in denselben Taktperioden ausgegeben werden, die Verzögerungsschaltung D1 gibt die Werte aus, die als entsprechende Modifiziertes-Digitalsignal-Werte in den nachsten Umwandlungstaktperioden ausgegeben werden, und die Verzogerungsschaltung D2 gibt die Werte aus, die als entsprechende Modifiziertes-Digitalsignal-Werte in den ubernächsten Umwandlungstaktperioden ausgegeben werden.
  • Zeile 19 der Tabelle 1D zeigt die Modifiziertes-Digitalsignal-Werte, die an dem Ausgang 828 des Ausgangsschieberegisters 815 ausgegeben werden. Die an dem Ausgang 828 ausgegebenen Modifiziertes-Digitalsignal-Werte werden durch die Zeilenuberschrift MDSV out angezeigt. In jeder Umwandlungstaktperiode bis Umwandlungstaktperiode P3 liegen modifizierte Digitalwerte von 0 an dem Ausgang 828 des Ausgangsschieberegisters 815 an. Anschließend gibt in der Umwandlungstaktperiode P4 der Filterkanal FC0 einen Wert von 1 aus, der mit dem durch die Verzogerungsschaltung D0 ausgegebenen Wert von 0 summiert wird, um einen Modifiziertes-Digitalsignal-Wert von 1 an dem Ausgang 828 des Ausgangsschieberegisters 815 zu erzeugen. In der Umwandlungstaktperiode P5 gibt der Filterkanal FC0 einen Wert von 0 aus, der mit dem durch die Verzogerungsschaltung D0 ausgegebenen Wert von 2 summiert wird, um einen Modifiziertes-Digitalsignal-Wert von 2 an dem Ausgang 828 des Ausgangsschieberegisters 815 zu erzeugen. Ahnliche Summierungsoperationen erzeugen einen Modifiziertes-Digitalsignal-Wert von 3, und einen Modifiziertes-Digitalsignal-Wert von 4 an dem Ausgang 828 des Ausgangsschieberegisters 815 in den Umwandlungstaktperioden P6 bzw. P7.
  • Das Vorhandensein eines Korrekturfilters 821 in jedem der Filterkanale FC0 bis FC3 modifiziert den in den Abwartsabtaster 823 des jeweiligen Filterkanals eingegebenen Werte, aber abgesehen davon bleibt die Operation des Filters 836 so wie im Vorhergehenden beschrieben.
  • Viele unterschiedliche Typen von Filter konnen als das Korrekturfilter 821 jedes Filterkanals 813 verwendet warden. Die Hauptanforderung an das Korrekturfilter 821 ist, dass es in der Lage sein sollte, die Frequenzantwort bereitzustellen, die erforderlich ist, um den periodischen Fehler des Digital/Analog-Wandlers 204 zu unterdrucken. Bei praktischen Ausfuhrungsbeispielen legt das Korrekturfilter 821 kleine Korrekturen an eine dominante Durchgangssignalkomponente an. Die Durchgangssignalkomponente wird verzogert, um das Korrekturfilter kausal zu machen. Im Allgemeinen ist das Korrekturfilter am besten als Filter geradzahliger Ordnung dargestellt, das eine ungerade Anzahl von Abgriffen aufweist. Ansonsten ist die Nominalgruppenverzogerung gebrochen und das Korrekturfilter muss zusatzlich eine Interpolation durchfuhren, die die Lange (Ordnung) des Filters, die erforderlich ist, um eine gegebene Frequenzantwortcharakteristik bereitzustellen, erheblich erhobt. Es ist in der Regel erwünscht, die Große und Komplexitat und somit Ordnung des Korrekturfilters 821 zu minimieren. Ein Minimieren der Ordnung des Korrekturfilters 821 bringt ein Nahern der berechneten Zielfrequenzantwort des Korrekturfilters unter Verwendung von so wenigen Abgriffen wie moglich mit sich. Naherungsverfahren, wie beispielsweise der Remez-Algorithmus, bestehen und konnen zu diesem Zweckverwendet werden. Ein exemplarischer Prozess zum Berechnen der Zielfrequenzantwort jedes Korrekturfilters 821 ist nachfolgend beschrieben.
  • Bei einem Beispiel ist das zyklisch zeitlich variierende Filter 836 unter Verwendung einer Zwei-Wege-Struktur ahnlich der im Vorhergehenden mit Bezug auf 16 beschriebenen implementiert. Bei einer derartigen Implementierung ist das Korrekturfilter 821 in jedem Filterkanal 813 in seiner Struktur ahnlich zu dem Seitenweg 833 des im Vorhergehenden mit Bezug auf 16 beschriebenen zyklisch zeitlich variierenden Filters 830, außer dass das Skalierungselement 857 weggelassen wird, und das Korrekturfilter 821 in jedem Filter 813 weist seinen eigenen statischen Satz von statischen Filtercharakteristiken a bis e auf. Zusatzlich sind eine gemeinsame Skalierungsschaltung (nicht gezeigt) und ein zusätzliches Summierungselement (nicht gezeigt), die in Reihe geschaltet angezeigt sind, zwischen den Ausgang des Summierungselements 829, der mit dem Filterkanal FC0 verbunden ist, und den Ausgang 828 des Ausgangsschieberegisters 815 geschaltet. Ein Hauptweg, der allen Filterkanälen 813 gemeinsam ist, erstreckt sich von dem Digitaleingang 202 zu einem Eingang des zusatzlichen Summierungselements. In einem derartigen Hauptweg verzogert eine Verzogerungsschaltung das Digitaleingangssignal derart, dass jeder Digitaleingangssignalwert an dem zusatzlichen Summierungselement in derselben Umwandlungstaktperiode als ein entsprechender durch das Summierungselement 829 ausgegebener Korrekturwert ankommt. Das Verzögerungselement 809 und das Eingangsschieberegister 811 konnen verwendet werden, um einen Teil der Hauptwegverzögerung bereitzustellen.
  • Es wird nun eine Bestimmung der Filtercharakteristik des zyklisch zeitlich variierenden Filters 830 in jeder Umwandlungstaktperiodenzahl 0 bis N – 1 beschrieben. Die nachfolgend dargelegte Erläuterung gehort zusätzlich zu der Filtercharakteristik des Korrekturfilters 821 jedes Filterkanals 813 des zyklisch zeitlich variierenden Filters 836. Nachfolgende Bezuge auf die Filtercharakteristik des zyklisch zeitlich variierenden Filters 830 in jeder Umwandlungstaktperiodenzahl sollten zusatzlich so betrachtet werden, dass sie sich auf die Filtercharakteristik des Korrekturfilters 821 jedes Filterkanals 813 des zyklisch zeitlich variierenden Filters 836 beziehen, und nachfolgende Bezuge auf das Filter 830 sollten zusätzlich so verstanden werden, dass sie sich auf das Filter 836 beziehen. Gleichungen, die die Zielantworten Gn(f) des zyklisch zeitlich variierenden Filters 830 in Umwandlungstaktperiodenzahlen 0 bis N – 1 darstellen, können wie Folgt in Matrixform ausgedruckt werden:
    Figure DE102008010962B4_0002
    wobei:
    Figure DE102008010962B4_0003
    und D(f) die spezifizierte Antwort des Digital/Analog-Umwandlungssystems 800 ist und p ein Index ist, der jeden subharmonischen Spiegel anzeigt.
  • In der ersten Nyquist-Region ist der Minimalwert Pmin von p durch:
    Figure DE102008010962B4_0004
    gegeben, wobei Fe die Frequenz des ersten Analogsignals ist, das durch das Digitaleingangssignal, das in das Digital/Analog-Umwandlungssystem 800 eingegeben wird, dargestellt ist, und ⌊⌋ die ganzzahlige Untergrenze des Arguments anzeigt.
  • Der Maximalwert Pmax von p ist durch: Pmax = Pmin + N – 1 gegeben.
  • Die im Vorhergehenden in Matrixform ausgedruckten Gleichungen werden gelöst, so dass sich die Zielfrequenzantwort Gn(f) des Filters 830 in jeder Umwandlungstaktperiodenzahl mit einer interessierenden Frequenz des ersten Analogsignals, das durch das Digitaleingangssignal dargestellt ist, ergibt. Anschließend werden fur jede Umwandlungstaktperiodenzahl Filterkoeffizienten berechnet, die dem Filter 830 eine Antwort geben, die der Zielantwort in einer spezifizierten Toleranz nahekommt. Fur eine bestimmte interessierende Frequenz des ersten Analogsignals kann das im Vorhergehenden genannte Verfahren verwendet werden, um Zielfrequenzantworten fur das zeitlich variierende Filter 830 zu berechnen, die das zeitlich variierende Filter dazu befahigen N – 1 unerwunschte subharmonische Spektralkomponenten vollständig zu unterdrucken. Es sei darauf hingewiesen, dass das durch ein gegebenes Ausfuhrungsbeispiel eines Modifiziertes-Digitalsignal-Generators 842 erzeuge modifizierte Digitalsignal lediglich in der Lage ist, den signalabhängigen periodischen Fehler des Digital/Analog-Wandlers 204 in der Nyquist-Region zu unterdrücken, fur die die Zielantworten des entsprechenden Filters bestimmt wurden. Im Allgemeinen unterdrückt ein derartiges Ausfuhrungsbeispiel des Modifiziertes-Digitalsignal-Generators 842 signalabhangige periodische Fehler in anderen Nyquist-Regionen nicht wirksam. Der Digital/Analog-Wandler 204 umfasst jedoch in der Regel ein Rekonstruktionsfilter (nicht gezeigt). Ein Zweck des Rekonstruktionsfilters ist es, derartige Fehler zu unterdrucken.
  • Bei derartigen Anwendungen stellt das in das Digital/Analog-Umwandlungssystem 800 eingegebene Digitaleingangssignal ein erstes Analogsignal mit einem Frequenzbereich dar. Zur Verwendung bei derartigen Anwendungen werden die Zielfrequenzantworten fur das Filter 830 uber einen Frequenzbereich des ersten Analogsignals durch Formulieren und Lösen des obigen Satzes von Gleichungen uber einen derartigen Frequenzbereich berechnet. Anschließend werden fur jede Umwandlungstaktperiodenzahl des Filters 830 Filterkoeffizienten berechnet, die dem Filter eine Filtercharakteristik verleihen, die der Zielfrequenzantwort innerhalb einer spezifizierten Toleranz nahekommt.
  • Wenn die Frequenz des ersten Analogsignals uber einen Frequenzbereich gewobbelt wird, um die Zielfrequenzantwort des Filters 830 in jeder Umwandlungstaktperiodenzahl zu bestimmen, treten einige abweichende Ergebnisse auf. Es hat sich gezeigt, dass, wenn die Frequenz des ersten Analogsignals uber eine einer Harmonischen der Frequenz FS/N des subharmonischen Taktsignals SHC entsprechenden Frequenz wobbelt, im Allgemeinen Sprunge in den Zielfrequenzantworten auftreten. Eine Untersuchung hat gezeigt, dass diese Sprunge auftreten, wenn ein neuer periodischer Fehler in die Nyquist-Region, für die die Zielfrequenzantworten bestimmt werden, hineinwobbelt und sich ein alter periodischer Fehler aus derselben herauswobbelt. Ein Verwerfen des alten periodischen Fehlers und Aufnehmen des neuen periodischen Fehlers bewirkt eine Stufenveranderung in den Zielfrequenzantworten. Bei den in Matrixform ausgedruckten und im Vorhergehenden dargelegten Gleichungen entsprechen die Sprunge Frequenzen, bei denen die Zeilen der Matrix sich um eins nach oben oder unter verschieben. Eine Zeile verlasst die Matrix und eine neue Zeile tritt in dieselbe ein. Derartigen Sprungen in den Zielfrequenzantworten ist unter Verwendung praktischer Filterentwurfe schwer nahezukommen, und sie sind somit unerwunscht.
  • Die Folgen von Sprungen in den Matrixgleichungen wurden durch ein Erzeugen eines überspezifizierten Systems von Gleichungen, auf die hin eine gewichtete Losung der kleinsten Quadrate gefunden wird, unterdrückt. Die Gewichte auf dem eintretenden periodischen Fehler werden langsam erhöht, und die Gewichte auf dem austretenden periodischen Fehler werden langsam verringert. Dies verhindert die abrupten Änderungen bei den Zielfrequenzantworten des Filters 830 und stellt Zielfrequenzantworten bereit, denen unter Verwendung relativ einfacher Filterstrukturen mit annehmbarer Genauigkeit nahegekommen werden kann. Ein Erhoben der Anzahl von Zeilen in der Matrix von N (wie in dem im Vorhergehenden gezeigten Beispiel) auf N + 2 ist in der Regel ausreichend. Die Zeilen stellen die N + 2 diskreten Antworten dar, die in der Nyquist-Region, fur die die Zielfrequenzantworten bestimmt werden, liegen oder derselben am nachsten sind. Es sei darauf hingewiesen, dass es fur manche Frequenzen des ersten Analogsignals zwei Nicht-Null-Eintrage in der im Vorhergehenden beschriebenen Matrixgleichung gibt, die jeweils einen Wert von D(f) anzeigen. Der zusätzliche Nicht-Null-Eintrag entspricht dem erwunschten Spiegel mit einer Frequenz gleich der Frequenz FS des Umwandlungstaktsignals CC oberhalb oder unterhalb der Frequenz des ersten Analogsignals, das der Zeile in den Matrixgleichungen zugeordnet ist. Bei einem Ausfuhrungsbeispiel wurde ein Verjunger mit potenzierter Kosinus-Charakteristik (raised-cosine taper) erfolgreich angelegt, um die in die Matrix ein- und austretenden periodischen Fehler zu gewichten.
  • Der Digital/Analog-Wandler 204 ist charakterisiert, um die Zielfrequenzantworten seiner am Aufbau beteiligten Umwandlungsfilter zu bestimmen, wie es nachfolgend mit Bezug auf 21 beschrieben ist. Eine derartige Charakterisierung ist erforderlich, um das im Vorhergehenden genannte Verfahren, das zu verwenden ist, um die Zielfrequenzantwort des Filters 830 in jeder Umwandlungstaktperiodenzahl zu bestimmen, zu ermoglichen. Bei einem Beispiel weist das Digitaleingangssignal, das dem Digitaleingang 202 des Modifiziertes-Digitalsignal-Generators 842 zugefuhrt wird, einen einzigen Nicht-Null-Digitaleingangssignalwert in der Umwandlungstaktperiode, die direkt auf jeden positiv laufenden (oder negativ laufenden) Ubergang des subharmonischen Taktsignals SHC folgt, und einen Null-Digitaleingangssignalwert in jeder der verbleibenden N – 1 Umwandlungstaktperioden auf. Das durch das Digital/Analog-Umwandlungssystem 800 ansprechend auf ein derartiges Digitaleingangssignal erzeugte Analogausgangssignal ist ein Puls mit einem Tastverhaltnis von 1:N. Der Ausgangssignalverlauf des Digital/Analog-Umwandlungssystems 800 unterliegt dann einer Fourier-Transformation oder einer anderen geeigneten Zeitbereich-zu-Frequenzbereich-Transformation, um eine Frequenzantwort des Umwandlungsfilters (entsprechend dem im Nachfolgenden mit Bezug auf 21 beschriebenen Element 24) des Umwandlungskanals Null des Digital/Analog-Wandlers 204 zu erzeugen. Der im Vorhergehenden beschriebene Prozess wird mit einem Digitaleingangssignal wiederholt, bei dem der einzige Nicht-Null-Digitaleingangssignalwert gegenüber dem Ubergang des subharmonischen Taktsignals SHC um 1, 2, 3, ..., (N – 1) Umwandlungstaktperioden zeitlich versetzt ist, um die Frequenzantworten der Umwandlungsfilter der Umwandlungskanäle 1 bis (N – 1) des Digital/Analog-Wandlers 204 zu bestimmen. Die berechneten Umwandlungsfilterantworten werden dann in die obigen Matrixgleichungen eingefügt, um eine Zielfrequenzantwort des Filters 830 in der entsprechenden Umwandlungstaktperiodenzahl zu bestimmen. Anschließend werden die Filterkoeffizienten für das Filter 830 in der entsprechenden Umwandlungstaktperiodenzahl aus der entsprechenden Zielfrequenzantwort bestimmt.
  • Die Wirksamkeit, mit der der Modifiziertes-Digitalsignal-Generator 842 den periodischen Fehler des Digital/Analog-Wandlers 204 unterdruckt, hangt von der Genauigkeit ab, mit der das Filter 830 seiner entsprechenden Zielfrequenzantwort in jeder Umwandlungstaktperiodenzahl nahekommt. Dies hängt wiederum teilweise von der Ordnung des entsprechenden Filters ab. Ein Erhöhen der Ordnung des Filters 830 erhoht jedoch die Komplexität des Filters und die Aufgabe eines Bestimmens der Werte der Filterkoeffizienten desselben, da die Anzahl von Filterkoeffizienten, deren Werte bestimmt werden müssen, von der Ordnung des Filters abhangt.
  • Bei manchen Anwendungen kann die Zielfrequenzantwort des zyklisch zeitlich variierenden Filters 830 in jeder der Umwandlungstaktperiodenzahlen so angesehen werden, dass sie sich um eine relativ kleine Differenz von einer gemeinsamen Zielfrequenzantwort, die dem Filter 830 in allen der Umwandlungstaktperiodenzahlen gemeinsam ist, unterscheidet.
  • Ebenso kann die Zielfrequenzantwort des Korrekturfilters 821 jedes der Filterkanäle 813 des zyklisch zeitlich variierenden Filters 836 so angesehen werden, dass sie sich um eine relativ kleine Differenz von einer gemeinsamen Zielfrequenzantwort, die den Korrekturfiltern 821 aller der Filterkanale 813 des Filters 836 gemeinsam ist, unterscheidet. Die gemeinsame Zielfiltercharakteristik ermoglicht es, dass unter Verwendung von Ausfuhrungsbeispielen der zyklisch zeitlich variierenden Filter 830 und 836 mit weniger Abgriffen durch ein zusatzliches Verwenden eines Fester-Koeffizient-Filters, um eine gemeinsame Zielfiltercharakteristik bereitzustellen, eine spezifizierte Unterdruckung des periodischen Fehlers des Digital/Analog-Wandlers 204 erreicht werden kann.
  • 18 ist ein Blockdiagramm, das ein weiteres Beispiel eines Digital/Analog-Umwandlungssystems 800 zeigt, bei dem der Modifiziertes-Digitalsignal-Generator 842 auf einem zyklisch zeitlich variierenden Filter 830 basiert, das im Vorhergehenden mit Bezug auf 16 beschrieben ist, bei dem ein Fester-Koeffizient-Filter 838 zwischen den Ausgang des Seitenwegs 833 und einen Eingang des Summierungselements 839 geschaltet ist. Eine Verzogerungsschaltung 867, die eine Verzogerung bereitstellt, die die Kausalitat des Filters 830 bewahrt, befindet sich auf dem Hauptweg 831. Bei einem Ausfuhrungsbeispiel, bei dem die Filterkoeffizienten des zeitlich variierenden Filters 830 und des Fester-Koeffizient-Filters 838 skaliert sind, wird die Skalierungsschaltung 857 bei dem zweiten Weg 833 des zeitlich variierenden Filters 830 weggelassen, und es wird eine Skalierungsschaltung (nicht gezeigt), die dem zeitlich variierenden Filter 830 und dem Fester-Koeffizient-Filter 838 gemeinsam ist, zwischen den Ausgang des Fester-Koeffizient-Filters 838 und den entsprechenden Eingang des Summierungselements 839 geschaltet. Das Beispiel des in 18 gezeigten Modifiziertes-Digitalsignal-Generators 842 stellt eine spezifische Unterdrückung des signalabhängigen periodischen Fehlers des Digital/Analog-Wandlers 204 bereit, wobei das Filter 830 weniger Abgriffe als bei dem Beispiel des in 16 gezeigten Modifiziertes-Digitalsignal-Generators 842 aufweist.
  • Um die Filtercharakteristik des Fester-Koeffizient-Filters 838 zu bestimmen, ist der Digital/Analog-Wandler 204 wie im Vorhergehenden beschrieben charakterisiert, um eine Zielfiltercharakteristik fur das Filter 830 in jeder Umwandlungstaktperiodenzahl zu bestimmen. Die Zielfiltercharakteristiken werden anschließend analysiert, um eine gemeinsame Zielfiltercharakteristik zu identifizieren, und das Fester-Koeffizient-Filter 838 ist entworfen, um einer derartigen gemeinsamen Zielfiltercharakteristik nahezukommen. Anschließend wird fur jede Umwandlungstaktperiodenzahl die tatsachliche Filtercharakteristik des Fester-Koeffizient-Filters 838 von der Zielfiltercharakteristik des Filters 830 subtrahiert, um eine entsprechende inkrementale Zielfiltercharakteristik zu erzeugen. Ein Satz von Filterkoeffizienten, die es ermöglichen, dass das zeitlich variierende Filter 830 in einer spezifizierten Toleranz die inkrementale Zielfiltercharakteristik in der entsprechenden Umwandlungstaktperiodenzahl zu nahern, wird anschließend bestimmt.
  • Die Zwei-Wege-Implementierung des im Vorhergehenden mit Bezug auf 17 beschriebenen zyklisch zeitlich variierenden Filters 836 kann ahnlich modifiziert werden, um das Fester-Koeffizient-Filter 838 zwischen den Ausgang des Summierungselements 839, der mit dem Ausgang des Filterkanals FC0 verbunden ist, und das zusatzliche Summierungselement (nicht gezeigt), das den Seitenweg und den Hauptweg summiert, zu schalten. Ein derartiges modifiziertes Filter 836 stellt eine spezifische Unterdruckung des signalabhängigen periodischen Fehlers des Digital/Analog-Wandlers 204 bereit, wobei das Korrekturfilter 821 jedes Filterkanals 813 weniger Abgriffe als bei dem in 17 gezeigten Beispiel des Modifiziertes-Digitalsignal-Generators 842 aufweist.
  • Bei dem Beispiel des zyklisch zeitlich variierenden Filters 836, das im Vorhergehenden mit Bezug auf 17 beschrieben wurde, ist das Korrekturfilter 821 jedes Filterkanals 813 mit einer Frequenz gleich der Frequenz FS des Umwandlungstaktsignals CC des Digital/Analog-Wandlers 204 wirksam. Filter, die eine annehmbare Leistung mit hohen Betriebsfrequenzen bereitstellen, sind in der Regel schwierig zu entwerfen. Bei dem in 17 gezeigten Filterkanal 819, und bei jedem der verbleibenden Filterkanale 813, bilden das Korrekturfilter 821 und der Abwärtsabtaster 823 zusammen einen Dezimator 807. Durch Implementieren des Dezimators in jedem Filterkanal 813 als einen Polyphasendezimator kann die Operationsfrequenz des Korrekturfilters 821, das den Dezimator 807 in jedem Filterkanal 813 bildet, reduziert werden, und es kann eine annehmbare Leistung selbst mit hoher Umwandlungsfrequenz erreicht werden.
  • 19 ist ein Blockdiagramm, das ein Beispiel 870 eines exemplarischen Filterkanals 819 des in 17 gezeigten Filters 836 zeigt, bei dem der Dezimator 807 als ein Polyphasendezimator implementiert ist. Dies macht es moglich, dass die Korrekturfilter mit der Frequenz des subharmonischen Taktsignals SHC wirksam sind. Die verbleibenden Filterkanale 813, die Polyphasenimplementierungen ihrer jeweiligen Dezimatoren aufweisen, sind ahnlich aufgebaut. Der Filterkanal 870 setzt sich aus einem Polyphasendezimator 871 und einem Aufwärtsabtaster 825 zusammen, die in Reihe geschaltet sind. Der Polyphasendezimator 871 entspricht dem im Vorhergehenden mit Bezug auf 17 beschriebenen Dezimator 807. Auch der Aufwartsabtaster 825 ist im Vorhergehenden mit Bezug auf 17 beschrieben. Die Anzahl von Phasen entspricht der Anzahl von Filterkanalen 813 (17) in dem auf einem zyklisch zeitlich variierenden Filter basierenden Modifiziertes-Digitalsignal-Generator 842 und ist somit gleich der Zahl der Subharmonischen der Umwandlungsfrequenz gleich der Periodizitat des periodischen Fehlers des Digital/Analog-Wandlers 204. Bei dem gezeigten Beispiel ist der Polyphasendezimator 871 ein Vierphasendezimator.
  • Bei dem Polyphasendezimator 871 bilden drei in Reihe geschaltete Verzogerungsschaltungen 873 ein Eingangsschieberegister 875, drei in Reihe geschaltete Zwei-Eingange-Summierungselemente 877 bilden eine Ausgangsschaltung 879, und vier Phasen, jede durch ein Bezugszeichen 881 angezeigt, erstrecken sich zwischen Knoten des Eingangsschieberegisters 875 und entsprechenden Knoten der Ausgangsschaltung 879. Jede Phase 881 setzt sich aus einem Abwartsabtaster 883 und einer entsprechenden Korrekturfilterkomponente 885, die zwischen einen Knoten des Eingangsschieberegisters 875 und einen entsprechenden Knoten der Ausgangsschaltung 879 in Reihe geschaltet ist, zusammen. Bei dem gezeigten Vierphasenbeispiel ist jeder Abwartsabtaster 883 ein 4:1-Abwartsabtaster, und der Aufwartsabtaster 825 ist ein 4:1-Aufwärtsabtaster. Im Allgemeinen ist jeder Abwärtsabtaster 883 ein N:1-Abwartsabtaster, und der Aufwartsabtaster 825 ist ein a:1-Aufwartsabtaster, wobei N die Anzahl von Filterkanalen 813 in dem Modifiziertes-Digitalsignal-Generator 842 ist. Die Korrekturfilterkomponenten 885 sind Komponenten des im Vorhergehenden mit Bezug auf 17 beschriebenen Korrekturfilters 821.
  • In jeder Phase 881 ist der Abwartsabtaster 883 der Korrekturfilterkomponente 885 vorgeschaltet. Folglich ist die Korrekturfilterkomponente 885 bei 1/N der Frequenz des Umwandlungstaktsignals CC des Digital/Analog-Wandlers 204 wirksam, d. h. mit der Frequenz des subharmonischen Taktsignals SHC. Daruber hinaus sind, da die Korrekturfilterkomponenten 885 die Komponenten des Korrekturfilters 821 (17) des Dezimators 807 bilden, die Abgriffe des Korrekturfilters 821 auf die Korrekturfilterkomponenten 885 des Polyphasendezimators 871 verteilt. Bei einem Beispiel, in dem das Korrekturfilter 821 ein 9-Abgriff-Filter ist, sind die Korrekturfilterkomponenten 885 dreier der Phasen 881 Zwei-Abgriff-Filter, und die Korrekturfilterkomponente 885 einer der Phasen 881 ist ein Drei-Abgriff-Filter. Bei Beispielen von Polyphasendezimatoren 871, bei denen die Anzahl von Phasen 881 großer als die Anzahl von Abgriffen des Korrekturfilters 821 ist, ist jede Korrekturfilterkomponente 885 entweder ein Ein-Abgriff-Filter, d. h. ein vorbestimmter Gewinn, oder ein Null-Abgriff-Filter. Phasen, in denen die Korrekturfilterkomponente 885 ein Null-Abgriff-Filter ist, können weggelassen werden. Mehr Informationen bezuglich einer Polyphasenimplementierung ist durch P. P. Vaudyanathan in Multirate Systems and Filter Banks, 122–125, Prentice-Hall, ISBN 0-13-605718-7 (1993) offenbart.
  • Bei einem Ausfuhrungsbeispiel des Modifiziertes-Digitalsignal-Generators 842, das einen Polyphasendezimator 871 aufweist, kann bei zumindest einigen der Filterkanale 813 die Funktion zumindest eines Teils des Eingangsschieberegisters 875 durch die Verzogerungsschaltung 809 und das Eingangsschieberegister 811 bereitgestellt sein (17). Daruber hinaus konnen das Eingangsschieberegister 875 und die Abwartsabtaster 883 von den Polyphasendezimatoren 871 von zwei oder mehr der Filterkanäle 813 gemeinschaftlich verwendet werden.
  • Ein Beispiel eines Modifiziertes-Digitalsignal-Generators 842 ahnlich dem im Vorhergehenden mit Bezug auf 18 beschriebenen, bei dem das Fester-Koeffizient-Filter 838 zwischen den Seitenwegausgang einer Zwei-Wege-Implementierung des zyklisch zeitlich variierenden Filters 830 und den Eingang des Summierungselements 839 geschaltet ist, kann so beeinflusst werden, dass es polyphasenartig implementiert werden kann. Bei einer derartigen Implementierung erzeugen N Filterkanäle 813 das modifizierte Digitalsignal. Jeder Filterkanal 813 weist N Korrekturfilterkomponenten 885 auf. Jede Korrekturfilterkomponente 885 ist mit der Frequenz des subharmonischen Taktsignals SHC wirksam.
  • Die im Vorhergehenden beschriebenen Ausführungsbeispiele des Modifiziertes-Digitalsignal-Generators 206 sind in der Regel in Hardware implementiert, wie beispielsweise als eine integrierte Schaltung mit bipolaren N-MOS, P-MOS oder CMOS-Bauelementen. Entwurfsbibliotheken, die Entwurfe fur derartige Schaltungselemente, wie beispielsweise Summierungselemente, Differenzierungselemente, Multiplizierer, Filter, Skalierer, Verzogerungselemente, Rundungsschaltungen und flüchtige und nichtfluchtige Speicher aufweisen, sind handelsublich und konnen verwendet werden, um eine derartige Hardwareimplementierung des Modifiziertes-Digitalsignal-Generators 206 zu entwerfen. Der Digital/Analog-Wandler 204 kann auf demselben Substrat wie der Modifiziertes-Digitalsignal-Generator 206 hergestellt sein oder kann ein unabhangiges Bauelement sein, das beispielsweise durch eine gedruckte Schaltungsplatine mit dem Modifiziertes-Digitalsignal-Generator verbunden sein kann. Alternativ kann der Modifiziertes-Digitalsignal-Generator 206 aus gesonderten Schaltungselementen, die durch eine gedruckte Schaltungsplatine oder eine beliebige andere Zwischenverbindungstechnik miteinander verbunden sind, hergestellt sein.
  • Die im Vorhergehenden beschriebenen Ausfuhrungsbeispiele des Modifiziertes-Digitalsignal-Generators 206 können alternativ in vorgefertigte Hardware, wie beispielsweise eine anwendungsspezifische integrierte Schaltung (ASIC; ASIC = application-specific integrated circuit) oder ein feldprogrammierbares Gate-Array (FPGA; FPGA – field-programmable gate array) implementiert sein. Entwurfsbibliotheken, die Entwurfe für derartige Schaltungselemente, wie beispielsweise Summierungselemente, Differenzierungselemente, Multiplizierer, Filter, Skalierungselemente, Verzögerungselemente, Rundungsschaltungen und flüchtige und nichtflüchtige Speicher bereitstellen, sind handelsublich und können verwendet werden, um eine derartige vorgefertigte Hardware zu konfigurieren, um den Modifiziertes-Digitalsignal-Generator 206 bereitzustellen.
  • Die im Vorhergehenden beschriebenen Ausfuhrungsbeispiele des Modifiziertes-Digitalsignal-Generators 206 konnen alternativ in Software implementiert sein, die auf einer geeigneten Rechenvorrichtung (nicht gezeigt), wie beispielsweise einem Mikroprozessor oder einem Digitalsignalprozessor (DSP) ablauft. Der Digital/Analog-Wandler 204 kann zusätzlich einen Teil eines Digitalsignalprozessors bilden. Programmierungsmodule, die in der Lage sind, eine Rechenvorrichtung zu programmieren, um derartige Elemente, wie beispielsweise Summierungselemente, Differenzierungselemente, Multiplizierer, Filter, Skalierungselemente Verzögerungselemente und Rundungsschaltungen, bereitzustellen, sind handelsublich und konnen verwendet werden, um eine Rechenvorrichtung zu programmieren, um eine Softwareimplementierung des Modifiziertes-Digitalsignal-Generators 206 bereitzustellen. Bei derartigen Softwareimplementierungen des Modifiziertes-Digitalsignal-Generators 206 sind die verschiedenen in dieser Offenbarung beschriebenen Elemente in der Regel ephemer und bestehen in der Regel lediglich vorubergehend, während das Programm ablauft.
  • Das Programm, auf das ansprechend die Rechenvorrichtung wirksam ist, kann in ein geeignetes computerlesbares Medium (nicht gezeigt), wie beispielsweise einen Satz von Disketten, eine optisch lesbare Platte, eine Festplatte, eine CD-ROM, eine DVD-ROM, einen Flashspeicher, einen Nur-Lese-Speicher oder einen programmierbaren Nur-Lese-Speicher eingebunden sein. Das Programm wird anschließend auf einen Speicher übertragen, der einen Teil der Rechenvorrichtung bildet oder sich außerhalb der Rechenvorrichtung befindet. Alternativ kann das Programm durch eine geeignete Datenverknupfung auf den Speicher der Rechenvorrichtung ubermittelt werden.
  • Die im Vorhergehenden beschriebenen Implementierungen des Modifiziertes-Digitalsignal-Generators 206 unterscheiden sich bezüglich der Betriebsgeschwindigkeit, wobei die Hardwareimplementierung in der Regel die hochste Operationsgeschwindigkeit und die Softwareimplementierung in der Regel die niedrigste Operationsgeschwindigkeit aufweist. Der Modifiziertes-Digitalsignal-Generator 206 kann anders als in den soeben beschriebenen Beispielen implementiert sein.
  • Bei den im Vorhergehenden beschriebenen Beispielen eines Digital/Analog-Umwandlungssystems gemäß verschiedenen Ausführungsbeispielen der Erfindung ist das an dem Digitaleingang 202 empfangene Digitaleingangssignal ein beliebiges Digitalsignal, das durch den Digital/Analog-Wandler 204 in ein Analogsignal umwandelbar ist. Bei anderen Digital/Analog-Umwandlungssystemen ist das der Digital/Analog-Umwandlung unterworfene Digitaleingangssignal vorab bekannt. Beispielsweise weisen manche Typen einer Analogsignalquelle einen Speicher auf, in dem ein Digitalsignal gespeichert ist, das ein Analogsignal definiert. Um das Analogsignal zu erzeugen, wird das Digitalsignal aus dem Speicher gelesen und durch einen Digital/Analog-Wandler in ein Analogsignal umgewandelt. Gemäß einem Ausfuhrungsbeispiel der Erfindung ist bei einer Analogsignalquelle, in der der Digital/Analog-Wandler einem periodischen Fehler unterworfen ist, ein modifiziertes Digitalsignal in dem Speicher gespeichert. Wenn das modifizierte Digitalsignal aus dem Speicher gelesen und in den Digital/Analog-Wandler eingegeben wird, unterdruckt es den periodischen Fehler des Digital/Analog-Wandlers.
  • 20A ist ein Blockdiagramm, das ein Beispiel eines Analogsignalgenerators 900 gemäß einem Ausfuhrungsbeispiel der Erfindung zeigt. 20B ist ein Blockdiagramm, das ein Beispiel einer Modifiziertes-Digitalsignal-Quelle 902 zeigt, die in der Lage ist, das durch den Analogsignalgenerator 900 verwendete modifizierte Digitalsignal zu erzeugen. Auf 20A Bezug nehmend setzt sich der Analogsignalgenerator 900 aus einem Digital/Analog-Wandler 204 und einem Speicher 904 zusammen. Der Digital/Analog-Wandler 204 ist einem periodischen Fehler unterworfen, wie es im Vorhergehenden beschrieben ist. Der Ausgang des Speichers 904 ist mit dem Eingang des Digital/Analog-Wandlers 204 verbunden. Der Ausgang des Digital/Analog-Wandlers 204 stellt das Analogsignal bereit. Der Speicher 904 speichert Modifiziertes-Digitalsignal-Werte, die ein modifiziertes Digitalsignal bilden, das, wenn es in den Digital/Analog-Wandler 204 eingegeben wird, den periodischen Fehler des Digital/Analog-Wandlers 204 unterdrückt.
  • Um ein Analogsignal zu erzeugen, wird das modifizierte Digitalsignal aus dem Speicher 904 gelesen und in den Digital/Analog-Wandler 204 eingegeben. Wenn der Signalverlauf des Analogsignals ein sich wiederholender Signalverlauf ist, wird das modifizierte Digitalsignal wiederholt aus dem Speicher 904 gelesen. Der Digital/Analog-Wandler wandelt das modifizierte Digitalsignal in ein Analogsignal, indem die periodischen Fehler des Digital/Analog-Wandlers unterdrückt werden. Wenn dem Digital/Analog-Wandler 204 das modifizierte Digitalsignal bereitgestellt wird, ist der Speicher ansprechend auf sowohl das Umwandlungstaktsignal CC als auch das subharmonische Taktsignal SHC wirksam, um zu gewahrleisten, dass das aus dem Speicher 902 gelesene modifizierte Digitalsignal mit dem periodischen Fehler des Digital/Analog-Wandlers 204 phasenverriegelt ist.
  • Bezug nehmend auf 205 setzt sich die Modifiziertes-Digitalsignal-Quelle 902 aus einem Digitaleingang 202, einem Modifiziertes-Digitalsignal-Generator 206 und einem Speicher 906 zusammen. Ein Digitaleingangssignal, das den spezifizierten Signalverlauf des durch die Analogsignalquelle 900 zu erzeugenden Analogsignals darstellt, wird an dem Digitaleingang 202 empfangen. Der Modifiziertes-Digitalsignal-Generator 206 ist wie im Vorhergehenden beschrieben ansprechend auf das Digitaleingangssignal wirksam, um das modifizierte Digitalsignal zu erzeugen, und die Modifiziertes-Digitalsignal-Werte, die das modifizierte Digitalsignal bilden, werden in dem Speicher 906 gespeichert. Bei manchen Ausfuhrungsbeispielen ist der Speicher 906 dieselbe Speichervorrichtung wie der Speicher 904. Bei anderen Ausfuhrungsbeispielen unterscheidet sich der Speicher 906 von dem Speicher 904, in welchem Fall die Modifiziertes-Digitalsignal-Werte uber eine geeignete Datenverknupfung von dem Speicher 906 zu dem Speicher 904 kopiert werden.
  • Während sie das modifizierte Digitalsignal erzeugen und speichern, sind der Modifiziertes-Digitalsignal-Generator 206 und der Speicher 906 ansprechend auf ein Umwandlungstaktsignal CC' und ein subharmonisches Taktsignal SHC' wirksam. Das Umwandlungstaktsignal CC' und das subharmonische Taktsignal SHC' weisen dieselbe zeitliche Beziehung wie das Umwandlungstaktsignal CC und das subharmonische Taktsignal SHC in dem Analogsignalgenerator 900 auf. Bei manchen Ausfuhrungsbeispielen weisen das Umwandlungstaktsignal CC' und das subharmonische Taktsignal SHC' dieselbe Frequenz wie das Umwandlungstaktsignal CC bzw. das subharmonische Taktsignal SHC auf. in diesem Fall sind der Modifiziertes-Digitalsignal-Generator 206 und der Speicher 906 mit der Umwandlungsfrequenz des Digital/Analog-Wandlers 204 wirksam. Bei anderen Ausfuhrungsbeispielen wird das Digitaleingangssignal dem Digitaleingang 202 bereitgestellt, oder der Modifiziertes-Digitalsignal-Generator holt die Digitaleingangssignalwerte mit einer Rate, die sich von der Echtzeitrate des Digitaleingangssignals unterscheidet und in der Regel geringer als diese ist. in diesem Fall unterscheiden sich das Umwandlungstaktsignal CC' und das subharmonische Taktsignal SHC' bezuglich der Frequenz von dem Umwandlungstaktsignal CC bzw. dem subharmonischen Taktsignal SHC proportional zu der sich unterscheidenden Rate des Digitaleingangssignals. Zudem ist der Modifiziertes-Digitalsignal-Generator 206 mit einer Rate wirksam, die sich von der Umwandlungsfrequenz des Digital/Analog-Wandlers 204 proportional zu der sich unterscheidenden Rate des Digitaleingangssignals unterscheidet. Dies macht es möglich, dass der Modifiziertes-Digitalsignal-Generator 206 problemlos in Software implementiert werden kann, wie es im Vorhergehenden beschrieben ist. Ein Implementieren des Modifiziertes-Digitalsignal-Generators 206 in Software und ein Betreiben des Modifiziertes-Digitalsignal-Generators in geringerer Geschwindigkeit als Echtzeit ermoglicht die Verwendung von Filterstrukturen, die betrachtlich komplexer sind, als es bei einer Hardwareimplementierung machbar wäre. Derartige komplexe Filterstrukturen stellen eine effektivere periodische Unterdruckung als einfachere Filterstrukturen, die der Zielfilterantwort lediglich nahekommen konnen, bereit.
  • Mathematische Analyse
  • 1. Einführung
  • Dieser Abschnitt der Offenbarung liefert eine mathematische Analyse der hierin mit Bezug auf 16–19 beschriebenen Prozesse zum Unterdrucken der signalabhangigen periodischen Fehler von Digital/Analog-Wandlern. Digital/Analog-Wandler, die Interpolatoren oder Verschachtelungsvorrichtungen aufweisen, die mit einem ganzzahligen Teilvielfachen der Umwandlungsfrequenz des Digital/Analog-Wandlers wirksam sind, weisen im Allgemeinen Zeitsteuerungs- oder Amplitudenfehler auf, die sich alle N Umwandlungstaktperioden wiederholen. Die hierin dargelegte Analyse ist auch auf Digital/Analog-Umwandlungssysteme anwendbar, bei denen mehrere Digital/Analog-Wandler zur Bildung eines Digital/Analog-Wandlers mit einer Umwandlungsfrequenz, die ein ganzzahliges Vielfaches der Umwandlungsfrequenz der einzelnen Digital/Analog-Wandler ist, verschachtelt sind. In dieser Analyse beschreibt Abschnitt 2, wie derartige periodische Fehler erzeugt werden; Abschnitt 3 entwickelt Verminderungsmodelle in dem Frequenzbereich fur periodische Zeit- und Amplitudenfehler und Abschnitt 5 entwickelt ein Verfahren zum Unterdrucken derartiger periodischer Fehler durch Verwenden eines sich aus N diskreten Filtercharakteristiken zusammensetzenden Modifiziertes-Digitalsignal-Generator.
  • 21 ist ein Blockdiagramm, das ein Modell eines Digital/Analog-Umwandlungssystems 10 zeigt, das einen Digital/Analog-Wandler 12 aufweist, der eine Umwandlungsfrequenz aufweist und einem periodischen Fehler mit einer Periodizität gleich der der N-ten Subharmonischen der Umwandlungsfrequenz unterworfen ist. Das Digital/Analog-Umwandlungssystem 10 weist zusätzlich einen Modifiziertes-Digitalsignal-Generator 14 auf, der den periodischen Fehler des Digital/Analog-Wandlers 12 unterdruckt.
  • 21 zeigt und die nachfolgend dargelegte Analyse beschreibt ein Beispiel des Digital/Analog-Wandlers 12, der wie ein verschachtelter Digital/Analog-Wandler aufgebaut ist, der sich aus N Digital/Analog-Wandlern und einer Summierungskette 42 zusammensetzt. Ein beispielhafter Digital/Analog-Wandler ist bei 20 gezeigt. Um eine Verwechselung zwischen dem Digital/Analog-Wandler 12 und seiner am Aufbau beteiligten Digital/Analog-Wandler 20 zu vermeiden, werden im Nachfolgenden die am Aufbau beteiligten Digital/Analog-Wandler 20 als Digital/Analog-Umwandlungskanale 20 bezeichnet. Das Bezugszeichen 20 wird zusatzlich zur Bezugnahme auf die Digital/Analog-Umwandlungskanale als Ganzes verwendet.
  • Ein konzeptionelles kontinuierliches erstes Analogsignal xc(t) wird mit einer Abtastfrequenz FS gleich der Umwandlungsfrequenz FS des Digital/Analog-Wandlers 12 abgetastet. Die Abtastung wird unter Verwendung eines Kamms mit einer Periode T gleich der Periode 1/FS der Umwandlungsfrequenz FS durchgefuhrt. Die Abtastung erzeugt eine Eingangsimpulssequenz x(t), die nicht länger eine kontinuierliche zeitliche Funktion ist, sondern Nicht-Null-Werte nur zu Zeitpunkten qTs aufweist, wobei q eine ganze Zahl ist. Die Eingangsimpulssequenz x(t) wird durch N Filterkanäle verarbeitet, von denen ein Beispiel bei 30 gezeigt ist. Jeder Filterkanal 30 setzt sich aus einem Korrekturfilter 32 und einem gestaffelten Abwartsabtaster 34 zusammen, die in Reihe geschaltet sind. Das Korrekturfilter 32 und der gestaffelte Abwärtsabtaster 34 bilden zusammen einen Dezimator. Das Korrekturfilter 32 weist eine Impulsantwort auf, die durch gn(t) dargestellt ist, wobei n die Anzahl der Filterkanäle 30 ist, in denen sich das Korrekturfilter 32 befindet (0 ≤ n ≤ N – 1). In jedem Filterkanal 30 tastet der gestaffelte Abwartsabtaster 34 die Ausgabe des Korrekturfilters 32 um einen Faktor von N abwarts ab und gibt mit einem Zeitversatz von n Umwandlungstaktperioden den sich ergebenden Wert an einen entsprechenden Eingang der Summierungskette 44 aus. Die Summierungskette verschachtelt die durch den gestaffelten Abwärtsabtaster 34 in allen der Filterkanale 30 ausgegebenen Werte zur Bildung einer modifizierten Impulssequenz xp(t), die an den Digital/Analog-Wandler 12 ausgegeben wird.
  • Wie im Vorhergehenden erwahnt, setzt sich der Digital/Analog-Wandler 12 aus N Digital/Analog-Umwandlungskanälen 20 zusammen. Jeder Digital/Analog-Umwandlungskanal 20 setzt sich aus einem gestaffelten Aufwartsabtaster 22 und einem Umwandlungsfilter 24 zusammen, die in Reihe geschaltet sind. Der gestaffelte Abwärtsabtaster 22 tastet die modifizierte Impulssequenz xp(t) um einen Faktor von N abwärts ab. Der gestaffelte Abwartsabtaster 22 in jedem Umwandlungskanal 20 wahlt sequentiell einen entsprechenden Wert der modifizierten Eingangsimpulssequenz xp(t) aus und präsentiert den ausgewahlten Wert dem entsprechenden Umwandlungsfilter 24. Jedes Umwandlungsfilter 24 weist eine entsprechende Impulsantwort hn(t) auf.
  • 2. Erzeugungsmechanismus für subharmonische Spiegel
  • Bei einem idealen Nullte-Ordnung-Halten-Digital/Analog-Wandler (ZOH-Digital/Analog-Wandler; ZOH = zero-order-hold) 12 stellt jedes Umwandlungsfilter 24 nominal eine Kastenauto-Funktion einer Länge TS dar, die die gewichtete Impulsausgabe durch den jeweiligen gestaffelten Abwartsabtaster 22 uber aufeinanderfolgende Umwandlungstaktperioden hinweg in konstante Werte umwandeln wurde. Wie es nachfolgend gezeigt ist, konnen die Impulsantworten der Umwandlungsfilter 24 aus ihrer nominalen Form modifiziert werden, um den Effekt von Abtastzeitfehlern (und Amplitudenfehlern) der entsprechenden Digital/Analog-Umwandlungskanale 20 darzustellen. In diesem Abschnitt wird davon ausgegangen, dass die Korrekturfilter 32 einen Eins-Gewinn, d. h. eine Durchgangscharakteristik aufweisen, um zu zeigen, wie ein periodischer Fehler in dem Digital/Analog-Wandler 12 auftreten kann. Da der Modifiziertes-Digitalsignal-Generator 14 die Eingangsimpulssequenz x(t) unverandert lasst, ist die modifizierte Impulsfrequenz xp(t) identisch zu der Eingangsimpulssequenz x(t) und der Modifiziertes-Digitalsignal-Generator 14 verschwindet im Wesentlichen. Wie der Modifiziertes-Digitalsignal-Generator 14 N Korrekturfilter 32 verwendet, um die modifizierte Eingangsimpulssequenz xp(t), die in den Digital/Analog-Wandler 12 eingegeben wird, um den periodischen Fehler des Digital/Analog-Wandlers 12 zu unterdrucken, ist nachfolgend in Abschnitt 5 beschrieben.
  • In dem Zeitbereich ist die Gestaffelte-Abwärtsabtastung-Funktion dn(t), die durch den gestaffelten Abwartsabtaster 34 in dem n-ten Filterkanal 30 und durch den gestaffelten Abwartsabtaster 22 in dem n-ten Digital/Analog-Umwandlungskanal 20 durchgefuhrt wird, durch:
    Figure DE102008010962B4_0005
    gegeben, wobei k ein Summierungsindex ist. In jedem Filterkanal 30 stellt die Gestaffelte-Abwartsabtastung-Funktion dn(t), die durch den gestaffelten Abwartsabtaster 34 durchgeführt wird, eine gestaffelte Abwärtsabtastung der Ausgabe des entsprechenden Korrekturfilters 32 bereit. Eine Untersuchung der Gestaffelte-Abwärtsabtastung-Funktion dn(t) zeigt, dass sie bei allen Abtastmomenten pTs einen Wert von 0 aufweist, außer wenn p mod N = n. Wenn p mod N = n gilt, ist die Gestaffelte-Abwartsabtastung-Funktion dn(t) gleich 1. Folglich lasst der gestaffelte Abwärtsabtaster 34 lediglich einen von N der durch das Korrekturfilter 32 ausgegebenen Impulse durch.
  • Die Summierungskette 44 summiert die Ausgaben der gestaffelten Abwärtsabtaster 34 aller Filterkanäle 30. Die summierten Gestaffelte-Abwartsabtastung-Funktionen, die auf n indiziert sind, kommutieren die Ausgaben der Filterkanale 30 wirksam, um die modifizierte Impulssequenz xp(t) zu erzeugen, die in den Digital/Analog-Wandler 12 eingegeben wird. Jeder der Filterkanäle 30 stellt einen modifizierten Wert der modifizierten Impulssequenz bereit, der in jeder Periode des subharmonischen Taktsignals in einen entsprechenden der Umwandlungskanale 20 des Digital/Analog-Wandlers 12 eingegeben wird. Wahrend 21 eine Kommutierung zu einer einzelnen modifizierten Impulssequenz xp(t) mit voller Rate veranschaulicht, die in den Digital/Analog-Wandler 12 eingegeben wird, verbindet ein mathematisch gleichbedeutendes Modell lediglich den Ausgang jedes Filterkanals 30 direkt mit dem Eingang des entsprechenden Umwandlungskanals 20 des Digital/Analog-Wandlers 12, wie es nachfolgen mit Bezug auf 25 beschrieben ist.
  • Wahrend eine Anzahl von Funktionen besteht, die die im Vorhergehenden beschriebene Funktionalität einer Gestaffelte-Abwärtsabtastung-Funktion dn(t), was in Gleichung (1) dargestellt ist, aufweist, weist die Gestaffelte-Abwartsabtastung-Funktion dn(t) eine einfache Fourier-Transformation Fn(f) auf, die die folgende Analyse vereinfacht. Die Fourier-Transformation Fn(f) der Gestaffelte-Abwartsabtastung-Funktion dn(t) ist durch:
    Figure DE102008010962B4_0006
    gegeben, wobei 6 die diracsche Deltafunktion ist.
  • Das Spektrum Yn(f) der Analogausgangssignalkomponente yn(t), die ansprechend auf die Eingangsimpulssequenz x(t) durch jeden Umwandlungskanal 20 ausgegeben wird, ist durch: Yn(f) = [Xp(f)·(f)]Hn(f) (3) gegeben, wobei Xp(f), Yn(f) und Hn(f) jeweils die Fourier-Transformationen der Eingangsimpulssequenz x(t), der durch den n-ten Umwandlungskanal 20 ausgegebenen Analogausgangssignalkomponente yn(t) und der Impulsantwort hn(t) des Umwandlungsfilters 24 des n-ten Umwandlungskanals 20 sind, und das Sternchen (*) eine Faltung bezeichnet.
  • Ein Erweitern der Gleichung (3) ergibt:
    Figure DE102008010962B4_0007
  • Das Spektrum Yc(f) des Analogausgangssignals yc(t), das durch den Digital/Analog-Wandler 12 ausgegeben wird, ist durch die Summe der Ausgangsspektren Yn(f) der Analogausgangssignalkomponenten yn(t), die durch die Digital/Analog-Umwandlungskanale 20 ausgegeben werden, gegeben:
    Figure DE102008010962B4_0008
  • Ein Vertauschen der Reihenfolge der Summierungen ergibt:
    Figure DE102008010962B4_0009
  • Es ist ersichtlich, dass das Spektrum Yc(f) des durch den Digital/Analog-Wandler 12 ausgegebenen Analogausgangssignals yc(t) sich aus mehreren Spiegeln des Spektrums Xc(f) der Eingangsimpulssequenz x(t) zusammensetzt, die in der Frequenz durch Vielfache von FS/N versetzt und durch die innere Summierung gewichtet sind. Die innere Summierung ist eng auf eine DFT der Antworten uber die Frequenzantworten Hn der N Umwandlungsfilter 24 hinweg bezogen. Es sei darauf hingewiesen, dass die DFT über n vorliegt, was die Kanalnummer bezeichnet, und ihre Ausgaben fur eine Frequenz f durch k indexiert sind.
  • Wenn die Umwandlungsfilter 24 aller Umwandlungskanale 20 dieselbe Impulsantwort hn aufweisen, ist das Spektrum Yc(f) des durch den Digital/Analog-Wandler 12 ausgegebenen Analogausgangssignals auf:
    Figure DE102008010962B4_0010
    ausgeartet, weil:
    Figure DE102008010962B4_0011
  • Dies ist lediglich die Ausgabe eines Ausfuhrungsbeispiels des Digital/Analog-Wandlers 12 ohne irgendwelche periodischen Fehler. Bei einem Ausführungsbeispiel jedoch, bei dem die Antworten der Umwandlungsfilter 24 aller Umwandlungskanäle 20 nicht gleich sind, ergeben die Summen fur Werte von k ≠ 0 unerwunschte subharmonische Spiegel mit Nicht-Null-Pegeln. Die DFT Ψk(f) über die nichtidentischen Frequenzantworten Hn(f) der Umwandlungsfilter 24 der N Umwandlungskanale 20 hinweg ist wie folgt definiert:
    Figure DE102008010962B4_0012
  • Mit dieser Ersetzung wird das Spektrum Yc(Y) des durch den Digital/Analog-Wandler 12 ausgegebenen Analogausgangssignals zu:
    Figure DE102008010962B4_0013
  • Dies zeigt, dass die relativen Pegel der subharmonischen Spiegel einfach durch die OFT uber die Frequenzantworten Hn(Y) der Umwandlungsfilter 24 hinweg bestimmt werden. Die Verhaltnisse der Beträge der DFT fur Nicht-Null-Werte von k bezuglich des Betrags der OFT fur k = 0 sind die relativen Pegel des erwunschten Teils des Analogausgangssignals des Digital/Analog-Wandlers 12 gegenüber dem unerwunschten Teil des Analogausgangssignals, d. h., die subharmonischen Spiegel. Eine FFT (FFT = fast Fourier transform = schnelle Fourier-Transformation) kann verwendet werden, um die Wirksamkeit einer Auswertung dieser Antwort zu verbessern.
  • 3. Modellieren eines periodischen Zeitsteuerungsfehlers
  • Anfanglich wird das unkorrigierte Ausgangsspektrum eines nicht verschachtelten Ausfuhrungsbeispiels des Digital/Analog-Wandlers 12 mit lediglich einem periodischen Zeitsteuerungsfehler betrachtet. Die Antworten der am Aufbau beteiligten Digital/Analog-Umwandlungskanale 20 des Digital/Analog-Wandlers 12 werden durch die Impulsantworten hn(t) ihrer entsprechenden Umwandlungsfilter 24 bestimmt. In dieser Analyse ist die Ausgabe des Digital/Analog-Wandlers 12 als y(t) bezeichnet, da keine Unterdruckung des periodischen Fehlers durchgeführt wird. Ein Modellieren lediglich des Effekts von Zeitsteuerungsfehlern bedeutet, dass jeder Umwandlungskanal 20 durch einen entsprechenden Zeitsteuerungsfehler τn vermindert ist. 22 ist ein Graph, der die ZOH-Kastenauto-Funktion eines reprasentativen Umwandlungskanals 20 des Digital/Analog-Wandlers 12 zeigt. N entsprechende Kastenauto-Funktionen sind erforderlich, um die NRZ-Impulsantworten (NRZ = non-return-to-zero = Ohne-Ruckkehr-zu-Null) des Digital/Analog-Wandlers 12 unter Verwendung dieses Modells zu modellieren.
  • Die vordere Kante der Kastenauto-Funktion für den n-ten Digital/Analog-Umwandlungskanal 20 des Digital/Analog-Wandlers 12 wird durch einen Zeitsteuerungsfehler τn verzogert, und die Breite der Kastenauto-Funktion ist durch: Ψn = TS – (τn – τn+1) gegeben, wobei τn+1 der Zeitsteuerungsfehler der vorderen Kante der Kastenauto-Funktion des (n + 1)-ten Digital/Analog-Umwandlungskanals 20 ist. Es sei darauf hingewiesen, dass die Breite ψn periodisch in N ist. Ein Signal, das durch einen ZOH-Digital/Analog-Wandler hindurchgeht, erleidet eine Gruppenverzögerung gleich der Zeit zu dem Mittelpunkt der Kastenauto-Funktion. Diese Gruppenverzogerung ist durch:
    Figure DE102008010962B4_0014
    gegeben. Die Breite und Verzögerung sind Funktionen von Zeitsteuerungsfehlern sowohl des aktuellen (n-ten) Digital/Analog-Umwandlungskanals 20 als auch des nachsten ((n + 1)-ten) Digital/Analog-Umwandlungskanals 20. Es sei darauf hingewiesen, dass die Verzogerungen bipolar, fruh oder spat anzeigend, sein können, und dass der Index n als modulo N interpretiert wird. Die Verminderungsantworten sind die Fourier-Transformationen der Kastenauto-Funktionen hn(t) und sind durch:
    Figure DE102008010962B4_0015
    gegeben.
  • Die Veranderung der Breite Ψn von der Nominalbreite von TS verursacht frequenzabhangige Unterschiede bei den Antworten Hn(f) uber den gesamten Frequenzbereich hinweg. Zusatzlich bringen die Abtastzeitversatzfehler τn, τn+1 bei jeder Phase einen unterschiedlichen Linearphasenterm ein. Der erste Linearphasenterm in der zweiten Gleichung liegt in der kausalen Anforderung bezüglich der nominalen Kastenauto-Funktion begrundet. Unter diesem Verminderungsmodell ist die Fourier-Transformation Ψk(f) der Veranderungen der Breite ψn durch:
    Figure DE102008010962B4_0016
    gegeben.
  • Die ZOH-TS/2-Verzogerung verursacht einen Linearphasenterm in dem Ausgangsspektrum und ist für die Periodischer-Fehler-Pegel unerheblich. Fur kleine Werte von τn sind die ψn-Werte nahe TS und die sinc-Amplituden unterscheiden sich unwesentlich. Die Linearphasenterme
    Figure DE102008010962B4_0017
    bringen im Allgemeinen die großten Unterschiede in diesen Frequenzantworten ein, und zwar im Besonderen mit hoheren Signalfrequenzen.
  • Auf den Fall des Zeitsteuerungsfehlers zuruckkommend wird nachfolgend die Antwort des Digital/Analog-Umwandlungssystems 10 auf, eine einfache Sinuskurve beschrieben. Angenommen, die Eingangsimpulssequenz x(t) wird durch Abtasten eines kosinusförmigen ersten Analogsignals xc(t) mit einer Amplitude Ae, einer Frequenz Fe und einer Phase Φe erhalten und durch: xc(t) = Aecos(2πFet + ϕe) (14) dargestellt, wobei die Frequenz Fe des ersten Analogsignals normal so angesehen wird, dass sie für reale Signale nicht negativ ist.
  • Die Fourier-Transformation des ersten Analogsignals ist:
    Figure DE102008010962B4_0018
  • Das Spektrum des ersten Analogsignals, das mit einer Abtastungsfrequenz FS gleich der Umwandlungsfrequenz FS des Digital/Analog-Wandlers 12 abgetastet wird, ist die skalierte periodische Wiederholung des Spektrums des ersten Analogsignals auf FS:
    Figure DE102008010962B4_0019
  • Das Spektrum des Analogausgangssignals yc(t), das durch den Digital/Analog-Wandler 12 ansprechend auf die Eingangsimpulssequenz ausgegeben wird, ist somit durch:
    Figure DE102008010962B4_0020
    gegeben. Nur diese Funktion weist ein Nicht-Null-Gewicht mit den Frequenzen der Spektralkomponenten auf. Somit lautet Gleichung 17 wie Folgt:
    Figure DE102008010962B4_0021
  • In Gleichung 18 zeigen sich subharmonische Spektralkomponenten, die mit Frequenzversatzen von kFS/N von der Frequenz Fe des ersten Analogsignals vorliegen. Eine Auswertung bei lediglich wenigen kleinen Werten von m ergibt alle Spektralkomponenten in den niedrigen Nyquist-Regionen.
  • Der nachfolgende Abschnitt 7 enthalt die Herleitung der Gewichte der unkorrigierten Spektralkomponenten mit Frequenzen
    Figure DE102008010962B4_0022
    Diese Herleitung ist bei einer numerischen Auswertung dieser Spektralkomponenten nutzlich.
  • 4. Modellierung einer endlichen Anstiegszeit und eines periodischen Amplitudenfehlers
  • Dieser Abschnitt zeigt, wie die Funktionen hn(t), die die Impulsantworten der Umwandlungsfilter 24 beschreiben, zusätzlich endliche Anstiegszeiten emulieren konnen. 23 ist ein Blockdiagramm, das ein Modell des Umwandlungsfilters 24 zeigt, bei dem s = j2πf. Die durch die Funktion hn(t) dargestellte Impulsantwort kann wie folgt entwickelt werden. Der Impuls gibt einen Integrator 50 ein, und zwar über einen Hauptweg, der ein Summierungselement 52 umfasst und den Integrator anregt, um einen Ausgangsschritt einer Höhe 1 (für einen Eins-gewichteten Impuls) zu einem Zeitpunkt 0 zu erzeugen. Der Impuls tritt auch in einen Seitenweg ein, der eine Verzogerung 54 enthalt, die eine Verzögerung einer Dauer von ψn bereitstellt. Eine Zeit ψn, nachdem der ursprungliche Impuls ankommt, tritt der Impuls aus der Verzögerung 54 aus, wird invertiert und über das Summierungselement 52 in den Integrator 50 eingegeben. Dies erzeugt einen gleichen und entgegengesetzten Schritt, der die Ausgabe des Integrators 50 auf 0 zuruckstellt, wodurch die Kastenauto-Funktion abgeschlossen wird. Eine zusatzliche Verzögerung 56, die eine Verzogerung einer Dauer von in erzeugt, verzogert die durch den Integrator 50 ausgegebene Kastenauto-Funktion, um den im Vorhergehenden beschriebenen Zeitsteuerungsfehler zuimplementieren.
  • Eine oder mehrere zusatzliche Transferfunktionen, die beispielsweise einen Lineare-Anstiegszeit-Effekt oder periodische Amplitudenfehler darstellen, können in das im Vorhergehenden mit Bezug auf 23 beschriebene Modell eingebracht werden. 24 ist ein Blockdiagramm, das ein Beispiel eines Modells zeigt, das zusatzlich einen Block 58 aufnimmt, der eine einfache RC-Antwort darstellt. Bei einem Beispiel stellt τr die Anstiegszeit des Digital/Analog-Wandlers 12 dar. Das in 24 gezeigte Modell kann weiter auf n indiziert werden, um Umwandlungskanale 20 mit unterschiedlichen Anstiegszeiten zu modellieren. Bei Ausfuhrungsbeispielen, bei denen die Umwandlungskanale 20 sich in ihrer Anstiegszeit vernachlassigbar unterscheiden, trägt die Anstiegszeit nicht zu dem periodischen Fehler bei. In diesem Fall ist es einfacher, die Anstiegszeitmodellierung zu der Ausgabe des Digital/Analog-Wandlers 12 zu bewegen, wo sie wirksam ein Teil des Rekonstruktionsfilters wird. Der Term an in Block 58 stellt einen periodischen Amplitudenfehler zwischen Umwandlungskanalen 20 dar. Die periodischen Amplitudenfehler konnten alternativ in die ursprüngliche Kastenauto-basierte Analyse aufgenommen werden.
  • Das im Vorhergehenden beschriebene exemplarische Modell und die im Vorhergehenden beschriebenen exemplarischen Analysen lassen sich in die Klasse linearer, periodischer, zeitlich variierender Systeme einordnen. Damit das Unterdrückungsschema gut funktionieren kann, mussen die Verminderungen die Linearitätsbedingungen genau erfüllen.
  • 5. Korrekturanalyse
  • 25 ist ein Blockdiagramm, das eine gleichwertige, jedoch einfachere Darstellung des Modells des Digital/Analog-Urmandlungssystems 10 zeigt, das im Vorhergehenden mit Bezug auf 21 beschrieben ist. In der in 25 gezeigten Darstellung setzt sich jeder Umwandlungskanal 20 aus einem entsprechenden Umwandlungsfilter 24 zusammen, das eine entsprechenden modifizierte Eingangsimpulssequenzkomponente xp(t) aus einem entsprechenden Filterkanal 30 des Modifiziertes-Digitalsignal-Generators 14 empfangt.
  • Der Prozess zum Bestimmen der Frequenzantworten der N Korrekturfilter 32, die den sich aus Verminderungen des Digital/Analog-Wandlers 12 ergebenden periodischen Fehler unterdrucken, deren Modellierung im Vorhergehenden beschrieben wurde, wird nachfolgend beschrieben. Zudem konnen die Korrekturfilter 32 gleichzeitig andere frequenzabhängige Effekte, wie beispielsweise einen sinc-Abfall und Anstiegszeiteffekte, korrigieren. Derartige Korrekturen sind ebenfalls beschrieben, das Hauptaugenmerk wird jedoch auf ein Unterdrucken des periodischen Fehlers des Digital/Analog-Wandlers 12 gelegt. Bei den meisten Anwendungen kann es wirksamer sein, getrennte Filter zu verwenden, um derartige andere frequenzabhangige Effekte zu korrigieren.
  • Das Spektrum Y(f) des Analogausgangssignals y(t), das ohne den Modifiziertes-Digitalsignal-Generator 14 durch den Digital/Analog-Wandler 12 ausgegeben wird, ist im Vorhergehenden beschrieben. Das Spektrum Yc(f) des Analogausgangssignals yc(t), das durch das Digital/Analog-Umwandlungssystem 10 ausgegeben wird, das die Kaskadenanordnung des Modifiziertes-Digitalsignal-Generators 14 und des Digital/Analog-Wandlers 12 aufweist, wird nachfolgend beschrieben.
  • Das Spektrum Yn(f) der Analogausgangssignalkomponente yn(t), das durch jeden Umwandlungskanal 20 des Digital/Analog-Wandlers 12 ausgegeben wird, ist durch: Yn(f) = {[X(f)Gn(f)]·Fn(f)}Hn(f) (19) gegeben, wobei Gn(f) die Fourier-Transformation der Impulsantwort gn(t) des Korrekturfilters 32 ist, Es sei darauf hingewiesen, das X(f) und Gn(Y) periodisch in FS sind.
  • Ein Erweitern von Gleichung 19 ergibt:
    Figure DE102008010962B4_0023
  • Das Spektrum Y(f) des Analogausgangssignals yc(t), das durch das Digital/Analog-Umwandlungssystem 10 ausgegeben wird, ist einfach die Summe der Spektren Yn(f) der Analogausgangssignalkomponenten yn(t), die durch die entsprechenden Umwandlungskanäle 20 ausgegeben werden:
    Figure DE102008010962B4_0024
  • Ein Vertauschen der Reihenfolge der Summierung ergibt:
    Figure DE102008010962B4_0025
    Gleichung 22 zeigt, dass das gewünschte Ausgangsspektrum erhalten wird, wenn k = 0 und, dass N – 1 unerwunschte subharmonische Spektralkomponenten zusatzlich erhalten werden, wenn k ≠ 0.
  • Es wird eine Eingangsimpulssequenz betrachtet, die durch Abtasten eines ersten Analogsignals mit einer Frequenz Fe erhalten wird. Wie soeben gezeigt, umfasst das aus einer derartigen Eingangsimpulssequenz erzeugtes Analogausgangssignal subharmonische Spektralkomponenten in in der Frequenz durch FS/N beabstandeten Intervallen. Die Korrekturfilter 32 selbst sind jedoch nur an der Eingangsimpulssequenz mit der Frequenz Fe des ersten Analogsignals wirksam, das auf der Umwandlungsfrequenz FS periodisch wiederholt wird. Bekannt sein muss die Antwort jedes Korrekturfilters 32 mit der Frequenz Fe, derart, dass die unerwunschten subharmonischen Spektralkomponenten in dem interessierenden (analogen) Frequenzbereich unterdruckt sind. Wie im Vorhergehenden erwähnt, ergibt ein Abtasten eines Analogsignals xc(t), das eine reale Kosinuskurve ist und eine Frequenz Fe mit einer Abtastfrequenz von FS aufweist, eine Eingangsimpulssequenz x(t) mit einem Spektrum ergibt, das durch:
    Figure DE102008010962B4_0026
    dargestellt ist.
  • Die Analyse kann durch ein anfangliches Betrachten einer durch Abtasten eines ersten Analogsignals, das ein Einzelfrequenzkomplexexponentialsignal mit der Frequenz Fe ist, gewonnenen Eingangsimpulssequenz vereinfacht werden. Die Argumentation für diesen Ansatz ist wie folgt:
    Man betrachte zwei gleiche reale Systeme (konjugierte symmetrische Antwort), die konzeptionell in der Lage sind, eine durch Abtasten eines komplexen ersten Analogsignals erhaltene Eingangsimpulssequenz zu verarbeiten. Wenn die positiven Frequenzkomponenten eines realen Signals an ein System angelegt werden und die konjugierten negativen Frequenzkomponenten an das andere angelegt werden, sind die Ausgaben dieser zwei Systeme durch das Linearitats-Theorem Kehrwerte. Wenn die komplexen konjugierten Ausgaben zusammenaddiert werden, gleichen sich die Imaginarteile aus, was ein reales Ausgangssignal ergibt. Daher beschreibt die konzeptionelle Antwort des Realsystems auf lediglich die positiven (oder negativen) Frequenzkomponenten die Operation des Systems fur reale Signale, d. h. fur Signale mit keiner Imaginarkomponente.
  • Das Spektrum des komplexen Exponentialsignals ist durch:
    Figure DE102008010962B4_0027
    gegeben.
  • Die nachfolgende Erorterung beschrankt sich auf eine Betrachtung der ersten Nyquist-Region, die als –FS/2 ≤ f < FS/2 definiert ist. Die (kontinuierliche, nicht abgetastete) Frequenz des ersten Analogsignals ist ebenfalls auf die Nyquist-Region beschrankt, in der der periodische Fehler des Digital/Analog-Wandlers 12 unterdruckt wird. Eine Verallgemeinerung auf andere Nyquist-Regionen ist geradlinig, und eine Erweiterung auf die zweite Nyquist-Region mit RZ (RZ = return-to-zero = Rückkehr-zu-Null) und Dublett-Haltefunktionen wird nachfolgend in Abschnitt 6 beschrieben. Das Ziel ist es, Gleichung 24 so umzuordnen, um die den subharmonischen Spektralkomponenten der ersten Nyquist-Region zugeordneten Spektralantworten zu erhalten. Um dies zu erhalten, wird Gleichung 21, die das Spektrum des Analogausgangssignals beschreibt, das durch das Digital/Analog-Umwandlungssystem 10 ausgegeben wird, mit den Frequenzen aller subharmonischen Spektralkomponenten in der ersten Nyquist-Region ausgewertet.
  • Die Frequenzen der subharmonischen Spektralkomponenten sind durch:
    Figure DE102008010962B4_0028
    gegeben, wobei p N Werte annimmt, die Werte der Gleichung 25 zur Folge haben, die in der ersten Nyquist-Region liegen.
  • Der Minimalwert von p ist durch:
    Figure DE102008010962B4_0029
    gegeben, wobei ⌊⌋ die ganzzahlige Untergrenze des Arguments anzeigt.
  • Der Maximalwert von p ist durch: Pmax = Pmin + N – 1 (27) gegeben, d. h., N Werte von p.
  • Mit einem ersten Analogsignal, das ein komplexes Exponentialsignal ist, ist das Spektrum des Analogausgangssignals mit den Frequenzen der subharmonischen Spektralkomponenten durch:
    Figure DE102008010962B4_0030
    gegeben.
  • Die erwünschte Spektralkomponente entspricht p = 0, und die unerwünschten subharmonischen Spektralkomponenten entsprechend den Nicht-Null-Werten von p. Es sei darauf hingewiesen, dass –N + 1 ≤ Pmin ≤ 0 und 0 ≤ Pmax ≤ N – 1.
  • Wenn p = 0:
    Figure DE102008010962B4_0031
  • Der Impuls kann nur einen Wert aufweisen, wenn k + mN = 0, was nur fur k = m = 0 gelten kann.
  • Das Gewicht des unerwunschten Impulses mit der Frequenz Fe des ersten Analogsignals ist durch:
    Figure DE102008010962B4_0032
    gegeben.
  • Fur die Nicht-Null-Werte von p sind die Gewichte der unerwunschten subharmonischen Spektralkomponenten durch:
    Figure DE102008010962B4_0033
    gegeben, wenn p – k modN = 0.
  • Wenn dies wahr ist, impliziert dies: p – k = mN, (32) wobei m eine ganze Zahl ist.
  • Unter dieser Bedingung: k = p – mN. (33)
  • Es sei auch darauf hingewiesen, dass Gn(f) periodisch in FS ist. Mit diesen zwei Ergebnissen sind die Gewichte der unerwünschten subharmonischen Spektralkomponenten durch:
    Figure DE102008010962B4_0034
    gegeben. Da eine Unterdruckung aller unerwünschten subharmonischen Spektralkomponenten erwunscht ist, sollte dieser Ausdruck fur alle Nicht-Null-Werte von p 0 sein.
  • Für eine beliebige Frequenz Fe des ersten Analogsignals können nun N Gleichungen mit N Unbekannten geschrieben werden. Die erwunschte Antwort wird erhalten, wenn p = 0, und die erwunschte Antwort mit der Frequenz Fe kann als:
    Figure DE102008010962B4_0035
    bezeichnet werden, wobei D(Fe) die spezifizierte Antwort des Digital/Analog-Umwandlungssystems 10 ist, daher seine Normierung durch AeejΦe/TS. Eine Vereinfachung der Gleichung 35 ergibt:
    Figure DE102008010962B4_0036
  • Die Charakteristiken der spezifizierten Antwort werden nachfolgend entwickelt. Da die Frequenz Fe des ersten Analogsignals eine beliebige Frequenz, durch f in den nachfolgenden Gleichungen bezeichnet, in der ersten Nyquist-Region sein kann, Gleichung (34) und (36) verallgemeinert werden, um die N Beschränkungsgleichungen bezuglich der Frequenzantworten Gn(f) der Korrekturfilter 32 uber die erste Nyquist-Region zu ergeben:
    Figure DE102008010962B4_0037
    wobei D(f), wie im Vorhergehenden erwahnt, die spezifizierte Antwort ist.
  • Ist eine Korrektur von sinc und sonstiger Amplitudenunebenheit und nichtlinearer Phaseneffekte erwunscht, kann obige Funktion modifiziert werden, um derartige Korrekturen zu umfassen, wie es im Vorhergehenden erwahnt ist. Das Ziel der hierin beschriebenen Analyse ist jedoch, dass das Digital/Analog-Umwandlungssystem 10 dieselbe nominale Antwort ausweist, die auftreten wurde, wenn der Digital/Analog-Wandler 12 keine Zeitsteuerungsfehler aufweisen wurde und der Modifiziertes-Digitalsignal-Generator 14 weggelassen wurde. In diesem Fall wird die nominale Kastenauto-Funktion als die spezifizierte Antwort verwendet.
  • Wenn die Korrekturfilter 32 synthetisiert sind, sind sie im Allgemeinen nicht-kausal. Zu dem Zeitpunkt der Synthese kann eine zusätzliche Verzogerung in die spezifizierte Antwort aufgenommen werden, um die Filter kausal zu machen. Diese Verzögerung sollte ein ganzzahliges Vielfaches der Umwandlungsperiode 1/FS sein, um die einfachsten Korrekturfilter zu ergeben. Andernfalls wurden die Korrekturfilter eine gebrochene Interpolationsfunktion durchfuhren mussen.
  • Fur die derzeitige Analyse ist die spezifizierte Antwort wie folgt: D(f) = TSsinc(TSf)e–jπfTs (38)
  • Dies basiert auf dem Verstandnis, dass die Antworten der Korrekturfilter 32 im Allgemeinen nicht-kausal sind. In der Praxis sollten sich die einfachsten Korrekturfilter ergeben, wenn D(f) gleich des Mittels der Antworten Hn(f) der Umwandlungsfilter 24 ist, die den Digital/Analog-Wandler 12 bilden.
  • Mit einer gegebenen Frequenz konnen die Beschrankungsgleichungon bezuglich der Korrekturfilter 32 in Matrixform wie folgt ausgedruckt sein:
    Figure DE102008010962B4_0038
    wobei:
    Figure DE102008010962B4_0039
  • Diese Gleichungen konnen gelost werden, um eine Zielantwort fur jedes Korrekturfilter 32 mit jeder interessierenden Frequenz zu ergeben. Um Zielfrequenzantworten fur Korrekturfilter über einen spezifizierten Bereich von Frequenzen hin zu erhalten, wird dieser Satz von Gleichungen über den spezifizierten Bereich von Frequenzen formuliert und gelöst.
  • Es können manche pathologischen Situationen ins Auge gefasst werden, bei denen die Matrix nicht umkehrbar ist, diese sollten jedoch in der Praxis nicht auftreten, vorausgesetzt, dass die Fehler des Digital/Analog-Wandlers 12 relativ klein sind, z. B. die Zeitsteuerungsfehler verglichen mit der Umwandlungsperiode klein sind. Während ein Teil der im Vorhergehenden dargelegten Analyse beschrieb, wie manche allgemeine periodische Zeitsteuerungs- und Amplitudenfehler periodische Fehler mit einer Periodizitat gleich der der Subharmonischen der Umwandlungsfrequenz verursachen können, sei darauf hingewiesen, dass die Korrekturmethodologie sich lediglich mit den Frequenzantworten von am Aufbau beteiligten Umwandlungskanalen 20 befasst. Es wird keine Aufmerksamkeit darauf verwendet, welcher Mechanismus verursacht hat, dass sich die Frequenzantworten der Umwandlungskanale unterscheiden.
  • Auf der vorhergehenden Analyse basierende Korrekturen sind nur in der Nyquist-Region gultig, fur die die Analyse durchgefuhrt wurde. Ein Ausfuhrungsbeispiel eines Modifiziertes-Digitalsignal-Generators 14, der Korrekturfilter 32 mit Zielfrequenzantworten basierend auf der im Vorhergehenden beschriebenen Analyse aufweist, ist im Allgemeinen nicht in der Lage, signalabhangige periodische Fehler des Digital/Analog-Wandlers 12 in anderen Nyquist-Regionen zu unterdrucken. Der Digital/Analog-Wandler 12 beinhaltet jedoch in der Regel ein Rekonstruktionsfilter (nicht gezeigt). Ein Zweck des Rekonstruktionsfilters ist es, derartige Fehler zu unterdrücken. Ein Verwenden der vorhergehenden Analyse, um die Zielantworten der Korrekturfilter 32 mit einer bestimmten Frequenz des ersten Analogsignals zu bestimmen, führt zu Korrekturfilterantworten, die die periodischen Fehler mit den Frequenzen von N – 1 der Subharmonischen der Umwandlungsfrequenz FS vollstandig unterdrucken.
  • Bei typischen Anwendungen stellt das in das Digital/Analog-Umwandlungssystem 10 eingegebene Digitaleingangssignal ein erstes Analogsignal mit einem Bereich von Frequenzen dar. Die Folgen von Sprungen in Gleichung (39), die auftreten können, wenn die Frequenz des ersten Analogsignals über einen Bereich von Frequenzen gewobbelt wird, werden durch Erzeugen eines überspezifizierten Systems von Gleichungen unterdrückt, auf die hin eine gewichtete Losung kleinster Quadrate gefunden wird, wie es im Vorhergehenden beschrieben ist.
  • 6. RZ und Dubletterweiterungen
  • Eine Operation des Digital/Analog-Umwandlungssystems 10 kann durch Verwenden eines RZ- oder Dublett-Signalverlaufs in die zweite Nyquist-Region erweitert werden. 26 ist ein Graph, der einen nominalen Dublett-Signalverlauf zeigt. Die Frequenzantwort dieser Funktion gipfelt in der zweiten Nyquist-Region und ist in der zweiten Nyquist-Region wesentlich flacher als der NRZ-Signalverlauf. Der RZ-Signalverlauf ähnelt dem Dublett-Signalverlauf, außer dass der negativ laufende Teil des in 26 gezeigten Signalverlaufs durch einen Teil mit einer Amplitude von 0 ersetzt wird.
  • 27 ist ein Graph, der einen Dublett-Signalverlauf mit periodischen Abtastfehlern zeigt. Die Zeitsteuerung des n-ten Dubletts ist durch drei Zeitpunkte charakterisiert: (1) der Zeitpunkt des Beginns des positiv laufenden Teils τ2n, (2) der Zeitpunkt des Beginns des negativ laufenden Teils und (3) der Zeitpunkt des Endes des negativen Teils. In 27 sind die Zeitsteuerungsfehler zwischen diesen drei Zeitpunkten und ihren entsprechenden Nominalzeitpunkten, die in 26 gezeigt sind, durch τ2n, τ2n +1 und τ2(n+1) angezeigt. Der Zeitpunkt (1) entspricht auch dem Ende des negativen Teils des Pulses des vorangehenden Dubletts und Zeitpunkt (3) entspricht dem Beginn des positiven Teils des Pulses des nachsten Dubletts. Zusatzlich konnen periodisch variierende multiplikative Amplitudenfehler vorliegen, die durch ν2n, und ν2n+1 dargestellt sind. Es konnen auch systematische Gewinnunterschiede zwischen den positiven und negativen Pulsen vorliegen, die durch δ+ und δ– dargestellt sind.
  • Die Frequenzantworten der periodisch verminderten Dublette sind durch:
    Figure DE102008010962B4_0040
    gegeben, wobei der vordere Linearphasenterm nur derjenige ist, der benotigt wird, um das Dublett nominal kausal zu machen.
  • Durch Definieren von:
    Figure DE102008010962B4_0041
    können die Frequenzantworten der Dublette wie Folgt ausgedruckt werden:
    Figure DE102008010962B4_0042
  • Wenn alle periodischen Zeit- und Amplitudenfehler gleich sind, werden keine subharmonischen Spektralkomponenten erzeugt. Wenn alle Fehlerterme 0 sind, konnen die Dublettantworten wesentlich vereinfacht werden, jedoch ist die im Vorhergehenden dargelegte Form die allgemeine Form, die mit einem Dublett-Ausführungsbeispiel des Digital/Analog-Wandlers 12 mit einem periodischen Fehler verwendet werden muss.
  • Die Losung folgt der fur das NRZ-Ausfuhrungsbeispiel in der ersten Nyquist-Region unter Verwendung einer Dublett-Transferfunktion (oder einer RZ-Transferfunktion, wenn der zweite Teil ausgenommen ist), außer fur die Werte von p, die den interessierenden subharmonischen Spektralkomponenten entsprechen. Ein Unterschied ist der, dass die subharmonischen Spektralkomponenten, die zu unterdrucken sind, sich nicht mehr in angrenzenden Frequenzregionen befinden, da sie sich in negativen und positiven zweiten Nyquist-Regionen befinden, die durch die erste Nyquist-Region getrennt sind. Der im Vorhergehenden beschriebene Punkt bezuglich des plotzlichen Eintreffens und Weggangs periodischer Fehler ist nun dahingehend verschlimmert, dass periodische Fehler plotzlich in zwei statt lediglich einer Nyquist-Region eintreffen und dieselben verlassen. Um dieses Problem zu unterdrucken, wird die im Vorhergehenden beschriebene Technik eines Addierens von zwei Gleichungen zu der Matrix und eines Erhaltens einer gewichteten Losung kleinster Quadrate verwendet, wobei jedoch vier zusätzliche Gleichungen in die Matrix aufgenommen sind. Ein Anwenden dieser Technik ist einfach, jedoch ist die zusatzliche Verschlechterung der Unterdruckungsleistung, die anfallen kann, nicht bekannt.
  • 7. Herleitung der Gewichte der unkorrigierten Spektralkomponenten
  • Eine Auswertung des unkorrigierten Ausgangsspektrums aufgrund eines realen kosinusformigen ersten Analogsignals mit den Frequenzen der subharmonischen Spektralkomponenten ist durch Betrachten der subharmonischen Spektralkomponenten, die durch eine Eingangsimpulssequenz erzeugt werden, die durch Abtasten des ersten Analogsignals mit einer Frequenz von Fe erhalten wird, und derjenigen, die durch eine Eingangsimpulssequenz erzeugt werden, die durch Abtasten des ersten Analogsignals mit einer Frequenz von –Fe erhalten wird, vereinfacht.
  • Man definiere die Spektren X+(f), X–(f) der Eingangsimpulssequenzen, die die im Vorhergehenden beschriebenen ersten Analogsignale darstellen, als:
    Figure DE102008010962B4_0043
    Zusätzlich: X(f) = X+(f) + X–(f) (46)
  • Das Spektrum des Analogausgangssignals, das durch das Digital/Analog-Umwandlungssystem 10 aufgrund einer Eingangsimpulssequenz, die das erste Analogsignal mit der positiven Frequenz darstellt, ausgegeben wird, ist:
    Figure DE102008010962B4_0044
  • Dieses Spektrum kann lediglich einen Nicht-Null-Wert mit den Frequenzen der Impulse aufweisen. Diese konnen wie folgt fallen:
    Figure DE102008010962B4_0045
    wobei p eine ganze Zahl ist, wie es im Vorhergehenden beschrieben ist. Der wert des Spektrums des Analogausgangssignals mit diesen Frequenzen ist durch:
    Figure DE102008010962B4_0046
    gegeben.
    der Impuls weist nur einen Wert auf, wenn sein Argument gleich Null ist. Dies impliziert: m + k – p / N = 0 ⇒ m = p – k / N ⇒ p – k = mN (50)
  • Das Gewicht des Impulses fur diesen Wert ist durch:
    Figure DE102008010962B4_0047
    gegeben, da Ψk(f) periodisch in k modulo N ist.
  • Eine ähnliche Entwicklung wird verwendet, um die Gewichte der subharmonischen Spektralkomponenten aufgrund der Eingangsimpulssequenz zu bestimmen, die das erste Analogsignal mit der negativen Frequenz darstellt. Mit einer derartigen Eingangsimpulssequenz treten Anregungsimpulse mit den Frequenzen
    Figure DE102008010962B4_0048
    auf. Das Gewicht der subharmonischen Spektralkomponenten ist durch:
    Figure DE102008010962B4_0049
    gegeben.
  • Diese Offenbarung beschreibt die Erfindung ausfuhrlich unter Verwendung veranschaulichender Ausfuhrungsbeispiele. Jedoch ist die Erfindung durch die angehangten Anspruche definiert und nicht auf die beschriebenen konkreten Ausführungsbeispiele beschränkt.

Claims (40)

  1. Digital/Analog-Umwandlungssystem (200, 800, 10), das folgende Merkmale aufweist: einen Digitaleingang (202), der betreibbar ist, um ein Digitaleingangssignal zu empfangen; einen Digital/Analog-Wandler (204, 12) mit einer Umwandlungsfrequenz, wobei der Digital/Analog-Wandler (204, 12) einem periodischen Fehler mit einer Periodizität gleich der einer N-ten Subharmonischen der Umwandlungsfrequenz unterworfen ist, wobei N eine ganze Zahl ist; und einen Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14), der zwischen den Digitaleingang (202) und den Digital/Analog-Wandler (204, 12) geschaltet ist und ansprechend auf das Digitaleingangssignal betreibbar ist, um ein modifiziertes Digitalsignal zu erzeugen, wobei das modifizierte Digitalsignal eine dynamische digitale Unterdrückungskomponente aufweist, die den periodischen Fehler des Digital/Analog-Wandlers (204, 12) unterdrückt.
  2. System gemäß Anspruch 1, bei dem: der periodische Fehler einen signalunabhängigen periodischen Fehler aufweist; und der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) eine Korrekturwertquelle aufweist, die betreibbar ist, um N signalunabhängige Korrekturwerte zyklisch auszugeben, um einen signalunabhängigen Abschnitt der digitalen Unterdrückungskomponente bereitzustellen, wobei der signalunabhängige Abschnitt den signalunabhängigen periodischen Fehler unterdrückt.
  3. System gemäß Anspruch 1, bei dem der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) folgende Merkmale aufweist: eine Korrekturwertquelle, die betreibbar ist, um N Versatzkorrekturwerte zyklisch auszugeben; und ein Summierungselement, das betreibbar ist, um entsprechende Werte des modifizierten Digitalsignals durch Summieren (1) der N Versatzkorrekturwerte, die durch die Korrekturwertquelle zyklisch ausgegeben werden, und (2) entsprechender Werte entweder (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist, zu erzeugen.
  4. System gemäß Anspruch 1, bei dem: der periodische Fehler einen signalabhängigen periodischen Fehler aufweist; und der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) folgende Merkmale aufweist: eine Korrekturwertquelle, die betreibbar ist, um N signalabhängige Korrekturwerte zyklisch auszugeben, einen signalabhängigen Unterdrückungssignalgenerator, der ansprechend auf die N signalabhängigen Korrekturwerte, die durch die Korrekturwertquelle zyklisch ausgegeben werden, und das Digitaleingangssignal betreibbar ist, um einen signalabhängigen Abschnitt der digitalen Unterdrückungskomponente zu erzeugen, und ein Kombinierungselement, das betreibbar ist, um das Digitaleingangssignal und den signalabhängigen Abschnitt der digitalen Unterdrückungskomponente in das modifizierte Digitalsignal einzugliedern.
  5. System gemäß Anspruch 1, bei dem der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) folgende Merkmale aufweist: eine Korrekturwertquelle, die betreibbar ist, um N Gewinnkorrekturwerte zyklisch auszugeben; einen Multiplizierer, der betreibbar ist, um entsprechende Werte des modifizierten Digitalsignal durch Multiplizieren (1) der durch die Korrekturwertquelle zyklisch ausgegebenen N Gewinnkorrekturwerte und (2) entsprechender Werte entweder (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist, zu erzeugen.
  6. System gemäß Anspruch 1, bei dem der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) folgende Merkmale aufweist: eine Korrekturwertquelle, die betreibbar ist, um N Gewinnkorrekturwerte zyklisch auszugeben; einen Multiplizierer, der betreibbar ist, um entsprechende Produktwerte durch Multiplizieren (1) der durch die Korrekturwertquelle ausgegebenen N Gewinnkorrekturwerte und (2) entsprechender Werte entweder (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist, zu erzeugen; und ein Summierungselement, das betreibbar ist, um entsprechende Werte des modifizierten Digitalsignals durch Summieren (1) der Produktwerte und (2) der entsprechenden Werte entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals zu erzeugen.
  7. System gemäß Anspruch 1, bei dem der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) folgende Merkmale aufweist: eine Korrekturwertquelle, die betreibbar ist, um N Zeitsteuerungskorrekturwerte zyklisch auszugeben; ein Differenzierungselement, das an entweder (a) dem Digitaleingangssignal oder (b) einem modifizierten Zwischendigitalsignal, das von dem Digitaleingangssignal abgeleitet ist, betreibbar ist, um (1) aktuelle Werte derselben und (2) direkt vorangehende Werte derselben zu subtrahieren, um entsprechenden Differenzwerte zu erzeugen; einen Multiplizierer, der betreibbar ist, um (1) die N Zeitsteuerungskorrekturwerte, die durch die Korrekturwertquelle zyklisch ausgegeben werden und (2) entsprechende der Differenzwerte zu multiplizieren, um entsprechende Produktwerte zu erzeugen; und ein Summierungselement, das betreibbar ist, um (1) die Produktwerte und (2) entsprechende Werte entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals zu summieren, um entsprechende Werte des modifizierten Digitalsignals zu erzeugen.
  8. System gemäß Anspruch 7, das zusätzlich ein Filter aufweist, das entweder (a) dem Differenzierungselement vorgeschaltet oder (b) dem Differenzierungselement nachgeschaltet oder (c) dem Multiplizierer nachgeschaltet angeordnet ist.
  9. System gemäß Anspruch 8, bei dem das Filter eine Filtercharakteristik aufweist, die eine inverse sinc-Filter-Charakteristik nähert.
  10. System gemäß Anspruch 1, bei dem: die Umwandlungsfrequenz eine Umwandlungsperiode aufweist; die Subharmonische der Umwandlungsfrequenz eine subharmonische Periode aufweist, die sich aus N Umwandlungsperioden zusammensetzt, von denen jede eine entsprechende Umwandlungsperiodenzahl aufweist; und der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) folgende Merkmale aufweist: einen Speicher, der aufgebaut ist, um Modifiziertes-Digitalsignal-Werte zu speichern, von denen jeder mit (1) einem entsprechenden Wert (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist, und (2) einer entsprechenden Umwandlungsperiodenzahl verknüpft ist, und eine Speichersteuerung, die betreibbar ist, um aus dem Speicher einen der Modifiziertes-Digitalsignal-Werte als einen entsprechenden Modifiziertes-Digitalsignal-Wert ansprechend auf (1) jeden Wert entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals und (2) die Umwandlungsperiodenzahl der Umwandlungsperiode, in der der Digital/Analog-Wandler (204, 12) den Modifiziertes-Digitalsignal-Wert umwandelt, auszugeben.
  11. System gemäß Anspruch 1, bei dem: die Umwandlungsfrequenz eine Umwandlungsperiode aufweist; die Subharmonische der Umwandlungsfrequenz eine subharmonische Periode aufweist, die sich aus N Umwandlungsperioden zusammensetzt, von denen jede eine entsprechende Umwandlungsperiodenzahl aufweist, wobei N eine ganze Zahl ist; und der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) folgende Merkmale aufweist: einen Speicher, der aufgebaut ist, um Zeitsteuerungskorrekturwerte zu speichern, von denen jeder mit (1) einem entsprechenden aktuellen Wert (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist, (2) einem entsprechenden direkt vorangehenden Wert entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals oder (3) einer entsprechenden Umwandlungsperiodenzahl verknüpft ist, eine Speichersteuerung, die betreibbar ist, um aus dem Speicher einen der Zeitsteuerungskorrekturwerte als einen entsprechenden Zeitsteuerungskorrekturwert auszugeben, wobei die Speichersteuerung ansprechend auf (1) den aktuellen Wert entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitaleingangssignals, (2) den direkt vorangehenden Wert entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitaleingangssignals und (3) die Umwandlungsperiodenzahl der Umwandlungsperiode, in der der Digital/Analog-Wandler (204, 12) den Modifiziertes-Digitalsignal-Wert umwandelt, wirksam ist, und ein Summierungselement, das betreibbar ist, um den Modifiziertes-Digitalsignal-Wert durch Summieren (1) des Zeitsteuerungskorrekturwerts, der aus dem Speicher ausgegeben wird, und (2) des entsprechenden Werts entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals zu erzeugen.
  12. System gemäß Anspruch 1, bei dem der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) ein zyklisch zeitlich variierendes Filter (830, 836) mit N diskreten Filtercharakteristiken aufweist, wobei das Filter betreibbar ist, um das Digitaleingangssignal zu filtern, um das modifizierte Digitalsignal zu erzeugen.
  13. System gemäß Anspruch 12, bei dem zumindest zwei der N Filtercharakteristiken sich gegenseitig unterscheiden.
  14. System gemäß Anspruch 12, bei dem das zyklisch zeitlich variierende Filter (830, 836) ein nichtrekursives Filter aufweist.
  15. System gemäß Anspruch 12, bei dem der Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) zusätzlich ein Fester-Koeffizient-Filter aufweist, das mit dem zyklisch zeitlich variierenden Filter (830, 836) in Reihe geschaltet ist.
  16. System gemäß Anspruch 12, bei dem das Filter ein Polyphasenfilter aufweist.
  17. System gemäß Anspruch 12, bei dem das zyklisch zeitlich variierende Filter (830, 836) folgende Merkmale aufweist: ein Filter mit einer Filtercharakteristik, die durch einen Satz von Filterkoeffizienten definiert ist; und einen Koeffizientenspeicher, der betreibbar ist, um N Sätze der Filterkoeffizienten zyklisch an das Filter auszugeben.
  18. System gemäß Anspruch 12, bei dem das zyklisch zeitlich variierende Filter (830, 836) N Filterkanäle aufweist, von denen jeder ein Korrekturfilter mit einer entsprechenden festen Filtercharakteristik aufweist.
  19. Computerlesbares Medium, in das ein Programm eingebunden ist, das betreibbar ist, um zu bewirken, dass eine Rechenvorrichtung ein Verfahren durchführt, das einen periodischen Fehler eines Digital/Analog-Umwandlungsprozesses mit einer Umwandlungsfrequenz unterdrückt, wobei der periodische Fehler eine Periodizität gleich der einer N-ten Subharmonischen der Umwandlungsfrequenz aufweist, wobei N eine ganze Zahl ist, wobei das Verfahren folgende Schritte aufweist: Empfangen eines Digitaleingangssignals; ansprechend auf das Digitaleingangssignal, Erzeugen eines modifizierten Digitalsignals, wobei das modifizierte Digitalsignal eine dynamische digitale Unterdrückungskomponente aufweist, die den periodischen Fehler des Digital/Analog-Umwandlungsprozesses unterdrückt; und Ausgeben des modifizierten Digitalsignals an den Digital/Analog-Umwandlungsprozess zur Umwandlung in ein Analogsignal.
  20. Computerlesbares Medium gemäß Anspruch 19, bei dem das Erzeugen ein zyklisches Filtern des Digitaleingangssignals mit N diskreten Filtercharakteristiken aufweist, um das modifizierte Digitalsignal zu erzeugen.
  21. Analogsignalgenerator, der folgende Merkmale aufweist: einen Digital/Analog-Wandler (204, 12) mit einer Umwandlungsfrequenz, wobei der Digital/Analog-Wandler (204, 12) einem periodischen Fehler mit einer Periodizität gleich der einer N-ten Subharmonischen der Umwandlungsfrequenz unterworfen ist, wobei N eine ganze Zahl ist; und einen Speicher, der betreibbar ist, um dem Digital/Analog-Wandler (204, 12) ein modifiziertes Digitalsignal bereitzustellen, wobei das modifizierte Digitalsignal eine dynamische digitale Unterdrückungskomponente aufweist, die den periodischen Fehler des Digital/Analog-Wandlers (204, 12) unterdrückt.
  22. Analogsignalgenerator gemäß Anspruch 21, bei dem der Speicher betreibbar ist, um den Modifiziertes-Digitalsignal-Generator (206, 240, 341, 340, 440, 540, 640, 740, 642, 742, 840, 842, 14) dem Digital/Analog-Wandler (204, 12) phasenverriegelt mit dem periodischen Fehler des Digital/Analog-Wandlers (204, 12) bereitzustellen.
  23. Digital/Analog-Umwandlungsverfahren, das folgende Schritte aufweist: Empfangen eines Digitaleingangssignals; Bereitstellen eines Digital/Analog-Umwandlungsprozesses mit einer Umwandlungsfrequenz, wobei der Digital/Analog-Umwandlungsprozess einem periodischen Fehler mit einer Periodizität gleich der einer N-ten Subharmonischen der Umwandlungsfrequenz unterworfen ist, wobei N eine ganze Zahl ist; ansprechend auf das Digitaleingangssignal, Erzeugen eines modifizierten Digitalsignals, wobei das modifizierte Digitalsignal eine dynamische digitale Unterdrückungskomponente aufweist, die den periodischen Fehler des Digital/Analog-Umwandlungsprozesses unterdrückt; Umwandeln des modifizierten Digitalsignals in ein Analogsignal unter Verwendung des Digital/Analog-Umwandlungsprozesses; und Ausgeben des Analogsignals.
  24. Verfahren gemäß Anspruch 23, bei dem: das Digitaleingangssignal ein erstes Analogsignal darstellt; der Digital/Analog-Umwandlungsprozess einer ist, der das Digitaleingangssignal in ein zweites Analogsignal umwandeln würde, das sich aufgrund des periodischen Fehlers von dem ersten Analogsignal unterscheidet; und bei dem Erzeugen des modifizierten Digitalsignals das modifizierte Digitalsignal ein drittes Analogsignal darstellt, das sich um eine dynamische Differenz, die durch die dynamische digitale Unterdrückungskomponente dargestellt ist, von dem ersten Analogsignal unterscheidet.
  25. Verfahren gemäß Anspruch 23, bei dem: der periodische Fehler, dem der Digital/Analog-Umwandlungsprozess unterworfen ist, einen signalunabhängigen periodischen Fehler aufweist; und das Erzeugen ein zyklisches Ausgeben von N signalunabhängigen Korrekturwerten aufweist, um einen signalunabhängigen Abschnitt der digitalen Unterdrückungskomponente bereitzustellen, wobei der signalunabhängige Abschnitt den signalunabhängigen periodischen Fehler unterdrückt.
  26. Verfahren gemäß Anspruch 23, bei dem das Erzeugen ein Erzeugen entsprechender Werte des modifizierten Digitalsignals durch zyklisches Summieren von N Versatzkorrekturwerten und entsprechenden Werten entweder (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist, aufweist.
  27. Verfahren gemäß Anspruch 23, bei dem: der periodische Fehler, dem der Digital/Analog-Umwandlungsprozess unterworfen ist, einen signalabhängigen periodischen Fehler aufweist, wobei der signalabhängige periodische Fehler von dem Digitaleingangssignal abhängt; und das Erzeugen folgende Schritte aufweist: Erzeugen eines signalabhängigen Abschnitts der digitalen Unterdrückungskomponente des modifizierten Digitalsignals ansprechend auf das Digitaleingangssignal und einen Zyklus von N signalabhängigen Korrekturwerten, und Einbringen des Digitaleingangssignals und des signalabhängigen Abschnitts der digitalen Unterdrückungskomponente in das modifizierte Digitalsignal.
  28. Verfahren gemäß Anspruch 23, bei dem das Erzeugen ein zyklisches Multiplizieren (1) von N Gewinnkorrekturwerten und (2) entsprechenden Werten entweder (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist, aufweist, um entsprechende Werte des modifizierten Digitalsignals zu erzeugen.
  29. Verfahren gemäß Anspruch 23, bei dem: die Umwandlungsfrequenz eine Umwandlungsperiode aufweist; die Subharmonische der Umwandlungsfrequenz eine subharmonische Periode aufweist, die sich aus N Umwandlungsperioden zusammensetzt, von denen jede eine entsprechende Umwandlungsperiodenzahl aufweist; und das Erzeugen zusätzlich folgende Schritte aufweist: Bereitstellen von Zeitsteuerungskorrekturwerten, von denen jeder mit (1) einem entsprechenden aktuellen Wert entweder (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist, (2) einem entsprechenden direkt vorangehenden Wert entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals und (3) einer entsprechenden Umwandlungsperiodenzahl verknüpft ist, Auswählen eines der Zeitsteuerungskorrekturwerte als einen entsprechenden ausgewählten Zeitsteuerungskorrekturwert ansprechend auf (1) den aktuellen Wert entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals, (2) den entsprechend direkt vorangehenden Wert entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitaleingangssignals, und (3) die Umwandlungsperiodenzahl der Umwandlungsperiode, in der der Modifiziertes-Digitalsignal-Wert umgewandelt wird, und Erzeugen des Modifiziertes-Digitalsignal-Werts durch Summieren (1) des ausgewählten Zeitsteuerungskorrekturwerts und (2) des entsprechenden Werts entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals.
  30. Verfahren gemäß Anspruch 23, bei dem das Erzeugen folgende Schritte aufweist: Erzeugen entsprechender Produktwerte durch zyklisches Multiplizieren von N Gewinnkorrekturwerten und entsprechenden Werten entweder (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist; und Erzeugen entsprechender Werte des modifizierten Digitalsignals durch Summieren der Produktwerte und der entsprechenden Werte entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals.
  31. Verfahren gemäß Anspruch 23, bei dem das Erzeugen folgende Schritte aufweist: für entweder (a) das Digitaleingangssignal oder (b) ein modifiziertes Zwischendigitalsignal, das von dem Digitaleingangssignal abgeleitet ist, Subtrahieren (1) aktueller Werte derselben und (2) direkt vorangehender Werte derselben, um entsprechende Differenzwerte zu erzeugen; zyklisches Multiplizieren (1) von N Zeitsteuerungskorrekturwerten und (2) entsprechenden der Differenzwerte, um entsprechende Produktwerte zu erzeugen; und Erzeugen entsprechender Werte des modifizierten Digitalsignals durch Summieren (1) der Produktwerte und (2) entsprechender Werte entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitalsignals.
  32. Verfahren gemäß Anspruch 30, das zusätzlich ein Filtern zumindest des Digitaleingangssignals, der Differenzwerte oder der Produktwerte aufweist.
  33. Verfahren gemäß Anspruch 32, bei dem das Filtern ein Filtern mit einer Filtercharakteristik aufweist, die einer inversen sinc-Filter-Charakteristik nahekommt.
  34. Verfahren gemäß Anspruch 23, bei dem: die Umwandlungsfrequenz eine Umwandlungsperiode aufweist; die Subharmonische der Umwandlungsfrequenz eine subharmonische Periode aufweist, die sich aus N Umwandlungsperioden zusammensetzt, von denen jede eine entsprechende Umwandlungsperiodenzahl aufweist; und das Erzeugen zusätzlich folgende Schritte aufweist: Bereitstellen von Modifiziertes-Digitalsignal-Werten, von denen jeder mit (1) einem entsprechenden Wert entweder (a) des Digitaleingangssignals oder (b) eines modifizierten Zwischendigitalsignals, das von dem Digitaleingangssignal abgeleitet ist, und (2) einer entsprechenden Umwandlungsperiodenzahl verknüpft ist, und Auswählen eines der Modifiziertes-Digitalsignal-Werte als einen entsprechenden Wert des modifizierten Digitalsignals ansprechend auf (1) jeden Wert entweder (a) des Digitaleingangssignals oder (b) des modifizierten Zwischendigitaleingangssignals und (2) die Umwandlungsperiodenzahl der Umwandlungsperiode, in der der Wert des modifizierten Digitalsignals umgewandelt wird.
  35. Verfahren gemäß Anspruch 23, bei dem das Erzeugen ein Unterwerfen des Digitaleingangssignals einem zyklisch zeitlich variierenden Filtern mit N diskreten Filtercharakteristiken aufweist, um das modifizierte Digitalsignal zu erzeugen.
  36. Verfahren gemäß Anspruch 35, bei dem zumindest zwei der N Filtercharakteristiken sich gegenseitig unterscheiden.
  37. Verfahren gemäß Anspruch 35, bei dem das das Unterwerfen ein Unterwerfen des Digitaleingangssignals dem zyklisch zeitlich variierenden Filtern mit N entsprechenden Nicht-Rekursives-Filter-Charakteristiken aufweist.
  38. Verfahren gemäß Anspruch 35, bei dem das Erzeugen zusätzlich ein Unterwerfen des Digitaleingangssignals einem Fester-Koeffizient-Filtern zusätzlich zu dem zyklisch zeitlich variierenden Filtern aufweist.
  39. Verfahren gemäß Anspruch 35, bei dem das Unterwerfen ein Unterwerfen des Digitaleingangssignals dem zyklisch zeitlich variierenden Filtern mit N entsprechenden Polyphasenfiltercharakteristiken aufweist.
  40. Verfahren gemäß Anspruch 23, das zusätzlich ein Speichern des modifizierten Digitalsignals vor dem Umwandeln aufweist.
DE102008010962.2A 2007-03-27 2008-02-25 Subharmonische Spiegelunterdrückung in Digital/Analog-Umwandlungssystemen Active DE102008010962B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/692,128 US7450044B2 (en) 2007-03-27 2007-03-27 Sub-harmonic image mitigation in digital-to-analog conversion systems
US11/692,128 2007-03-27

Publications (2)

Publication Number Publication Date
DE102008010962A1 DE102008010962A1 (de) 2008-10-02
DE102008010962B4 true DE102008010962B4 (de) 2014-12-24

Family

ID=39719690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008010962.2A Active DE102008010962B4 (de) 2007-03-27 2008-02-25 Subharmonische Spiegelunterdrückung in Digital/Analog-Umwandlungssystemen

Country Status (2)

Country Link
US (1) US7450044B2 (de)
DE (1) DE102008010962B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7720654B2 (en) * 2005-10-15 2010-05-18 Micron Technology, Inc. Generation and manipulation of realistic signals for circuit and system verification
JP4943171B2 (ja) * 2007-01-30 2012-05-30 東芝機械株式会社 振幅検出装置
US7535389B1 (en) * 2007-11-16 2009-05-19 Maxim Integrated Products, Inc. System and method for improving the dynamic performance of a digital-to-analog converter (DAC)
US8862453B2 (en) * 2007-12-18 2014-10-14 Micron Technology, Inc. Techniques for incorporating timing jitter and/or amplitude noise into hardware description language-based input stimuli
WO2012042556A1 (ja) * 2010-09-28 2012-04-05 三菱電機株式会社 Ｄ／ａ変換装置、周辺装置、及びｐｌｃ
JP6753394B2 (ja) * 2015-05-14 2020-09-09 ソニー株式会社 送信装置および方法、並びにプログラム
US10454493B2 (en) * 2016-05-10 2019-10-22 Analog Devices Global Integrated circuit with on chip variation reduction
US10027338B2 (en) 2016-06-10 2018-07-17 Analog Devices Global Buffer, and digital to analog converter in combination with a buffer
US9948315B2 (en) * 2016-06-10 2018-04-17 Analog Devices Global Digital to analog converter including logical assistance
DE102018209176A1 (de) * 2018-06-08 2019-12-12 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren und Vorrichtung zur Rekonstruktion von Zeitreihen, degradiert durch Auslastungsgrade

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121993A1 (en) * 2001-01-18 2002-09-05 Velazquez Scott R. Linearity error compensator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897795B2 (en) * 2003-03-28 2005-05-24 Ess Technology Audio digital to analog converter with harmonic suppression
US7053808B2 (en) * 2003-11-26 2006-05-30 Texas Instruments Incorporated Suppressing digital-to-analog converter (DAC) error
KR100570712B1 (ko) * 2004-05-17 2006-04-12 전자부품연구원 높은 반송파 억압비를 가지는 2의 ｎ제곱차 저조파 주파수변조기 및 이를 이용한 직접 변환 송신기
TWI254512B (en) * 2005-03-08 2006-05-01 Sunplus Technology Co Ltd Apparatus, method and digital-to-analog converter for reducing harmonic error power

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121993A1 (en) * 2001-01-18 2002-09-05 Velazquez Scott R. Linearity error compensator

Also Published As

Publication number Publication date
US7450044B2 (en) 2008-11-11
DE102008010962A1 (de) 2008-10-02
US20080238747A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
DE102008010962B4 (de) Subharmonische Spiegelunterdrückung in Digital/Analog-Umwandlungssystemen
DE10196595B4 (de) Digitalisierungsvorrichtung und Halbleiter-Prüfvorrichtung
DE102005039684A1 (de) Abtastratenverdopplung unter Verwendung von wechselnden ADCS
DE69332975T2 (de) Digitales filter mit hoher genauigkeit und effizienz
DE69002766T2 (de) Dezimationsfilter für einen sigma-delta-analog-digital-wandler.
DE69032710T2 (de) Auf statistischen Prinzipien basiertes kontinuierliches Autokalibrierungsverfahren und -gerät
DE102009039428B4 (de) Digitalfilter
DE2608249C3 (de) Verfahren und Vorrichtung zum Messen von Übertragungsfunktionen
DE4237082A1 (de)
DE10249864A1 (de) Kalibrierungsverfahren für einen Verschachtelungs-A/D-Wandler
DE69736344T2 (de) Abtastfrequenz-Umsetzeinrichtung
DE102015116269B4 (de) Abtastratenwandler, analog-digital-wandler mit einem abtastratenwandler und verfahren zum umwandeln eines datenstroms von einer datenrate in eine andere datenrate
DE102012217582A1 (de) Kalibrierung eines rekonstruierten Signals unter Anwendung eines Mehrton-Kalibriersignals
DE10295886T5 (de) Wellenform-Digitalisierungsmodul vom A/D- Umwandlungs-Verschachtelungstyp und Prüfvorrichtung
DE69422650T2 (de) Als dreistufiges transversales Filter anwendbare digitale Filterschaltung
DE19521609B4 (de) Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung
DE60310535T2 (de) System zum Anpassen von Digitalisierern in verzahnten Systemen
DE19521610B4 (de) Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung
DE102005044134A1 (de) Verfahren zum Korrigieren periodischer Abtastfehler
DE102005018858B4 (de) Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
DE112004002887T5 (de) Verfahren zur A/D-Umwandlung und A/D-Umwandlungsvorrichtung
EP2453577B1 (de) Verfahren und Vorrichtung zur Kompensation von Fehlanpassungen in Analog-Digital-Wandlern
DE102006045794A1 (de) Vorrichtung und Verfahren zum polyphasigen Resampling
DE10032520A1 (de) Interpolationsfilter und Verfahren zur digitalen Interpolation eines digitalen Signals
DE4022381C2 (de) Verwendung langer Digitalfilter bei Vorkommnis von Abrundungsfehlern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER & PAR, DE

R081 Change of applicant/patentee

Owner name: KEYSIGHT TECHNOLOGIES, INC. (N.D.GES.D.STAATES, US

Free format text: FORMER OWNER: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES DELAWARE), SANTA CLARA, CALIF., US

Effective date: 20141111

R082 Change of representative

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER, SCHE, DE

Effective date: 20141111

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER & PAR, DE

Effective date: 20141111

R020 Patent grant now final