DE4237082A1 - - Google Patents
Info
- Publication number
- DE4237082A1 DE4237082A1 DE4237082A DE4237082A DE4237082A1 DE 4237082 A1 DE4237082 A1 DE 4237082A1 DE 4237082 A DE4237082 A DE 4237082A DE 4237082 A DE4237082 A DE 4237082A DE 4237082 A1 DE4237082 A1 DE 4237082A1
- Authority
- DE
- Germany
- Prior art keywords
- converter
- digital
- input
- calibration
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M3/356—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die vorliegende Erfindung betrifft einen Digital/Analog-Kon
verter und insbesondere ein Kalibriersystem, das den Gleich
spannungs-Offset des Digital/Analog-Konverters und seines
angeschlossenen Rekonstruktionsfilters beseitigt.
Auf dem Gebiet der Audio-Digitaltechnik und der Telekommunika
tion sind bei den Digital-Analog-Konvertierungsschaltungen
(DAC) hohe Genauigkeit und hohe Auflösung entscheident für
die Systemleistung. Im allgemeinen wird weder die gewichtete
Netzwerkschaltungstechnik mit Feinabgleich noch die Multi
slope-Integrationstechnik für hochauflösende D/A-Konverter
verwendet. Bei den gewichteten Netzwerken wurde zum Feinab
gleich der Einsatz eines Lasers, eine dynamische Anpassung
der Elemente oder die digitale Methode mit Lesespeicher
(Read-Only-Memory ROM) verlangt. Dies ist durch die Konver
tierungsgenauigkeit bedingt, die zum größten Teil von der
Anpassungstoleranz der Bauelemente des gewichteten Netzwerks
abhängt. Nicht feinabgeglichene, gewichtete Netzwerke können
gewöhnlich eine Genauigkeit von 14 Bits erreichen, wohingegen
ein feinabgeglichenes Netzwerk eine Konvertierungsgenauigkeit
von über 15 Bits erzielen kann. Andererseits sind in der
Multislope-Integrationsschaltungstechnik Integrierer, Abtast-
und Halteschaltkreise sowie Stromquellen erforderlich, die
notwendigerweise Hochgeschwindigkeitsbauelemente mit relativ
hoher Genauigkeit sind. Hochauflösende D/A-Konverter, die
diese Technik verwenden, sind jedoch schwierig zu realisie
ren, bedingt durch die Abtastladung und die Abtastkapazität,
die durch die Basisimpedanz des Transistors, der gewöhnlich
bipolare Technik einsetzt, einen Verluststrom ableiten.
Eine weitere interessante Technik der D/A-Konvertertechnolo
gie ist die Konvertierung mit Oversampling, wobei ein Delta-
Sigma-Modulator in Verbindung mit herkömmlichen, Störge
räusche mit Oversampling entwickelnden Schaltungen und Digi
talfiltern verwendet wird. Gewöhnlich wird ein Interpolations
filter eingesetzt, um die Abtastrate zu erhöhen und dann alle
Abbildungen und Quantisierungsstörgeräusche bei fs/2 und
darüber zu filtern, wobei fs die Eingangsabtastfrequenz ist.
Der Delta-Sigma-Modulator empfängt das Ausgangsssignal des
Interpolationsfilters und konvertiert dieses Oversampling-
Signal in einen 1-Bit-Datenstrom. Dieser 1-Bit-Datenstrom
steuert einen D/A-Konverter, der nur zwei analoge Signalpegel
hat und dadurch inhärent linear ist. Dieses Signal wird dann
in ein analoges Tiefpaßfilter eingegeben.
Bei den Techniken zur Unterdrückung des Oversampling-Rau
schens, die in hochauflösenden D/A-Konvertern eingesetzt
werden, treffen zwei Probleme aufeinander: Gleichspannungs-
Offset und Phasenlinearität. Der digitale Teil-des D/A-Konver
ters umfaßt das Interpolationsfilter, den Abtast- und Halte
schaltkreis sowie den Delta-Sigma-Modulator und kann derart
gestaltet sein, daß diese im wesentlichen phasenlinear sind
und auch der Gleichspannungs-Offset geliefert werden kann.
Wird der analoge Teil des gesamten D/A-Konverter-Systems
implementiert, zum Beispiel das analoge Tiefpaßfilter, so
kann zusätzlich zur Nichtlinearität des Phasengangs ein zu
sätzlicher Pegel des Gleichspannungs-Offset in das System
eingeführt werden. Im analogen Teil des D/A-Konverter-Systems
ist es schwierig, den Gleichspannungs-Offset zu beseitigen
und einen linearen Phasengang zu erhalten.
In Anwendungen, wie zum Beispiel bei der Audio-Digital-Tech
nik, ist der Gleichspannungs-Offset und die Linearität des
Phasengangs hörbar und beeinträchtigt die erwünschte hohe
Audio-Qualität. Es ist eine Lösung dieses Problems, den D/A-
Konverter mit einem Offset-Register auszustatten, wobei wäh
rend des Normalbetriebs das Ausgangssignal des Offset-Regis
ters zu einem digitalen Eingangssignal aufaddiert wird, um
die verschiedenen, im Delta-Sigma-Modulator vorhandenen Nicht
linearitäten auszugleichen. Eine Kalibriersteuerschaltung
kann den D/A-Konverter in einen Kalibrierzustand versetzen,
wobei eine sich sukzessiv annähernde Regelung einen Offset
wert erzeugt. Die sich sukzessiv annähernde Regelung erfor
dert jedoch einen großen schaltungstechnischen Aufwand und
einen völlig separaten Block, der zur Kalibrierung eingesetzt
wird. Aus diesem Grunde besteht das Bedürfnis nach einer
leistungsfähigeren Kalibriersteuerung zur Kalibrierung eines
D/A-Konverters.
Die vorliegende Erfindung stellt einen D/A-Konverter mit
einem integrierten Kalibriersystem dar. Der D/A-Konverter
kann ein digitales Eingangssignal an einem digitalen Eingang
empfangen und gibt ein analoges Ausgangssignal mit einem
analogen Ausgangssignalpegel ab, der dem digitalen Wert des
digitalen Eingangssignals entspricht. Eine Offset-Schaltung
ist vorgesehen, um den analogen Ausgangssignalpegel mit einem
Offsetwert eines am digitalen Eingang vorgegebenen digitalen
Eingangssignalwerts abzugleichen. Eine Kalibrierschaltung ist
vorgesehen, um im Kalibrierbetrieb den Offsetwert in Abhängig
keit von der Erzeugung eines Kalibriersignals zu bestimmen.
Die Kalibrierschaltung umfaßt einen Analog/Digital (A/D-)
Konverter mit einem kalibrierten Ausgangssignalpegel für
einen gegebenen analogen Eingangssignalpegel. Der Eingang des
A/D-Konverters kann während des Kalibrier-Modus mit dem Aus
gang des D/A-Konverters verbunden sein, wobei dessen Ausgang
den Offsetwert darstellt.
Nach einem anderen Aspekt der Erfindung umfaßt der D/A-Konver
ter eine Interpolationsschaltung zur Erhöhung der Abtastfre
quenz des digitalen Eingangssignals. Das Ausgangssignal der
Interpolationsschaltung wird von einem n-Bit-Quantisierer
verarbeitet, um einen digitalen n-Bit-Datenstrom zu erhalten.
Dieser digitale n-Bit-Datenstrom wird dann in ein analoges
Signal konvertiert, das von einem analogen Tiefpaßfilter
gefiltert wird, um ein analoges Ausgangssignal zu liefern.
Zwischen dem Interpolationsfilter und dem n-Bit-Quantisierer
ist eine Additionsstelle vorgesehen. Ein Offset-Register
dient, der Ausgabe seiner Inhalte an die Additionsstelle zum
Abgleichen dieser Inhalte im digitalen Konvertierungspfad.
Während der Kalibrierung wird das Ausgangssignal des A/D-
Konverters, das den Offsetwert enthält, zum Ausgleich des
Verstärkungsfaktors des Interpolationskreises kompensiert.
Dies wird ermöglicht, indem die Verbindung zwischen dem Ein
gang der Interpolationsschaltung und dem digitalen Konvertie
rungspfad unterbrochen wird und das Ausgangssignal der A/D-
Schaltung durch die Interpolationsschaltung verarbeitet wird.
Ein weiterer Aspekt der vorliegenden Erfindung liegt darin,
daß der A/D-Konverter im Kalibrierbetrieb und im Normalbe
trieb arbeiten kann. Im Normalbetrieb ist der Eingang des
A/D-Konverters mit einem externen analogen Eingangssignal ver
bunden und sein Ausgang gibt ein externes digitales Ausgangs
signal aus, das dem externen analogen Eingangssignal ent
spricht.
Die Arbeitsweise und die Vorteile der vorliegenden Erfindung
gegenüber dem Stand der Technik werden nachstehend anhand der
beigefügten Zeichnungen erläutert. Es zeigen:
Fig. 1 ein vereinfachtes Blockschaltbild des
D/A-Konverters gemäß der vorliegenden Er
findung;
Fig. 2 ein detailliertes Blockschaltbild des D/A-
Konverters und des kalibrierten A/D-Kon
verters, welche zu Kalibrierzwecken einge
setzt werden;
Fig. 3: ein vereinfachtes Blockschaltbild einer
Offset-Register/Latch-Schaltung, die beim
Kalibriervorgang verwendet wird; und
Fig. 4 ein Flußdiagramm des Kalibriervorgangs.
In der Fig. 1 ist ein kalibrierter D/A-Konverter 10 vorgese
hen, der, wie nachfolgend erläutert, einen digitalen Delta-
Sigma-Konverter mit Oversampling und ein Interpolationsfilter
einsetzt. Das digitale Eingangssignal wird über einen Ein
gangsbus 14 empfangen und in eine Additionsstelle 16 eingege
ben. Die Additionsstelle 16 kann die Inhalte des Offset-Regis
ters 18 von den digitalen Werten des digitalen Eingangs 14
subtrahieren. Die Inhalte des Offset-Registers 18 werden
während eines Kalibrierschritts bestimmt. Das Ausgangssignal
der Additionsstelle 16 wird in den D/A-Konverter 10 eingege
ben und in einen analogen Wert konvertiert, der an einem
analogen Ausgang 20 ausgegeben wird.
Zu Kalibrierzwecken wird ein kalibrierter A/D-Konverter ver
wendet. In der bevorzugten Ausführung ist der A/D-Konverter
in der Schaltung enthalten, um sowohl die D/A-Konvertierung
als auch die A/D-Konvertierung zu realisieren. Der A/D-Konver
ter ist ein kalibrierter A/D-Konverter, der vorzugsweise
konstruiert ist, wie in der US Patent No. 49 43 807 mit dem
Titel "Digitally Calibrated Delta-Sigma Analog-to-Digital-
Converter", beschrieben. Der kalibrierte A/D-Konverter umfaßt
einen mit Oversampling arbeitenden A/D-Konverter 22 mit einem
Kalibriermultiplexer 24, der an seinem Eingang angeordnet
ist.
Der Kalibriermultiplexer 24 kann für den Normalbetrieb des
A/D-Konverterteils der Schaltung einen analogen Eingang aus
wählen und Kalibrierspannungen zum Einsatz beim Kalibrieren
des A/D-Konverterbetriebs. Darüber hinaus kann der Kalibrier
multiplexer 24 so gesteuert werden, daß er das analoge Aus
gangssignal, das Ergebnis des D/A-Konvertierungsvorgangs ist,
an der Leitung 20 empfängt. Der A/D-Konverter 22 liefert an
einem Bus 26 ein digitales Ausgangssignal, welches in ein
Kalibriermodul 28 eingegeben wird. Das Kalibriermodul 28 wird
beim Kalibriervorgang eingesetzt, um die Kalibrierparameter
zu erzeugen, die gespeichert und später für Offset-Zwecke der
digitalen Ausgangssignalwerte des A/D-Konverters 22 verwendet
werden. Die Ausgangssignale des Kalibriermoduls 28 werden in
einen Ausgangsmultiplexer 30 eingegeben, der während der
Kalibrierung des D/A-Konverters 10 eingesetzt wird.
Während des Normalbetriebs des A/D-Konvertierungsvorgangs
wird ein digitales Ausgangssignal an einen digitalen Bus 32
geliefert. Während des Kalibrierschritts des D/A-Konverters
10 wird der Ausgang des Multiplexers 30 jedoch mit einem Bus
34 verbunden, zur Eingabe an eine Kalibriersteuerschaltung
36. Die Kalibriersteuerschaltung kann sowohl die Kalibrierung
des A/D-Konverters 22 als auch die Kalibrierung des D/A-Kon
verters 10 durchführen. Obwohl nicht dargestellt, erzeugt die
Kalibriersteuerschaltung 36 die internen A/D-Konverter-Kali
brierparameter und kann ebenso den im Offset-Register 18 zu
speichernden Wert erzeugen, der während des Vorgangs der D/A-
Konvertierung verwendet wird.
Ist der A/D-Konverter 22 einmal kalibriert, so kann gezeigt
werden, daß das Ausgangssignal des A/D-Konverters 22 am Aus
gang des Kalibriermoduls 28 den aktuellen, im D/A-Konverter
10 vorliegenden Fehler darstellt, falls in den D/A-Konverter
10 ein digitaler Wert "0" eingegeben wurde, wie in Fig. 1
gezeigt. Dies stellt einen Kalibrierschritt dar. In diesem
Zustand wird das Offset-Register 18 und die Additionsstelle
16 umgeleitet und der digitale Wert "0" direkt in den D/A-
Konverter 10 eingegeben. Der Kalibriermultiplexer 24 wird
dann so gesteuert, daß das Ausgangssignal des D/A-Konverters
10 abgetastet und in den kalibrierten A/D-Kalibrierungsvor
gang eingegeben und diese Information zur Kalibriersteuer
schaltung 36 zurückgeführt wird, zum Abspeichern im Offset-
Register 18. Danach werden die Inhalte des Offset-Registers
18 in Normalbetrieb dazu verwendet, um die im D/A-Konverter
10 vorliegenden, inhärenten Fehler zu kompensieren. Während
dem Kalibrierzustand stellt das Ausgangssignal des A/D-Konver
ters 22 einen direkten Meßwert des Offsets des D/A-Konverters
10 dar, falls der Bereich des Analogsignals und die Auflösung
des A/D-Konverters 22 und des D/A-Konverters 10 im wesentli
chen gleich sind.
Die Fig. 2 zeigt ein detaillierteres Blockschaltbild der
bevorzugten Ausführung das Kalibriersystems. Der D/A-Konver
ter 10 besteht aus einer Interpolationsschaltung 40, die ein
Interpolationsfilter umfaßt. Das Interpolationsfilter ist ein
Filter mit finiter Impulsantwort (Finite Impulse Response,
FIR) mit einem festgelegten Satz von FIR-Filterkoeffizienten.
Diese Koeffizienten sind im einem Speicher 42 abgespeichert.
Normalerweise wird das Ausgangssignal der Interpolationsschal
tung 40 in einen digitalen Delta-Sigma-Modulator 44 eingege
ben, wobei Interpolationsschaltung 40 und Delta-Sigma-Modula
tor 44 einen digitalen Teil bilden, der das digitale Multi-
Bit-Eingangswort in einen digitalen Einzel-Bit-Datenstrom
konvertieren kann. Dieses Ausgangssignal wird dann in einen
1-Bit-D/A-Konverter 48 eingegeben, der diesen digitalen 1-
Bit-Datenstrom in einen Analogwert konvertiert. Dieser Analog
wert wird daraufhin in ein analoges Tiefpassfilter 52 eingege
ben, um ein analoges Ausgangssignal 20 zu erhalten.
Obwohl ein digitaler Delta-Sigma-Modulator dargestellt ist,
sollte klar sein, daß jede andere Sorte von 1-Bit oder Mehr-
Bit-Quantisierer oder etwas Gleichwertiges eingesetzt werden
kann, um die Konvertierung in einen digitalen 1-Bit-Daten
strom durchzuführen. Der Delta-Sigma-Modulator 44 wird einge
setzt, da er gutes Kleinsignalverhalten und gute differen
tielle Nichtlinearität aufweist. Die allgemeine Betriebsweise
der Interpolationsschaltung 40 und des Delta-Sigma-Modulators
44 ist beispielsweise bekannt aus: Yasuykui Matsuya, Kuniharu
Uchimura, Atsushi Awaiti und Takayo Kaneko, "A 17-Bit Over
sampling D-to-A Conversion Technology Using Multi-Stage Noise
Shaping", IEEE J. of Solid-State Circuits, Vol. 24, No. 4,
August 1989 und P.J. Naus, E.C. Dÿkmans, E.F. Stikvoort,
A.J. NcKnight, D.J. Holland und W. Bradinal, "A CMOS Stereo
16-Bit D/A Converter For Digital Audio", IEEE J. of Solid-
State Circuits, Vol. SC-22, No. 3, June 1987.
Das Ausgangssignal der Interpolationsschaltung 40 wird in
einen Kalibrier-Offset-Multiplexer 52 eingegeben, wobei ein
Ausgang mit dem Eingang einer Additionsstelle 54 verbunden
ist. Der andere Eingang der Additionsstelle ist mit dem Aus
gang eines Offset-Register/Latch 56 verbunden, wobei das
Register/Latch den Offsetwert speichern kann. Das Ausgangssig
nal der Additionsstelle 54 wird in einen Kalibrier-Referenz-
Multiplexer 58 eingegeben, wobei dessen Ausgang mit dem Ein
gang des Delta-Sigma-Modulators 44 verbunden ist.
Der andere Eingang des Kalibrier-Referenz-Multiplexers 58 ist
zur Verwendung im Kalibrierbetrieb mit einem digitalen Wert
"0" verbunden. Der Zweck des Kalibrier-Referenz-Multiplexers
58 ist es sicherzustellen, daß tatsächlich ein "0"-Wert in
den Delta-Sigma-Konverter 44 eingegeben wird. Dies ist jedoch
nur eine Ausführung, die hier beispielhaft dargestellt ist,
um die Arbeitsweise der vorliegenden Erfindung zu erläutern.
In der bevorzugten Ausführung wird das digitale Wort mit Wert
"0" direkt in die Interpolationsschaltung 40 eingegeben und
die Inhalte des Offset-Register/Latch 56 werden auf Null
gesetzt. Jede Methode liefert die gleichen Ergebnisse, bei
spielsweise ein analoges Ausgangssignal, das den Offset-Fehler
des D/A-Konverters 10 darstellt.
Der Eingang der Interpolationsschaltung 40 ist mit dem Aus
gang des Kalibrier-Eingangs-Multiplexers 60 verbunden, der
ein Eingangssignal von dem vorläufigen Offset-Register 62 zur
Verwendung beim Kalibriervorgang empfängt, und der andere
Eingang der Interpolationsschaltung 40 ist für den Normalbe
trieb mit dem digitalen Eingang verbunden. Dies wird nachste
hend genauer beschrieben.
Der A/D-Konverter 22 umfaßt einen analogen Delta-Sigma-Modula
tor 64 und ein Digitalfilter 66. Das Ausgangssignal des Kali
briermultiplexers 24 wird in den analogen Modulator 64 einge
geben, wobei dessen Ausgangssignal durch das Digitalfilter
bearbeitet wird, um ein analoges Ausgangssignal für das Kali
briermodul 28 zu erhalten. Während der Kalibrierung des A/D-
Konverters 22 steuert eine A/D-Steuerschaltung 68 den Kali
briermultiplexer 24, um eine Analogspannung mit dem Wert Null
einzugeben und mit dem Kalibriermodul 28 die A/D-Kalibrierpa
rameter zur Abspeicherung in einer Speichervorrichtung 70 zu
erzeugen. Während des Normalbetriebs setzt die A/D-Steuer
schaltung 68 zur Steuerung des Kalibriermoduls 28 die Kali
brierparameter ein, damit am Ausgang des A/D-Konverters 22
ein Offset geliefert wird.
Vor der Kalibrierung des D/A-Konvertierungsteils müssen zu
erst die A/D-Kalibrierparameter festgelegt werden. Eine Kali
briersteuerschaltung 76 des Systems steuert die A/D-Steuer
schaltung 68 so, daß sie zuerst die A/D-Kalibrierparameter
festlegt, falls diese noch nicht festgelegt sind. Nachdem das
System festgestellt hat, daß die A/D-Konvertierung ein Kali
briervorgang ist, wird dann im nächsten Schritt die D/A-Kon
vertierungs-Kalibrierung durchgeführt, wie nachstehend ge
nauer erläutert wird.
Die Interpolationsschaltung 40 umfaßt gewöhnlich ein Interpo
lationsfilter. Das Interpolationsfilter ist vorzugsweise ein
Filter mit endlicher (finiter) Impulsantwort (FIR), dessen
zugeordnete Koeffizienten im Speicher 42 abgespeichert sind.
In der bevorzugten Ausführung umfaßt die Interpolationsschal
tung 40 eine einzige Interpolationsfilter-Stufe mit vielfa
chen Abzweigungen (Taps). Obwohl in der bevorzugten Ausfüh
rung ein FIR-Filter verwendet wurde, könnte auch ein Filter
mit unendlicher (infiniter) Impulsantwort (IIR) verwendet
werden. Das Eingangssignal der Interpolationsschaltung 40 ist
ein 16-Bit-Eingangssignal, das intern innerhalb der Interpola
tionsschaltung auf 24 Bit erweitert wird. Die Interpolations
schaltung 40 kann zuerst zwischen den Abtastungen in der
digitalen Eingangssequenz Nullstellen einfügen, gefolgt von
einem Filterschritt, wobei die Durchgangscharakteristik fest
gelegt wird und die Abbildungen ausgefiltert werden.
Das Einfügen von Nullstellen skaliert einfach die Frequenz
achse neu, wobei die Abbildungen des originalen niederfrequen
ten Signals, die im neuskalierten Frequenzbereich enthalten
sind, von dem digitalen Tiefpaßfilterschritt des FIR-Filters
ausgefiltert werden. Endergebnis ist eine Interpolations-
Ausgangssignalsequenz, deren Abtastungen bei einer Rate erfol
gen, die um einen festgelegten Faktor schneller ist als die
Eingangsabtastrate. Der Interpolationsvorgang an sich ist
beschrieben in R.E. Crochiere und L.R. Rabiner, "Interpola
tion and Decimation of Digital Signals: A Tutorial Review",
Proc. of the IEEE, Vol. 69, PP. 300-331, March 19, 1981, und
A.B. Oppenheim und R.W. Schafer, "Discrete-Time Signal Pro
cessing", Englewood Cliffs, NJ: Prentice Hall, 1989.
Das FIR-Filter in der Interpolationsschaltung 40 ist reali
siert durch eine digitale signalverarbeitende Einheit (Digi
tal Signal Processing Unit, DSP), die im wesentlichen eine
arithmetisch-logische Einheit (Arithmetic Logic Unit, ALU)
ist, deren Eingangssignale von einem Multiplexer verarbeitet
werden, um die zur Realisierung der Filterfunktion notwendi
gen Berechnungen durchzuführen. Digitale Filter führen gewöhn
lich eine Reihe von Multiplikations-, Additions- und/oder
Subtraktionsschritten durch, die in einer festgelegten Reihen
folge ausgeführt werden müssen. Deshalb werden die digitalen
Eingangswerte von dem FIR-Filterteil der Interpolationsschal
tung 40, gemäß den im Speicher 42 abgespeicherten Koeffizien
ten verarbeitet. Dies liefert die Filter- und Interpolations
funktion für die Ausgabe an den Kalibrier-Offset-Multiplexer
52.
Der Delta-Sigma-Modulator umfaßt gewöhnlich eine Vielzahl von
Integrationsstufen, wobei die erste das Ausgangssignal einer
Additionsstelle, die ein digitales Eingangswort mit einem
Rückkopplungswort aufaddieren kann, empfängt. Das Ausgangssig
nal jeder Integrationsstufe wird jeweils in eine Mitkopplungs
schleife eingegeben, die einen zugeordneten Skalierungsfaktor
hat. Die Ausgangssignale der Mitkopplungschleifen werden
zusammenaddiert und dann in eine Quantisierungsschaltung
eingegeben, um dieses Ausgangssignal in einen digitalen 1-
Bit-Datenstrom zu quantisieren, der in den D/A-Konverter 48
eingegeben wird. Dieser digitale 1-Bit-Datenstrom wird ebenso
dazu eingesetzt, um eines von zwei Rückkopplungsworten zur
Eingabe in die Additionsstelle auszuwählen.
Der analoge Tiefpaßfilterteil 50 umfaßt ein Butterworth-
Tiefpaßfilter dritter Ordnung mit Schaltkondensatoren. Der
Ausgang des Filters 50 bildet den Analogausgang 20. Auf die
ses Filter folgt ein zeitkontinuierliches Butterworth-Filter
zweiter Ordnung, das nicht kompensiert ist, obwohl diese
Stufe in dem Kompensationsverfahren der vorliegenden Erfin
dung eingesetzt werden könnte.
Da außerhalb der Bandbreite einige Störgeräusche am Analogaus
gang 20 auftreten, bewirkt der A/D-Konverter 22 zusätzliches
Filtern während des Kalibrierzustands. Dieses Filtern wird
von dem A/D-Konverter 22 im digitalen Filter 66 durchgeführt,
der ein inhärenter Teil eines A/D-Konverters ist, der einen
analogen Delta-Sigma-Modulator verwendet. Falls ein anderer
Typ eines A/D-Konverters verwendet wird, wie beispielsweise
sich sukzessiv annähernde A/D-Konverter, ist zusätzliches
Filtern im digitalen oder analogen Bereich erforderlich, um
eine genaue Messung des Offset für den D/A-Konverter 10 zu
erreichen.
Während der Kalibrierung des D/A-Konverterteils und nachdem
der A/D-Konverter kalibriert wurde, wird von der Kalibrier
steuerschaltung 76 des Systems ein "CAL"-Signal empfangen.
Dieses Kalibriersteuersignal kann intern als Ergebnis eines
Rücksetzvorgangs oder einer Art von Overflow-Vorgang erzeugt
werden; es kann auch ein externes Signal sein. Wird dieses
Signal empfangen, so führt die Kalibriersteuerschaltung 76
des Systems zuerst eine Kalibrierung des A/D-Konverterteils
durch, und dann geht das System in einen Zustand über, in dem
der A/D-Konverter kalibriert wird. In diesem Zustand wird die
Verbindung zwischen dem Eingang des digitalen Delta-Sigma-
Konverters 44 und der Additionsstelle 54 unterbrochen und ein
digitales "0"-Wort dort eingegeben. Dies stellt die Überprü
fung für einen Null-Wert sicher.
Der Analogausgang des analogen Tiefpaßfilterteils 50 wird
dann durch den Kalibriermultiplexer 24 für die Eingabe in den
A/D-Konverter 22 ausgewählt. Der Ausgang des Kalibriermoduls
28 stellt als digitaler Wert den Fehler im Delta-Sigma-Modula
tor und den nachfolgenden -Schaltkreisen dar, wie beispiels
weise den des D/A-Konverters 48 und des analogen Tiefpaßfil
terteils 50, da der Nullstellenwert des Wortes in den Delta-
Sigma-Modulator 44 eingegeben wurde. Dieser digitale Wert
wird dann in einem temporären Offset-Register 62 gespeichert.
Wie vorstehend unter Bezugnahme auf Fig. 1 erläutert, stellt
der im Register 62 gespeicherte Wert den Offset dar und
könnte mit dem Eingangssignal auf summiert werden, um die
insgesamt gewünschte Arbeitsweise zu gewährleisten. Andere
Faktoren müssen jedoch auch berücksichtigt werden. Falls
beispielsweise die Addition des Offsetwerts zum Eingabesignal
wert durchgeführt wird, noch bevor die Daten in die Interpola
tionsschaltung 40 eingegeben werden, so erfordert dies das
Anhängen eines zusätzlichen Daten-Bits an den Eingangsdaten
bus als Ergebnis des Additionsvorgangs. Das Interpolationsfil
ter an dessen Eingang erfordert die höchste Geschwindigkeit
und die Anordnung des komplexesten Abschnitts der Schaltung
am Eingang. Wird ein einziges Bit an das Eingangssignal ange
hängt, so sind noch komplexere Schaltungen vorzusehen. Aus
diesem Grunde ist es wichtiger, den Additionsvorgang nach dem
Interpolationsfilterschritt vorzusehen. Dies hat jedoch den
Nachteil, daß der Verstärkungsfaktor des Interpolationsfilter
teils nicht gleich Eins sein darf. In der bevorzugten Ausfüh
rung ist der Verstärkungsfaktor des Interpolarisationsfilter
abschnitts nicht gleich Eins. Deshalb bewirkt dies, daß
einige Verstärkungsfaktoren mit den Inhalten der temporären
Register 62 multipliziert werden müssen. Dies kann getan
werden, indem eine Multiplikationsschaltung den Verstärkungs
faktor bestimmt und dann den Offsetwert mit diesem Faktor
multipliziert. In der bevorzugten Ausführung ist die Bauweise
jedoch so zusammengestellt, daß der Offsetwert mittels der
Interpolationsschaltung 40 festgelegt wird.
In der Fig. 3 ist ein Detail der Interpolationsschaltung 40
und der umliegenden Datenbusse dargestellt, wobei der Kali
brier-Referenz-Multiplexer 58 und der FIR-Filterkoeffizienten
speicher 42 nicht dargestellt sind. In der bevorzugten Ausfüh
rung sind im temporären Offset-Register 62 Daten als 16-Bit-
Wort abgespeichert, das durch einen Shiftvorgang über eine
serielle Leitung 82 in den Kalibrier-Eingangs-Multiplexer 60
eingegeben wird. Das digitale Eingangswort ist ebenfalls ein
16-Bit-Wort, das über eine serielle Leitung 84 in den Kali
brier-Eingangs-Multiplexer 60 eingegeben wird. Das Ausgangs
signal des Kalibrier-Eingangs-Multiplexers 60 wird über eine
serielle Leitung 86 in die Interpolationsschaltung 40 einge
geben.
Wie oben beschrieben, wäre die Interpolationsschaltung noch
komplexer, falls eine größere Anzahl von Bits von dem Bus 86
aufgenommen würde. Normalerweise erzeugt die Interpolations
schaltung 40 während des Filtervorgangs 23-Bit-Daten. Nach
der Interpolationsfunktion wird die Anzahl der Bits auf 18
Bits abgerundet. Dieser Abrundungsvorgang wird in erster
Linie eingesetzt, um die Auflösung des digitalen Ausgangs
worts auf einen praktischen Wert zu reduzieren und um die
Gesamtzahl der danach weiterzuverarbeitenden Bits zu reduzie
ren. Dieses Ausgangssignal wird über einen 18-Bit-Datenbus 88
zum Kalibrier-Offset-Multiplexer 52 ausgegeben.
Der Ausgang des Kalibrier-Offset-Multiplexers 52 weist einen
Ausgang auf, der über einen 18-Bit-Datenbus 90 mit dem Ein
gang des Register/Latch 56 und über einen 18-Bit-Datenbus 92
mit dem anderen Eingang der Additionsstelle 54 verbunden ist.
Das Register/Latch 56 enthält 20 Bits, so daß dessen Ausgangs
signal ein 20-Bit-Ausgangssignal ist. Aus diesem Grunde ist
das Ausgangssignal der Additionsstelle 54 ein 21-Bit-Datenbus
94, wobei ein zusätzliches Bit für den Addiervorgang benötigt
wird. Dieses Ausgangssignal wird dann in den digitalen Delta-
Sigma-Konverter 44 eingegeben. Es kann daher erkannt werden,
daß das durch den Addiervorgang bedingte zusätzliche Bit von
dem digitalen Delta-Sigma-Konverter 44 aufgenommen wird, als
ob es der Interpolationsschaltung 40 entgegenwirkt.
Anhand von Fig. 2 wird nun die Funktionsweise der digitalen
Kalibrierung erläutert. Im ersten Vorgang wird wie oben erläu
tert, der Offset für den gesamten D/A-Konverter 10 festge
legt, wobei die Mehrheit der Fehler, die durch den Vorgang
entstehen, von dem 1-Bit-D/A-Konverter 48 und dem analogen
Tiefpaßfilter 50 herrühren. Da die Addierstelle 54 jedoch
nach der Interpolationsschaltung 40 angeordnet ist, müssen
für den Verstärkungsfaktor der Interpolationsschaltung 40
einige Kompensationen durchgeführt werden. Dies wird verein
facht, indem die Inhalte des temporären Offset-Registers 62
nach deren Festlegung durch den Kalibrier-Eingangs-Multiple
xer 60 in den Eingang der Interpolationsschaltung 40 eingege
ben werden. Der Kalibrier-Offset-Multiplexer 52 übernimmt
dann das interpolierte Ausgangssignal von der Interpolations
schaltung 40 und gibt dieses in das Offset-Register/Latch 56
ein, wobei diese Information dann dort festgehalten wird.
Somit ist nun der im Register/Latch 56 gespeicherte digitale
Wert für jede Änderung des Verstärkungsfaktors der Interpola
tionsschaltung 40 verantwortlich.
Nachdem der Inhalt des Register/Latch 56 bestimmt wurde, keh
ren der Kalibrier-Eingangs-Multiplexer 60 und der Kalibrier-
Offset-Multiplexer 52 zu ihrem Normalbetrieb zurück. Der
analoge Ausgang 20 ist ein differentieller Ausgang und der
Eingang des Modulators 64 ist ein differentieller Eingang.
Der positive Ausgang des analogen Ausgangs 20 wird während
der Kalibrierung mit dem negativen Eingang des analogen Modu
lators 64 verbunden, um eine Inversion im Datenpfad zu bewir
ken. Der Zweck dieser Inversion liegt darin, daß der Inhalt
des Register/Latch 56 aufaddiert und nicht subtrahiert werden
kann, da ein Subtraktionsvorgang die Komplementbildung beider
erfordert.
In der Fig. 4 ist ein Flußdiagramm dargestellt, das die
gesamte Funktionsweise des Kalibriervorgangs für den D/A-
Konvertierungsabschnitt darstellt. Die Sequenz beginnt bei
einem Startblock 96 und wird dann in einen Funktionsblock 100
eingegeben, zur Durchführung des A/D-Konvertierungskalibrier
vorgangs. Daraufhin setzt sich der Programmablauf fort über
Block 100 zum Eingang eines Blocks 102, der die digitale
Kalibrierreferenz in den Delta-Sigma-Konverter 44 eingibt.
Nachdem der digitale Wert in den Kalibrier-Referenz-Multiple
xer 58 eingegeben wurde, wobei dies ein Null-Wert war, wird
zum Abspeichern im Offset-Register 62 der vorübergehende
Offset erzeugt, wie durch den Funktionsblock 104 angedeutet.
Der Inhalt des temporären Offset-Registers wird dann in die
Interpolationsschaltung 40 eingegeben, wie durch Funktions
block 106 dargestellt, und dann wird dessen Ausgangssignal
als Offset im Offset-Register/Latch 56 gespeichert, wie durch
Funktionsblock 108 angedeutet. Daraufhin kehrt das System in
den Normalbetrieb zurück, wie durch Funktionsblock 110 ange
deutet.
Zusammenfassend wurde ein Verfahren und eine Vorrichtung zur
Kalibrierung eines D/A-Konverters, der einen digitalen Delta-
Sigma-Konverterteil mit Oversampling verwendet, vorgestellt.
Ein kalibrierter A/D-Konverter wird beim Kalibriervorgang
eingesetzt, um den Fehler zu bestimmen, indem zuerst ein
Null-Wert in den D/A-Konverter eingegeben wird und dann die
vom A/D-Konverter ausgegebenen Inhalte in einem Offset-Regis
ter gespeichert werden. Da der A/D-Konvertiervorgang kali
briert ist, wird der aktuelle Fehler im D/A-Konverter als
digitaler Wert dargestellt. Der Offset wird im D/A-Konverter
nach dem Interpolationsfilterabschnitt aufaddiert, und wäh
rend der Kalibrierung werden die Änderungen des Verstärkungs
faktors des Interpolationsabschnitts kompensiert, indem der
Interpolationsfilterabschnitt in den Kalibriervorgang einbe
zogen wird.
Claims (27)
1. Digital/Analog-Konverter mit integriertem Kalibriersystem,
gekennzeichnet durch:
- - einen D/A-Konverter (10), der einen zugeordneten inhärenten Fehler aufweist, zum Empfangen eines digitalen Eingangssig nals an einem digitalen Eingang (14) und zum Ausgeben eines analogen Ausgangssignals, das einen mit dem digitalen Wert des digitalen Eingangssignals korrespondierenden analogen Ausgangssignalpegel aufweist;
- - eine Offsetschaltung, um den analogen Ausgangssignalpegel durch einen Offsetwert für einen gegebenen digitalen Ein gangswert des digitalen Eingangssignals abzugleichen;
- - eine Kalibrierschaltung zum Betrieb in einem Kalibrierzu stand und zur Bestimmung des Offsetwerts gemäß der Erzeu gung des Kalibriersignals, wobei diese Kalibrierschaltung folgendes aufweist:
- - eine Schaltung, um das digitale Eingangssignal auf ein festgelegtes digitales Kalibriereingangssignal zu zwin gen,
- - eine Schaltung zur Bestimmung des analogen Ausgangssignal pegels des analogen Ausgangssignals und Ausgabe durch den D/A-Konverter (10), wenn das festgelegte digitale Kali briereingangssignal in den D/A-Konverter (10) eingegeben wird,
- - einen A/D-Konverter (22) zum Empfangen des festgelegten analogen Ausgangssignalpegels, an dessen Eingang, wobei der A/D-Konverter (22) den Offsetwert als digitales Wort enthält, wobei der Offsetwert dem festgelegten digitalen Kalibriereingangssignal plus dem inhärenten Fehler im D/A-Konverter (10) entspricht, und wobei die Offsetschal tung den Offsetwert verwenden kann.
2. D/A-Konverter nach Anspruch 1, dadurch gekenn
zeichnet, daß die Offsetschaltung umfaßt:
- - eine digitale Additionsstelle (16), die innerhalb des digi talen Pfads des D/A-Konverters (10) angeordnet ist und an einem Eingang innerhalb des digitalen Pfads des D/A-Konver ters ein digitales Eingangssignal davon empfangen kann; und
- - ein Offset-Register (18) zum Speichern der Offsetwerte als digitale Werte, wobei das Ausgangssignal des Offset-Regis ters in einen zweiten Eingang der digitalen Additions stelle (16) eingegeben wird zur Aufaddierung mit dem digi talen Eingangssignal, um den Offsetwert davon zu subtra hieren.
3. D/A-Konverter nach Anspruch 1, dadurch gekenn
zeichnet, daß das festgelegte digitale Kalibrierein
gangssignal im wesentlichen einen Wert von Null hat, so daß
das Ausgangssignal des A/D-Konverters (22) im wesentlichen
den inhärenten Fehler des D/A-Konverters (10) enthält.
4. D/A-Konverter nach Anspruch 1, dadurch gekenn
zeichnet, daß er umfaßt:
- - eine Interpolationsschaltung (40) zur Erhöhung der Abtast frequenz des digitalen Eingangssignals;
- - einen n-Bit-Quantisierer, um das Ausgangssignal der Inter polationsschaltung (40) in einen digitalen n-Bit-Datenstrom zu konvertieren;
- - einen n-Bit-D/A-Konverter zur Konvertierung des Ausgangssig nals des n-Bit-Quantisierers in ein analoges konvertiertes Signal; und
- - ein analoges Tiefpaßfilter zum Filtern des Ausgangssignals des n-Bit-D/A-Konverters, um im wesentlichen Hochfrequenzin formationen, die außerhalb der Bandbreite des analogen Tiefpaßfilters liegen, zu entfernen.
5. D/A-Konverter nach Anspruch 4, dadurch gekenn
zeichnet, daß die Offsetschaltung umfaßt:
- - eine digitale Additionsstelle (16), die zwischen der Inter polationsschaltung (40) und dem Quantisierer angeordnet ist; und
- - ein Offset-Register (18) zur Speicherung des Offsetwerts als digitaler Wert, wobei das Ausgangssignal des Offset- Registers in einen zweiten Eingang der Additionsstelle (16) eingegeben wird, zum Aufaddieren des Offsetwerts mit dem digitalen Ausgangssignal der Interpolationsschaltung (40).
6. D/A-Konverter nach Anspruch 5, dadurch gekenn
zeichnet, daß die Interpolationsschaltung (40) einen
Verstärkungsfaktor aufweist, der sich von Eins unterscheidet
und wobei die Kalibrierschaltung während des Kalibriervor
gangs des weiteren eine Kompensationsschaltung zur Kompensa
tion des Offsetwerts durch den Verstärkungsfaktor der Interpo
lationsschaltung (40) umfaßt.
7. D/A-Konverter nach Anspruch 6, dadurch gekenn
zeichnet, daß die Kompensationsschaltung umfaßt:
- - einen ersten Multiplexer, um die Verbindung zwischen dem Eingang des n-Bit-Quantisierers und dem digitalen Pfad des D/A-Konverters (10) zu unterbrechen und den Eingang des n-Bit-Quantisierers mit dem festgelegten digitalen Kali briereingangssignal zu verbinden;
- - ein temporäres Register (62);
- - einen zweiten Multiplexer, welcher den Ausgang des A/D- Konverters (22) im Kalibrier-Modus mit dem Eingang des temporären Registers (62) verbindet, wenn die Abtastschal tung den analogen Ausgangssignalpegel abtastet;
- - einen dritten Multiplexer, der den Ausgang des temporären Registers (62) mit dem Eingang der Interpolationsschal tung (40) verbindet;
- - einen vierten Multiplexer, der die Verbindung zwischen dem Ausgang der Interpolationsschaltung (40) und dem Eingang der Addierstelle (16) unterbricht, wenn das temporäre Regis ter (62) mit dem Eingang der Interpolationsschaltung (40) verbunden ist, und den Ausgang der Interpolationsschal tung (40) mit dem Eingang des Offset-Registers (18) verbin det;
- - wobei die Interpolationsschaltung (40) während des Kali brier-Modus innerhalb des digitalen Pfads des A/D-Konver ters (22) angeordnet ist, so daß dessen Verstärkungsfaktor während der Erzeugung des Offsetsignals zur Speicherung in dem Offset-Register (18) kompensiert wird.
8. D/A-Konverter nach Anspruch 6, dadurch gekenn
zeichnet, daß die Kompensationsschaltung eine Schal
tung zur Bearbeitung der Ausgangssignale des A/D-Konver
ters (22) durch die Interpolationsschaltung (40) noch vor dem
Speichern im Offset-Register (18) umfaßt.
9. D/A-Konverter nach Anspruch 4, dadurch gekenn
zeichnet, daß der n-Bit-Quantisierer einen Delta-
Sigma-Modulator (44) umfaßt.
10. D/A-Konverter nach Anspruch 1, dadurch gekenn
zeichnet, daß der D/A-Konverter (10) ein Delta-
Sigma-D/A-Konverter ist.
11. D/A-Konverter nach Anspruch 1, dadurch gekenn
zeichnet, daß der A/D-Konverter ein kalibrierter
A/D-Konverter (22) ist.
12. D/A-Konverter nach Anspruch 11, dadurch gekenn
zeichnet, daß des weiteren eine A/D-Kalibrierschal
tung zum Kalibrieren des A/D-Konverters (22) noch vor Erzeu
gung des Offsetsignals vorgesehen ist.
13. D/A-Konverter nach Anspruch 1, dadurch gekenn
zeichnet, daß der A/D-Konverter (22) zwei Betriebszu
stände hat, nämlich einen ersten Kalibrierbetriebszustand zum
Einsatz beim Erzeugen des Offsetsignals während des Kalibrier
zustands des D/A-Konverters (10) und einen zweiten Normalbe
triebszustand, um ein externes analoges Eingangssignal zu
empfangen und ein externes digitales Signal zu erzeugen, das
dem Wert des externen analogen Eingangssignal entspricht,
wobei die Kalibrierschaltung die Arbeitsweise des A/D-Konver
ters (22) im ersten und zweiten Betriebszustand steuern kann.
14. D/A-Konverter nach Anspruch 1, dadurch gekenn
zeichnet, daß der A/D-Konverter (22) einen Delta-
Sigma-A/D-Konverter umfaßt.
15. D/A-Konverter nach Anspruch 1, dadurch gekenn
zeichnet, daß der A/D-Konverter (10) wenigstens
während des Kalibrierzustands eine zugeordnete zusätzliche
Filterung aufweist, um übermäßige Störgeräusche des D/A-Kon
verters (10) während dem Kalibrierzustand zu filtern.
16. Verfahren zur Kalibrierung eines D/A-Konverters, ge
kennzeichnet durch folgende Schritte:
- - Vorsehen einer digitalen Eingangsklemme;
- - Vorsehen einer analogen Ausgangsklemme;
- - Konvertieren des vom der digitalen Eingangsklemme empfange nen digitalen Eingangssignals in ein analoges Ausgangssig nal an einer analogen Ausgangsklemme durch einen D/A-Konver tiervorgang mit einem zugeordneten inhärenten Fehler, wobei der analoge Ausgangssignalpegel des analogen Ausgangssig nals dem digitalen Wert des digitalen Eingangssignals ent spricht;
- - Abgleichen des analogen Ausgangssignalpegels durch einen Offsetwert für ein gegebenes digitales Eingangssignal an der digitalen Eingangsklemme, um den inhärenten Fehler zu kompensieren; und
- - Arbeiten im Kalibrierzustand als Reaktion auf ein extern empfangenes Kalibriersignal und Bestimmung des Offsetwerts, wobei der Schritt der Offsetwertbestimmung folgende Schritte umfaßt:
- - Zwingen des digitalen Eingangssignals auf dem digitalen Konvertierungspfad auf ein festgelegtes Kalibriersignal,
- - Bestimmen des analogen Ausgangssignalpegels des analogen Ausgangssignals, falls das digitale Signal entlang dem digitalen Konvertierungspfad auf ein festgelegtes Kali briersignal gezwungen wird,
- - Vorsehen eines A/D-Konverters (22), der ein kalibriertes Ausgangssignal bei einem gegebenen analogen Eingangssig nal hat, und
- - Eingabe des festgelegten analogen Ausgangssignalpegels an den Eingang des A/D-Konverters (22), wobei der Ausgang des A/D-Konverters (22) den Offsetwert enthält.
17. Verfahren nach Anspruch 16, dadurch gekenn
zeichnet, daß es des weiteren den Schritt des Kali
brierens des A/D-Konverters (22) noch vor Eingabe des abgetas
teten analogen Signals in dessen Eingang während des Kali
brierzustands umfaßt.
18. Verfahren nach Anspruch 16, dadurch gekenn
zeichnet, daß der Offsetwert ein digitaler Wert ist
und der Schritt des Abgleichens des analogen Ausgangssignal
pegels durch den Offsetwert folgendes umfaßt:
- - Vorsehen eines Offset-Registers (18);
- - Speichern des Offsetwerts im Offset-Register (18); und
- - Addition der Ausgangssignale des Offset-Registers (18) mit dem digitalen Signal im digitalen Konvertierungspfad.
19. Verfahren nach Anspruch 18, dadurch gekenn
zeichnet, daß das festgelegte digitale Kalibriersig
nal im wesentlichen einen Wert von Null aufweist und das
festgelegte analoge Kalibrierausgangssignal einen Wert hat,
der um den inhärenten Fehler des D/A-Konvertiervorgangs vom
Kalibriereingangssignal abweicht.
20. Verfahren nach Anspruch 16, dadurch gekenn
zeichnet, daß der Schritt des Konvertieren des digi
talen Eingangssignals in ein analoges Ausgangssignal umfaßt:
- - Verarbeiten des digitalen Eingangssignals durch eine Inter polationsschaltung (40), um dessen Abtastfrequenz zu er höhen;
- - Konvertieren des Ausgangssignals der Interpolationsschal tung in einen digitalen n-Bit-Datenstrom;
- - Konvertieren des digitalen n-Bit-Datenstroms in ein konver tiertes analoges Signal; und
- - Filtern des konvertierten analogen Signals mit einem analo gen Tiefpaßfilter, um die Hochfrequenzinformationen, die außerhalb der Bandbreite des analogen Tiefpaßfilter schritts liegen, im wesentlichen zu entfernen.
21. Verfahren nach Anspruch 20, dadurch gekenn
zeichnet, daß der Schritt des Abgleichens umfaßt:
- - Vorsehen eines Offset-Registers;
- - Abspeichern des Offsetwerts als digitalen Wert im Offset- Register; und
- - Addition des Ausgangssignals des Offset-Registers mit dem digitalen Ausgangssignal durch die Interpolationsschal tung (40) noch vor der Konvertierung des Ausgangssignals der Interpolationsschaltung in den digitalen n-Bit-Daten strom.
22. Verfahren nach Anspruch 21, dadurch gekenn
zeichnet, daß die Interpolationsschaltung einen
Verstärkungsfaktor hat, die von Eins abweicht, und der
Schritt der Offsetwertbestimmung des weiteren die Kompensie
rung des Offsetwerts durch den Verstärkungsfaktor der Interpo
lationsschaltung zur inversen Kompensierung für den Verstär
kungsfaktor der Interpolationsschaltung umfaßt.
23. Verfahren nach Anspruch 22, dadurch gekenn
zeichnet, daß der Schritt der Offsetwertbestimmung
des weiteren umfaßt:
- - Unterbrechen der Verbindung zwischen dem Eingang des n-Bit- Quantisierers und dem digitalen Konvertierungspfad und Verbinden mit dem festgelegten digitalen Kalibriersignal, wobei das festgelegte digitale Kalibriersignal im wesent lichen gleich Null ist;
- - Verbinden des analogen Ausgangs des D/A-Konvertierungspfads mit dem Eingang des A/D-Konverters;
- - vorübergehendes Abspeichern des Ausgangssignals des A/D- Konverters als unkompensierter Offsetwert; und
- - Unterbrechen der Verbindung zwischen dem Ausgang der Inter polationsschaltung und dem digitalen Konvertierungspfad und Eingabe des unkompensierten Offsetwerts in den Eingang der Interpolationsschaltung, wobei der Ausgang der Interpola tionsschaltung den Offsetwert enthält, der im Offset-Regis ter gespeichert wird.
24. Verfahren nach Anspruch 22, dadurch gekenn
zeichnet, daß der Schritt der Kompensation die Bear
beitung des Offsetwerts umfaßt, der von dem A/D-Konver
ter (22) durch die Interpolationsschaltung (40) noch vor dem
Abspeichern im Offset-Register (18) ausgegeben wird.
25. Verfahren nach Anspruch 20, dadurch gekenn
zeichnet, daß der Schritt der Konvertierung des
Ausgangssignals der Interpolationsschaltung in einen digita
len n-Bit-Datenstrom die Bearbeitung des Ausgangssignals der
Interpolationsschaltung (40) durch einen Delta-Sigma-Modula
tor (44) umfaßt.
26. Verfahren nach Anspruch 16, dadurch gekenn
zeichnet, daß der Schritt des Vorsehens eines A/D-
Konverters (22) das Vorsehen eines Delta-Sigma-A/D-Konverters
umfaßt.
27. Verfahren nach Anspruch 16, dadurch gekenn
zeichnet, daß der Schritt der Eingabe des festgeleg
ten analogen Ausgangssignalpegels in den Eingang des A/D-
Konverters (22) des weiteren das Filtern übermäßiger Störge
räusche, die von dem D/A-Konvertierungsvorgang herrühren,
während dem A/D-Konvertierungsvorgang umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/790,574 US5248970A (en) | 1991-11-08 | 1991-11-08 | Offset calibration of a dac using a calibrated adc |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4237082A1 true DE4237082A1 (de) | 1993-05-19 |
DE4237082C2 DE4237082C2 (de) | 1999-08-19 |
Family
ID=25151115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4237082A Expired - Fee Related DE4237082C2 (de) | 1991-11-08 | 1992-11-03 | Digital/Analog-Konverter mit integriertem Kalibriersystem und Kalibrierverfahren |
Country Status (4)
Country | Link |
---|---|
US (2) | US5248970A (de) |
JP (1) | JPH05259910A (de) |
DE (1) | DE4237082C2 (de) |
GB (1) | GB2261336B (de) |
Families Citing this family (95)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5412387A (en) * | 1993-04-06 | 1995-05-02 | Analog Devices, Inc. | Error reduction in switched capacitor digital-to-analog converter systems by balanced sampling |
JP3248304B2 (ja) * | 1993-07-07 | 2002-01-21 | 松下電器産業株式会社 | Dac出力値算出回路 |
US5381148A (en) * | 1993-07-12 | 1995-01-10 | Analog Devices, Inc. | Method and apparatus for calibrating a gain control circuit |
FI96811C (fi) * | 1993-11-30 | 1996-08-26 | Nokia Mobile Phones Ltd | Menetelmä ja piirijärjestely D/A-muuntimen DC-erojännitteen kompensoimiseksi |
US6002538A (en) * | 1994-03-18 | 1999-12-14 | Fujitsu, Ltd. | PRML regenerating apparatus having adjusted slice levels |
US5594439A (en) * | 1994-08-24 | 1997-01-14 | Crystal Semiconductor Corporation | Diagnosing problems in an electrical system by monitoring changes in nonlinear characteristics |
US5594612A (en) * | 1994-08-24 | 1997-01-14 | Crystal Semiconductor Corporation | Analog-to-digital converter with digital linearity correction |
US5583501A (en) * | 1994-08-24 | 1996-12-10 | Crystal Semiconductor Corporation | Digital-to-analog converter with digital linearity correction |
US5596322A (en) * | 1994-10-26 | 1997-01-21 | Lucent Technologies Inc. | Reducing the number of trim links needed on multi-channel analog integrated circuits |
US5598157A (en) * | 1994-10-28 | 1997-01-28 | Harris Corporation | Sigma Delta analog to digital converter with three point calibration apparatus and method |
US5493343A (en) * | 1994-12-28 | 1996-02-20 | Thomson Consumer Electronics, Inc. | Compensation for truncation error in a digital video signal decoder |
US5644308A (en) * | 1995-01-17 | 1997-07-01 | Crystal Semiconductor Corporation | Algorithmic analog-to-digital converter having redundancy and digital calibration |
US5717321A (en) * | 1995-01-17 | 1998-02-10 | Cirrus Logic, Inc. | Drive current calibration for an analog resistive touch screen |
US5777912A (en) * | 1996-03-28 | 1998-07-07 | Crystal Semiconductor Corporation | Linear phase finite impulse response filter with pre-addition |
US6144326A (en) | 1997-04-22 | 2000-11-07 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration |
US6442213B1 (en) * | 1997-04-22 | 2002-08-27 | Silicon Laboratories Inc. | Digital isolation system with hybrid circuit in ADC calibration loop |
US6289070B1 (en) | 1997-04-22 | 2001-09-11 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration including coarse offset |
US6137827A (en) | 1997-04-22 | 2000-10-24 | Silicon Laboratories, Inc. | Isolation system with digital communication across a capacitive barrier |
US6137826A (en) * | 1997-11-17 | 2000-10-24 | Ericsson Inc. | Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals |
CA2310220A1 (en) * | 1997-11-17 | 1999-05-27 | Ericsson Inc. | Modulation systems and methods including oversampling of narrow bandwidth signals and dc offset compensation |
US6100827A (en) * | 1998-09-11 | 2000-08-08 | Ericsson Inc. | Modulation systems and methods that compensate for DC offset introduced by the digital-to-analog converter and/or the low pass filter thereof |
US6169502B1 (en) * | 1998-05-08 | 2001-01-02 | Cirrus Logic, Inc. | Pipelined analog-to-digital converter (ADC) systems, methods, and computer program products |
GB2337882B (en) * | 1998-05-26 | 2001-10-31 | Lsi Logic Corp | Method of testing analog to digital converters |
US6191715B1 (en) | 1998-10-29 | 2001-02-20 | Burr-Brown Corporation | System for calibration of a digital-to-analog converter |
KR100284285B1 (ko) * | 1998-11-26 | 2001-03-02 | 김영환 | 싸이클릭 아날로그/디지털 변환기 |
US6294962B1 (en) | 1998-12-09 | 2001-09-25 | Cypress Semiconductor Corp. | Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator |
FR2787280B1 (fr) * | 1998-12-14 | 2001-01-05 | Cit Alcatel | Circuit electronique de conversion numerique-analogique pour une chaine de transmission en bande de base |
US6816100B1 (en) | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
US6191660B1 (en) | 1999-03-24 | 2001-02-20 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
DK199901006A (da) * | 1999-07-09 | 2001-01-10 | Telital R & D Denmark As | Digital til analog konverteringsanordning |
US6359575B1 (en) * | 1999-12-09 | 2002-03-19 | National Instruments Corporation | Analog to digital converter having a digital to analog converter mode |
US6320525B1 (en) * | 2000-01-12 | 2001-11-20 | Winbond Electronics Corp. | Analog-to-digital level error automatic calibration circuit |
US6407641B1 (en) | 2000-02-23 | 2002-06-18 | Cypress Semiconductor Corp. | Auto-locking oscillator for data communications |
US6946920B1 (en) | 2000-02-23 | 2005-09-20 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
US6297705B1 (en) | 2000-02-23 | 2001-10-02 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
FR2805940B1 (fr) * | 2000-03-01 | 2002-05-31 | France Telecom | Systeme de correction du cna pour modulateur delta sigma |
SE517675C2 (sv) * | 2000-03-14 | 2002-07-02 | Ericsson Telefon Ab L M | Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem |
US6445319B1 (en) * | 2000-05-10 | 2002-09-03 | Texas Instruments Incorporated | Analog to digital converter circuit |
US7093151B1 (en) | 2000-09-22 | 2006-08-15 | Cypress Semiconductor Corp. | Circuit and method for providing a precise clock for data communications |
US6525681B2 (en) * | 2001-03-29 | 2003-02-25 | Agere Systems, Inc. | DC compensation method and apparatus |
US6509852B1 (en) | 2001-08-03 | 2003-01-21 | Texas Instruments Incorporated | Apparatus and method for gain calibration technique for analog-to-digital converter |
JP3910868B2 (ja) * | 2002-03-19 | 2007-04-25 | 富士通株式会社 | 集積回路 |
US6624772B1 (en) * | 2002-05-28 | 2003-09-23 | Analog Devices, Inc. | Offset calibration system |
US6567022B1 (en) * | 2002-08-12 | 2003-05-20 | Lsi Corporation | Matching calibration for dual analog-to-digital converters |
US7068193B2 (en) * | 2002-09-26 | 2006-06-27 | Analog Devices, Inc. | Integrated digital calibration circuit and digital to analog converter (DAC) |
CN100479328C (zh) * | 2002-09-27 | 2009-04-15 | 阿纳洛格装置公司 | 用于数字到模拟以及模拟到数字转换器的数字补偿的系统和方法 |
DE10250939B4 (de) * | 2002-10-31 | 2006-04-27 | Advanced Micro Devices, Inc., Sunnyvale | DSSS und CCK-Basisband-Codierungsgerät und Verfahren |
US6919833B2 (en) * | 2003-09-04 | 2005-07-19 | Regan N. Mills | Parallel converter topology for reducing non-linearity errors |
US7379831B1 (en) * | 2004-05-12 | 2008-05-27 | Zilog, Inc. | Error correction in an oversampled ADC using few stored calibration coefficients |
US7126510B2 (en) * | 2004-12-17 | 2006-10-24 | Rambus Inc. | Circuit calibration system and method |
TWI259662B (en) * | 2005-05-18 | 2006-08-01 | Ite Tech Inc | Signal converting apparatus for integrated analog-to-digital converter and digital-to-analog converter and integrator unit thereof |
KR100777456B1 (ko) * | 2005-11-11 | 2007-11-21 | 삼성전자주식회사 | D/a 컨버터와 a/d 컨버터 간 출력 교정방법 및 그아날로그 인코딩 장치 |
US7809973B2 (en) * | 2005-11-16 | 2010-10-05 | Cypress Semiconductor Corporation | Spread spectrum clock for USB |
US7623050B2 (en) * | 2005-12-13 | 2009-11-24 | Broadcom Corporation | Digital calibration loop for an analog to digital converter |
US7456764B2 (en) * | 2005-12-14 | 2008-11-25 | Broadcom Corporation | Analog to digital converter with dynamic power configuration |
US7843368B2 (en) * | 2005-12-14 | 2010-11-30 | Broadcom Corporation | Programmable settling for high speed analog to digital converter |
US7466249B2 (en) * | 2005-12-14 | 2008-12-16 | Broadcom Corporation | System and method for common mode calibration in an analog to digital converter |
US7812746B2 (en) * | 2005-12-14 | 2010-10-12 | Broadcom Corporation | Variable gain and multiplexing in a digital calibration for an analog-to-digital converter |
US8035455B1 (en) | 2005-12-21 | 2011-10-11 | Cypress Semiconductor Corporation | Oscillator amplitude control network |
DE112006003542B4 (de) * | 2005-12-27 | 2016-08-04 | Analog Devices Inc. | Analog-Digital-Umsetzersystem mit Drehtakt-Flash und Verfahren |
US7271751B2 (en) * | 2006-02-08 | 2007-09-18 | Toshiba America Electronic Components, Inc. | Digital BIST test scheme for ADC/DAC circuits |
JP4771311B2 (ja) * | 2006-02-09 | 2011-09-14 | オンセミコンダクター・トレーディング・リミテッド | フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム |
US7573408B2 (en) * | 2006-09-21 | 2009-08-11 | Analogic Corporation | Method and system for correcting switched input A/D converters |
US8564252B2 (en) * | 2006-11-10 | 2013-10-22 | Cypress Semiconductor Corporation | Boost buffer aid for reference buffer |
US8035401B2 (en) | 2007-04-18 | 2011-10-11 | Cypress Semiconductor Corporation | Self-calibrating driver for charging a capacitive load to a desired voltage |
KR100743965B1 (ko) | 2007-05-11 | 2007-08-01 | 쓰리에이로직스(주) | Rf 신호의 오프셋 전압을 보상할 수 있는 복조기 및 그방법 |
US7486214B1 (en) * | 2007-09-04 | 2009-02-03 | Infineon Technologies Ag | Tuning methods for loop-filters of continuous-time sigma-delta modulators |
US8503695B2 (en) * | 2007-09-28 | 2013-08-06 | Qualcomm Incorporated | Suppressing output offset in an audio device |
US7825844B2 (en) * | 2008-02-06 | 2010-11-02 | Qualcomm Incorporated | Adaptive high-order digital-to-analog conversion |
US8106800B2 (en) * | 2008-02-21 | 2012-01-31 | Honeywell International Inc. | Self-calibrating signal reconstruction system |
US7868796B2 (en) * | 2008-09-30 | 2011-01-11 | Freescale Semiconductor, Inc. | Self-calibrating data conversion circuitry and method therefor |
US7733258B2 (en) * | 2008-09-30 | 2010-06-08 | Freescale Semiconductor, Inc. | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor |
US7876254B2 (en) * | 2008-09-30 | 2011-01-25 | Freescale Semiconductor, Inc. | Data conversion circuitry having successive approximation circuitry and method therefor |
US7880650B2 (en) * | 2008-09-30 | 2011-02-01 | Freescale Semiconductor, Inc. | Method and apparatus for testing data converter |
US7868795B2 (en) * | 2008-09-30 | 2011-01-11 | Freescale Semiconductor, Inc. | Data conversion circuitry with an extra successive approximation step and method therefor |
US7940199B2 (en) * | 2008-11-25 | 2011-05-10 | Mediatek Inc. | Method for calibrating analog-to-digital converting circuits |
US7808415B1 (en) * | 2009-03-25 | 2010-10-05 | Acco Semiconductor, Inc. | Sigma-delta modulator including truncation and applications thereof |
US8134486B2 (en) * | 2009-08-17 | 2012-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | DAC calibration |
US8364870B2 (en) | 2010-09-30 | 2013-01-29 | Cypress Semiconductor Corporation | USB port connected to multiple USB compliant devices |
US8477052B2 (en) | 2011-04-05 | 2013-07-02 | Freescale Semiconductor, Inc. | Method and apparatus for self-test of successive approximation register (SAR) A/D converter |
US8493251B2 (en) | 2011-07-28 | 2013-07-23 | Fujitsu Semiconductor Limited | Self-calibrated DAC with reduced glitch mapping |
US9667240B2 (en) | 2011-12-02 | 2017-05-30 | Cypress Semiconductor Corporation | Systems and methods for starting up analog circuits |
TWI462488B (zh) * | 2012-01-30 | 2014-11-21 | Sunplus Technology Co Ltd | 類比數位轉換裝置與方法 |
CN103247307B (zh) * | 2012-02-10 | 2015-12-16 | 凌阳科技股份有限公司 | 模拟数字转换装置与方法 |
US8681026B2 (en) * | 2012-02-29 | 2014-03-25 | Silicon Laboratories Inc. | Digital to analog converter |
US8719682B2 (en) * | 2012-06-15 | 2014-05-06 | Lsi Corporation | Adaptive calibration of noise predictive finite impulse response filter |
US8686884B2 (en) | 2012-08-15 | 2014-04-01 | International Business Machines Corporation | Testing of digital to analog converters in serial interfaces |
WO2014031497A1 (en) * | 2012-08-21 | 2014-02-27 | Missing Link Electronics, Inc. | Design automation for configurable mixed-signal systems |
TWI489237B (zh) * | 2012-11-16 | 2015-06-21 | Ind Tech Res Inst | 即時取樣裝置及其方法 |
KR101477895B1 (ko) | 2013-03-12 | 2014-12-30 | 엘에스산전 주식회사 | 아날로그 출력모듈의 오프셋 게인 설정방법 |
JP6189085B2 (ja) * | 2013-05-13 | 2017-08-30 | ルネサスエレクトロニクス株式会社 | 電子システムおよびその動作方法 |
CN106788429B (zh) * | 2016-11-30 | 2021-05-07 | 黄山学院 | 基于电荷域信号处理的dac失调误差校准电路 |
CN106712770B (zh) * | 2016-12-28 | 2020-02-18 | 深圳市英特瑞半导体科技有限公司 | 一种提高数模转换器的输出精度的方法和装置 |
TWI666880B (zh) * | 2018-11-16 | 2019-07-21 | 瑞昱半導體股份有限公司 | 應用在數位類比轉換器的校正方法及相關的電路 |
CN114153786B (zh) * | 2021-11-26 | 2023-08-04 | 山东云海国创云计算装备产业创新中心有限公司 | 一种服务器及其soc系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3709207A1 (de) * | 1987-02-28 | 1988-09-08 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal |
US4943807A (en) * | 1988-04-13 | 1990-07-24 | Crystal Semiconductor | Digitally calibrated delta-sigma analog-to-digital converter |
SU1683176A1 (ru) * | 1989-01-17 | 1991-10-07 | Предприятие П/Я Р-6149 | Цифроаналоговый преобразователь с автокалибровкой |
US5087914A (en) * | 1990-08-22 | 1992-02-11 | Crystal Semiconductor Corp. | DC calibration system for a digital-to-analog converter |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3725903A (en) * | 1971-02-09 | 1973-04-03 | Bendix Corp | Self-calibrating analog to digital converter |
US4186384A (en) * | 1975-06-24 | 1980-01-29 | Honeywell Inc. | Signal bias remover apparatus |
JPS5953727B2 (ja) * | 1977-04-06 | 1984-12-26 | 株式会社日立製作所 | 補正回路付da変換器 |
US4222107A (en) * | 1979-01-22 | 1980-09-09 | Burr-Brown Research Corporation | Method and apparatus for automatically calibrating a digital to analog converter |
US4338589A (en) * | 1979-02-13 | 1982-07-06 | Hewlett-Packard Company | Autocalibration of compressed A/D converter |
US4272760A (en) * | 1979-04-10 | 1981-06-09 | Burr-Brown Research Corporation | Self-calibrating digital to analog conversion system and method |
JPS6030453B2 (ja) * | 1979-10-24 | 1985-07-16 | 株式会社日立製作所 | デイジタル−アナログ変換器 |
US4350975A (en) * | 1980-07-18 | 1982-09-21 | American Microsystems, Inc. | Dual bandwidth autozero loop for a voice frequency CODEC |
JPS5753145A (en) * | 1980-09-16 | 1982-03-30 | Sony Tektronix Corp | Calibrator for analogue-digital converter |
US4335373A (en) * | 1980-11-07 | 1982-06-15 | Fairchild Camera & Instrument Corp. | Method for analyzing a digital-to-analog converter with a nonideal analog-to-digital converter |
US4509037A (en) * | 1981-06-12 | 1985-04-02 | Gould Inc. | Enhanced delta modulation encoder |
JPS587877A (ja) * | 1981-07-06 | 1983-01-17 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト型静電誘導トランジスタ |
US4633425A (en) * | 1981-10-13 | 1986-12-30 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit |
JPS58148993A (ja) * | 1982-03-01 | 1983-09-05 | Seiko Instr & Electronics Ltd | メモ機能付電子時計 |
JPS58181323A (ja) * | 1982-04-16 | 1983-10-24 | Nippon Telegr & Teleph Corp <Ntt> | 較正機能付きデジタルアナログ変換器 |
US4674062A (en) * | 1984-04-20 | 1987-06-16 | General Electric Company | Apparatus and method to increase dynamic range of digital measurements |
US4588979A (en) * | 1984-10-05 | 1986-05-13 | Dbx, Inc. | Analog-to-digital converter |
US4796004A (en) * | 1986-02-14 | 1989-01-03 | General Instrument Corp. | Integrated analog-to-digital converter |
GB2199711B (en) * | 1987-01-08 | 1990-10-24 | Schlumberger Electronics | Converter calibration |
US4829236A (en) * | 1987-10-30 | 1989-05-09 | Teradyne, Inc. | Digital-to-analog calibration system |
JPH0319428A (ja) * | 1989-06-15 | 1991-01-28 | Tlv Co Ltd | D/a変換器の校正方法 |
JPH0396018A (ja) * | 1989-09-08 | 1991-04-22 | Hitachi Ltd | オーバサンプリング方式ディジタル/アナログ変換器及びオーバサンプリング方式アナログ/ディジタル変換器 |
-
1991
- 1991-11-08 US US07/790,574 patent/US5248970A/en not_active Expired - Lifetime
-
1992
- 1992-08-21 GB GB9217775A patent/GB2261336B/en not_active Expired - Fee Related
- 1992-10-29 JP JP4314064A patent/JPH05259910A/ja active Pending
- 1992-11-03 DE DE4237082A patent/DE4237082C2/de not_active Expired - Fee Related
-
1993
- 1993-09-28 US US08/128,381 patent/US5818370A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3709207A1 (de) * | 1987-02-28 | 1988-09-08 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal |
US4943807A (en) * | 1988-04-13 | 1990-07-24 | Crystal Semiconductor | Digitally calibrated delta-sigma analog-to-digital converter |
SU1683176A1 (ru) * | 1989-01-17 | 1991-10-07 | Предприятие П/Я Р-6149 | Цифроаналоговый преобразователь с автокалибровкой |
US5087914A (en) * | 1990-08-22 | 1992-02-11 | Crystal Semiconductor Corp. | DC calibration system for a digital-to-analog converter |
Non-Patent Citations (7)
Title |
---|
et.al.: A 17-bit Oversampling D-to-A Conversion Technology Using Multistage Noise Shaping. In: IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol.24,No.4,Aug.1989,S.969-975 * |
Firmenschrift Nr.DAC74: BURR-BRAUN: Self-Cali- brating High Resolution True 16-Bit Digital-to- Analog Converter, S.1,2 * |
MATSUYA,Yasuyuki * |
MROZOWSKI,Andrij: Correcting errors digitally in data acquisition and control. In: Electronics, Nov.22,1979, S.123-128 * |
PRAZAK,Paul * |
SCHILDWACH,Bernd * |
STROETZEL,Karl-Heinz: Abgleich und Prüfung von Analog-Digital- und Digital-Ana- log-Umsetzern. In: radio fernsehen elektronik,27, H.7, 1978, S.425-427 * |
Also Published As
Publication number | Publication date |
---|---|
US5248970A (en) | 1993-09-28 |
GB2261336B (en) | 1995-11-08 |
DE4237082C2 (de) | 1999-08-19 |
JPH05259910A (ja) | 1993-10-08 |
GB9217775D0 (en) | 1992-10-07 |
US5818370A (en) | 1998-10-06 |
GB2261336A (en) | 1993-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4237082C2 (de) | Digital/Analog-Konverter mit integriertem Kalibriersystem und Kalibrierverfahren | |
DE4127096C2 (de) | Gleichspannungs-Kalibriereinrichtung für einen Digital/Analog-Wandler | |
DE4127078C2 (de) | Phasenentzerrer für einen Digital/Analog-Wandler | |
DE4311259C2 (de) | Analog/Digital-Wandler mit Kalibrierung und Verfahren zur Ausführung einer Analog/Digital-Wandlung | |
DE69228987T2 (de) | Analog-und digitalwandler | |
DE69107059T2 (de) | Sigma-delta-modulator. | |
DE69129821T2 (de) | Mehrstufiger Sigma-deltaanalog/digitalumsetzer | |
DE69002766T2 (de) | Dezimationsfilter für einen sigma-delta-analog-digital-wandler. | |
DE3120914C2 (de) | ||
DE69117794T2 (de) | Mehrstufiger sigma-delta-Analog-zu-Digitalkonverter | |
DE68915700T2 (de) | Verfahren zur Kaskadierung von mehreren Sigma-Delta-Modulatoren und ein Sigma-Delta-Modulatorsystem. | |
DE4233738C2 (de) | Digitaler Interpolator und Verfahren zur Interpolation digitaler Daten | |
DE68911700T2 (de) | Vorrichtung und Verfahren zur A/D Umsetzung mit Überabtastung. | |
DE4237875C2 (de) | Delta-Sigma-Konverter n-ter Ordnung und Verfahren zur Delta-Sigma-Konvertierung | |
DE69517411T2 (de) | Effiziente architektur zur korrektur von komponentenfehlanpassungen und schaltungsnichtlinearitäten in a/d umsetzern | |
DE4311724A1 (de) | Rauscharmer Delta-Sigma-Modulator für Analog/Digital-Wandler | |
DE60030950T2 (de) | Digital-analog-wandler | |
DE69705976T2 (de) | Interpolierende Digital-Analog-Wandler-Architektur zur verbesserten Störsignalunterdrückung | |
EP1001538A2 (de) | Sigma-Delta-Modulator und Verfahren zur Unterdrückung eines Quantisierungsfehlers in einem Sigma-Delta-Modulator | |
DE19521609B4 (de) | Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung | |
DE69434276T2 (de) | Datenwandler mit Skalierung der Verstärkung zusammen mit einem Zittersignal | |
DE69307376T2 (de) | Stabilisierte Rauschformerschaltung kleiner Grösse mit unterdrücktem hochfrequentem Quantisierungsrauschen ohne verschlechtertes Signal/Rauschverhältnis | |
EP1138120B1 (de) | Analog-digital-umsetzer | |
DE19521610B4 (de) | Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung | |
EP0666650A2 (de) | Verfahren zur schnellen Decodierung der Ausgangssignale von Sigma Delta Modulatoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |