KR101497849B1

KR101497849B1 - D／a 변환장치, 주변장치 및 plc

Info

Publication number: KR101497849B1
Application number: KR1020137009753A
Authority: KR
Inventors: 아츠코 오니시; 요시유키 구보타
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2010-09-28
Filing date: 2010-09-28
Publication date: 2015-03-02
Also published as: EP2624459B1; TWI422162B; EP2624459A1; CN103125074A; WO2012042556A1; JP5327395B2; US8963756B2; TW201214981A; JPWO2012042556A1; CN103125074B; EP2624459A4; US20130214954A1; KR20130092583A

Abstract

본 발명에 있어서의 D／A 변환장치는 복수의 디지털 값으로 구성되는 파형 데이터열을 기억하는 파형 데이터열 기억 수단과, 파형 출력 주기를 지정하는 파형 출력 형식 데이터를 기억하는 파형 출력 형식 데이터 기억 수단과, 상기 파형 출력 주기 마다 상기 디지털 값을 상기 파형 데이터열 기억 수단으로부터 차례로 판독하여 출력하는 디지털 값 출력 수단과, 상기 디지털 값 출력 수단이 출력하는 상기 디지털 값을 아날로그 데이터 값으로 변환하는 D／A 변환 수단을 구비하는 것을 특징으로 한다.

Description

D／A 변환장치, 주변장치 및 PLC{D/A CONVERSION DEVICE, PERIPHERAL DEVICE, AND PLC}

본 발명은 D／A 변환장치, 주변장치 및 상기 D／A 변환장치를 구비한 PLC에 관한 것이다.

종래의 D／A 변환장치로서, 외부로부터 소정의 주기마다 디지털 값이 기입되면 이 디지털 값을 순서대로 D／A 변환하는 것이 있다. 여기서, D／A 변환장치의 최고 D／A 변환 속도가 아무리 고속이어도, 실제 D／A 변환 속도는 외부로부터 디지털 값이 기입되는 속도에 의존하기 때문에 실제 D／A 변환 속도가 저하되어 버린다는 문제가 있었다.

관련된 문제를 해결하는 것을 목적으로 하는 기술이 특허문헌 1에 개시되어 있다. 특허문헌 1에는 외부로부터 입력된 아날로그 신호에 기초하여 A／D변환에서부터 D／A 변환까지의 일련의 동작을 CPU 장치를 통하지 않고 실시하는 프로그래머블 콘트롤러용 아날로그 신호 처리 장치가 개시되어 있다.

[특허문헌 1] 일본 특허 제 2914100호 공보(예를 들면, 단락 0033, 도 4)

그렇지만, 특허문헌 1에서는 프로그래머블 콘트롤러용 아날로그 신호 처리 장치가 D／A 변환할 때마다 디지털 값을 산출하기 때문에 D／A 변환 속도를 충분히 고속으로 할 수 없다는 문제가 있었다.

본 발명에 있어서의 D／A 변환장치는 복수의 디지털 값으로 구성되는 파형 데이터열을 기억하는 파형 데이터열 기억 수단과, 파형 출력 주기를 지정하는 파형 출력 형식 데이터를 기억하는 파형 출력 형식 데이터 기억 수단과, 상기 파형 출력 주기마다 상기 디지털 값을 상기 파형 데이터열 기억 수단으로부터 차례로 판독하여 출력하는 디지털 값 출력 수단과, 상기 파형 출력 주기마다 상기 디지털 값 출력 수단이 출력하는 상기 디지털 값을 아날로그 데이터 값으로 변환하는 D／A 변환 수단을 구비하고, 상기 디지털 값 출력 수단은 상기 파형 출력 주기마다 파형 출력 요구 또는 파형 출력 정지 요구를 접수하고 있는지 여부를 판단하고, 상기 파형 출력 요구를 접수하였다고 판단한 경우에는 새로이 상기 디지털 값의 판독 및 출력을 실시하며, 상기 파형 출력 정지 요구를 접수하였다고 판단한 경우에는 새로이 상기 디지털 값의 판독 및 출력을 실시하지 않는 것을 특징으로 한다.

본 발명에 있어서의 주변장치는 입력 수단과, 상기 입력 수단으로부터의 입력 기초하여, 복수의 디지털 값으로 구성되는 파형 데이터열을 청구항 1~6 중 어느 한 항에 기재된 D／A 변환장치에 마련된 상기 파형 데이터열 기억 수단에 기입하는 파형 데이터열 지원 수단을 구비하는 것을 특징으로 한다.

본 발명에 있어서의 PLC는 상기 D／A 변환장치를 구비하는 것을 특징으로 한다.

이 발명에 따르면 D／A 변환장치의 고속성을 살리고, 고속으로 파형을 출력할 수 있다. 또한 파형의 출력 및 정지를 반복하는 것과 같은 복잡한 제어에 대응할 수 있다.

도 1은 실시형태 1에 있어서의 D／A 변환장치(100)를 포함한 PLC 시스템(10)의 구성을 나타내는 블럭도이다.
도 2는 파형 데이터열 기억 영역(142)의 데이터 구조를 나타내는 도면이다.
도 3은 실시형태 1에 있어서의 D／A 변환장치(100)의 디지털 값 출력부(133)의 동작을 나타내는 플로차트이다.

실시형태 1.

도 1~도 3을 참조하여 본 발명에 있어서의 실시형태 1에 대하여 설명한다.

도 1은 실시형태 1에 있어서의 D／A 변환장치를 포함하는 PLC 시스템(10)의 구성을 나타내는 블럭도이다. 도 1에 나타내는 PLC 시스템(10)은 PLC(1000)와 컴퓨터 등의 주변장치(2000)를 구비한다. 주변장치(2000)는 파형 데이터열 지원 툴(500)을 구비한다. 파형 데이터열 지원 툴(500)은 파형 생성용 소프트웨어가 주변장치(2000)에 인스톨 되는 것에 의하여 실현된다. PLC(1000)와 주변장치(2000)는 접속 케이블(3000)을 통하여 서로 접속된다.

PLC(1000)는 적어도 D／A 변환장치(100)와 CPU 장치(200)를 구비한다. PLC(1000)는 이에 더하여 도시하지 않은 장치를 구비하여도 좋다. 도시하지 않은 장치로서 예를 들면, 서보 앰프를 제어함으로써 다축(多軸)의 위치 제어를 실현하는 모션 콘트롤러 장치나, CPU 장치(200)로부터의 지령에 기초하여 온도 제어 신호를 출력하는 온도 콘트롤러 장치 등이 있다. PLC(1000)가 구비하는 각 장치는 서로 장치간 버스(300)를 통하여 접속된다.

CPU 장치(200)는 CPU 장치(200) 전체의 제어를 실행하는 연산부(220)와 메모리 카드 등의 외부 메모리와 접속되는 외부 메모리 인터페이스(210)와, 내장 메모리(230)를 구비한다. 외부 메모리 또는 내장 메모리(230)에는 사용자 프로그램, 사용자 프로그램의 실행에 이용되는 데이터 및 사용자 프로그램의 실행 결과 데이터가 기억된다. 여기서, 사용자 프로그램이란 PLC(1000)가 제어 대상으로 하는 외부 기기를 제어하기 위한 프로그램이며, 예를 들면 래더 프로그램(ladder program) 또는 C언어 프로그램으로 구성된다. 또, CPU 장치(200)는 주변장치(2000)와 접속되는 주변장치 인터페이스(240)와 장치간 버스(300)와 접속되는 버스 인터페이스(250)를 구비한다. 외부 메모리 인터페이스(210), 연산부(220), 내장 메모리(230), 주변장치 인터페이스(240) 및 버스 인터페이스(250)는 서로 내부 버스(260)을 통하여 접속된다.

CPU 장치(200)는 사용자 프로그램의 실행, 사용자 프로그램의 실행에 이용하는 데이터의 판독 및 사용자 프로그램의 실행 결과의 기입을 소정의 제어 주기마다 반복하여 실시한다. 이 제어 주기는 CPU 장치(200)가 실시하는 사용자 프로그램의 실행 주기와 동일하다. 이 사용자 프로그램의 실행 결과의 기입에는 후술할 D／A 변환장치(100)의 공용 메모리(140)에 디지털 값을 기입하는 동작이 포함된다.

D／A 변환장치(100)은 D／A 변환장치(100) 전체를 제어하는 연산부(130)와, CPU 장치(200)로부터 기입을 할 수 있는 공용 메모리(140)와, 디지털 값을 아날로그 데이터 값으로 변환하는 D／A 변환부(120)를 구비한다. 또, D／A 변환장치(100)는 PLC(1000)가 제어 대상으로 하는 외부 기기에 접속되는 아날로그 출력 인터페이스(110)와, 트리거 신호를 입력하는 외부 입력 단자에 접속되는 트리거 신호 입력 인터페이스(150)와, 장치간 버스(300)에 접속되는 버스 인터페이스(160)와, D／A 변환 주기마다 카운터 신호를 출력하는 카운터(180)를 구비한다. D／A 변환 주기란 하나의 디지털 값을 아날로그 데이터 값으로 변환하는 주기로서 설정되는 값이다.

연산부(130), 공용 메모리(140) 및 버스 인터페이스(160)는 서로 내부 버스(170)를 통하여 접속된다. 또, D／A 변환부(120)는 연산부(130)에 접속되고, 아날로그 출력 인터페이스(110)는 D／A 변환부(120)에 접속된다. 또, 트리거 신호 입력 인터페이스(150)는 연산부(130)에 접속된다.

공용 메모리(140)는 파형 데이터열을 기억하기 위한 파형 데이터열 기억 영역(142)을 구비한다. 파형 데이터열이란 복수의 디지털 값으로 이루어진 디지털 데이터열이다. 도 2는 파형 데이터열 기억 영역(142)의 데이터 구조를 나타내는 도면이다. 파형 데이터열 기억 영역(142)은 복수의 파형 데이터열을 기억할 수 있도록 확보된다. 각 파형 데이터열은 임의의 점수(點數)로 구성할 수 있다. 점수란, 데이터 수를 의미한다. 1점은 예를 들면 16비트 또는 32비트에 상당하고 1개의 디지털 값에 대응한다.

또, 공용 메모리(140)는 파형 출력 형식 데이터를 기억하기 위한 파형 출력 형식 데이터 기억 영역(143)을 구비한다. 파형 출력 형식 데이터란 D／A 변환장치(100)가 아날로그 출력 인터페이스(110)로부터 출력하는 파형의 출력 형식을 지정하는 파라미터이며, 본 실시형태에서는 선두 주소, 출력 데이터 수 및 출력 주기를 지정한다. 선두 주소란, 파형 데이터열 기억 영역(142)에 기억된 파형 데이터열의 최초의 디지털 값의 주소이다. 도 2의 예에서는 파형 데이터열 기억 영역(142)에 기억된 ‘파형 데이터열A’의 선두 주소는 ‘Aa’이다. 출력 데이터 수란 파형 데이터열의 점수이며, 즉 파형 데이터열을 구성하는 디지털 값의 수에 상당한다. 도 2의 예에서는 ‘파형 데이터열A’의 출력 데이터 수는 ‘An점’이다. 출력 주기는 D／A 변환 주기를 1 이상의 정수로 곱한 값으로 지정된다.

도 1에 나타난 연산부(130)는 예를 들면 마이크로 주변장치 또는 전용 LSI(ASIC)가 도시하지 않은 내장 메모리 또는 외부 메모리에 기억된 시스템 프로그램을 실행함으로써 실현된다. 연산부(130)는 기능적으로 파형 데이터열을 파형 데이터열 기억 영역(142)에 기입하는 파형 데이터 기입부(131)와, 후술할 파형 특정 데이터에 기초하여 파형 데이터열을 생성하는 파형 데이터 생성부(132)와, 파형 데이터열 기억 영역(142)으로부터 디지털 값을 판독하여 D／A 변환부(120)로 이 디지털 값을 출력하는 디지털 값 출력부(133)를 구비한다.

여기서, 파형 데이터열은 다음의 5가지 방법 중 어느 하나의 방법으로 파형 데이터열 기억 영역(142)에 기입된다. 1번째의 방법은 CPU 장치(200)의 연산부(220)가 내장 메모리(230) 또는 외부 메모리에 기억된 사용자 프로그램을 실행시킴으로써 파형 데이터열을 작성하고, 이 파형 데이터열을 파형 데이터열 기억 영역(142)에 기입하는 것이다. 이것은 파형 데이터열 기억 영역(142)을 CPU 장치(200)로부터 직접 기입 가능한 공용 메모리(140)에 마련함으로써 실현된다.

2번째의 방법은 우선, 사용자가 미리 파형 데이터열이 기억된 외부 메모리를 CPU 장치(200)의 외부 메모리 인터페이스(210)에 장착한다. 다음으로, CPU 장치(200)가 D／A 변환장치(100)에 대하여 외부 메모리로부터의 판독을 요구한다. 이어서, D／A 변환장치(100)의 파형 데이터열 기입부(131)가 이 요구를 접수하면 이 외부 메모리에 기억된 파형 데이터열을 장치간 버스(300)를 통하여 판독하고 이 파형 데이터열을 파형 데이터열 기억 영역(142)에 기입하는 것이다.

3번째의 방법은 우선 사용자가 외부의 주변장치(2000)의 파형 데이터열 지원 툴(500) 상에서 마우스를 조작하여 파형을 그림으로써 파형 그래피컬 데이터를 작성한다. 다음으로, 파형 데이터열 지원 툴(500)은 사용자의 조작에 의하여 작성된 그래피컬한 파형 데이터 기초하여 파형 데이터열을 생성하고, 이 파형 데이터열을 CPU 장치(200) 및 장치간 버스(300)를 통하여 파형 데이터열 기억 영역(142)에 기입하는 것이다.

4번째의 방법은 우선 사용자가 파형 데이터열이 격납된 CSV 형식 또는 엑셀 형식의 파일을 외부의 주변장치(2000)에 기억시킨다. 다음으로, 주변장치(2000)의 파형 데이터열 지원 툴(500)은 이 파일로부터 파형 데이터열을 판독하고 이 파형 데이터열을 CPU 장치(200) 및 장치간 버스(300)를 통하여 파형 데이터열 기억 영역(142)에 기입하는 것이다.

5번째의 방법은 우선 사용자가 주변장치(2000) 등의 외부 기기를 조작함으로써 D／A 변환장치(100)의 파형 데이터열 생성부(132)에 정현파, 구형파, 삼각파, PWM파 등의 기본적인 파형을 특정하는 데이터(이하, ‘파형 특정 데이터’라 한다)를 송신한다. 파형 특정 데이터로서는 예를 들면 ‘정현파’ 등 파형의 종류, 파형의 주기 및 파형의 진폭 등이 있다. 이어서, 파형 데이터열 생성부(132)는 이 파형 특정 데이터 기초하여 파형 데이터열을 생성한다. 다음으로, 파형 데이터열 기입부(131)는 파형 데이터열 생성부(132)가 생성한 파형 데이터열을 파형 데이터열 기억 영역(142)에 기입한다. 이에 의하여, 예를 들면 PLC 시스템(10)의 기동 시에 있어서 D／A 변환장치(100)의 출력 확인이나 배선 체크 등을 CPU 장치를 위한 사용자 프로그램을 이용하는 일 없이 용이하게 실시할 수 있다.

또한, 파형 데이터열은 상기 5가지 방법 중 어느 하나의 방법에 의하여 임의의 타이밍으로 파형 데이터열 기억 영역(142)에 기입된다. 이때, 새로이 파형 데이터열 기억 영역(142)에 기입되는 파형 데이터열의 선두 주소는 직전에 파형 데이터열 기억 영역(142)에 기입된 파형 데이터열의 최후미(最後尾) 주소의 1점 뒤의 주소가 된다. 즉, 도 2의 예에서는 ‘파형 데이터열A’의 직후에 파형 데이터열 기억 영역(142)에 기입된 ‘파형 데이터열B’의 선두 주소 ‘Ba’는 ‘파형 데이터열A’의 최후미 주소의 1점 뒤의 주소이다.

또한, 파형 출력 형식 데이터는 파형 데이터열이 파형 데이터열 기억 영역(142)에 기입되는 때 또는 그 후에 파형 출력 형식 데이터 기억 영역(143)에 기입된다. 이때, 파형 출력 형식 데이터는 파형 데이터열을 파형 데이터열 기억 영역(142)에 기입한 수단으로 파형 출력 형식 데이터 기억 영역(143)에 기입된다. 즉, 예를 들면, 상기 1번째의 방법으로 파형 데이터열이 파형 데이터열 기억 영역(142)에 기입되는 경우, CPU 장치(200)의 연산부(220)가 파형 출력 형식 데이터를 파형 출력 형식 데이터 기억 영역(143)에 기입한다.

다음으로, 도 3을 참조하여 실시형태에 있어서의 디지털 값 출력부(133)의 동작을 설명한다. 도 3은 실시형태 1에 있어서의 D／A 변환장치(100)의 디지털 값 출력부(133)의 동작을 나타내는 플로차트이다. 우선, 디지털 값 출력부(133)는 파형 출력 요구를 접수하고 있는지 여부를 판단한다(스텝 S10). 파형 출력 요구를 접수하는 방법으로서는 예를 들면 다음과 같은 방법이 있다.

· CPU 장치(200)로부터 발행되는 파형 출력 요구의 전용(專用) 명령을 접수하는 방법

· PLC(1000)의 내부 신호의 상승 엣지를 파형 출력 요구로서 접수하는 방법

· 트리거 신호 입력 인터페이스(150)에 입력되는 트리거 신호의 상승 엣지를 파형 출력 요구로서 접수하는 방법

또한, 파형 출력 요구는 파형 데이터열과 파형 출력 형식 데이터가 각각 파형 데이터열 기억 영역(142)과 파형 출력 형식 데이터 기억 영역(143)에 기입된 후에, D／A 변환장치(100)에 입력된다.

S10에서 파형 출력 요구를 접수하지 않은 경우, 디지털 값 출력부(133)는 S10으로 되돌아와서 재차 파형 출력 요구를 접수하였는지 여부를 판단한다. 한편, S10에서, 파형 출력 요구를 접수한 경우, 다음으로 디지털 값 출력부(133)는 파형 출력 정지 요구를 접수하였는지 여부를 판단한다(스텝 S11). 파형 출력 정지 요구를 접수하는 방법으로서는 예를 들면 다음과 같은 방법이 있다.

·CPU 장치(200)로부터 발행되는 파형 출력 정지 요구의 전용 명령을 접수하는 방법

·PLC(1000)의 내부 신호의 하강 엣지를 파형 출력 정지 요구로서 접수하는 방법

·트리거 신호 입력 인터페이스(150)에 입력되는 트리거 신호의 하강 엣지를 파형 출력 정지 요구로서 접수하는 방법

여기서, S10에서 파형 출력 요구를 접수하고, 또한 S11에서 파형 출력 정지 요구를 접수한 경우란, 예를 들면 도 2에 나타난 ‘파형 데이터열A’에 대한 파형 출력 요구를 접수한 후 ‘파형 데이터열A’를 구성하는 각 디지털 값의 D／A 변환부(120)로의 출력을 개시하였지만 ‘파형 데이터열A’의 마지막 디지털 값의 D／A 변환부(120)로의 출력을 완료하기 전에 파형 출력 정지 요구를 접수한 경우이다.

S11에서, 파형 출력 정지 요구를 접수한 경우, 디지털 값 출력부(133)는 S18로 진행한다. 한편, S11에서 파형 출력 정지 요구를 접수하지 않은 경우, 다음으로 디지털 값 출력부(133)는 파형이 출력 중인지 여부를 판단한다(스텝 S12). 즉, 디지털 값 출력부(133)는 금회(今回)가 파형 데이터열의 최초의 디지털 값 출력인지 여부를 판단한다.

S12에서, 파형이 출력 중이 아닌 경우, 파형 출력 형식 데이터를 판독할 필요가 있기 때문에, 이어서 디지털 값 출력부(133)는 금회 파형 데이터열에 대응하는 파형 출력 형식 데이터를 파형 출력 형식 데이터 기억 영역(143)으로부터 취득하고(스텝 S13), 그 후 S14로 진행한다. 한편, S12에서 파형이 출력 중인 경우, 디지털 값 출력부(133)는 그대로 S14로 진행한다.

S14에서는 디지털 값 출력부(133)는 파형 데이터열 기억 영역(142) 중의 판독 주소에 기억되어 있는 디지털 값을 판독하여 이 디지털 값을 D／A 변환부(120)로 출력한다(스텝 S14). 여기서, 판독 주소란 금회 D／A 변환부(120)로 출력할 디지털 값을 판독하는 파형 데이터열 기억 영역(142) 중의 주소를 의미한다. 즉, 파형 데이터열의 최초의 디지털 값을 D／A 변환부(120)로 출력할 때의 판독 주소는 상술한 선두 주소이다. 후술할 바와 같이, 판독 주소는 선두 주소로부터 시작하고, 그 후 1점씩 뒤의 주소로 변경된다.

또한, S14에서 D／A 변환부(120)로 출력된 디지털 값은 D／A 변환부(120)에 의하여 아날로그 데이터 값으로 변환된다. 그 후, 이 아날로그 데이터 값은 아날로그 출력 인터페이스(110)를 통하여, 외부 기기에 전류값 또는 전압값으로서 출력된다.

S14 이후, 디지털 값 출력부(133)는 다음 출력 주기에 이르렀는지 여부를 판단한다(스텝 S15). 즉, 디지털 값 출력부(133)는 카운터(180)로부터의 카운터 신호 기초하여 판단한다.

S15에서, 다음 출력 주기에 이르지 않은 경우, 디지털 값 출력부(133)는 그 후 S17로 진행한다. 한편, S15에서 다음 출력 주기에 이른 경우, 다음으로 디지털 값 출력부(133)는 판독 주소를 1점만큼 최후미 주소에 가까워지도록 변경하고(스텝 S16), 그 후 S17로 진행한다.

S17에서는 디지털 값 출력부(133)는 출력 데이터 수에 이르렀는지 여부를 판단한다(스텝 S17). 즉, 디지털 값 출력부(133)는 파형 데이터열을 구성하는 모든 디지털 값을 출력하였는지 여부를 판단한다. S17에서 출력 데이터 수에 이르지 않은 경우, 디지털 값 출력부(133)는 S10로 되돌아가서 S10~S17의 처리를 반복하면서 남은 디지털 값을 출력한다. 한편, S17에서 출력 데이터 수에 이른 경우, 디지털 값 출력부(133)는 S18로 진행한다.

S18에서는 디지털 값 출력부(133)는 파형 출력 요구를 소거하고(스텝 S18), 그 후 S10로 되돌아간다.

실시형태 1에 따르면, 파형 데이터열을 구성하는 모든 디지털 값이 D／A 변환장치(100) 내의 메모리에 기입된 후에 파형 데이터열의 D／A 변환을 개시하기 때문에, CPU 장치(200)의 제어 주기에 의존하는 일 없이 고속으로 파형을 출력할 수 있다.

또, 실시형태 1에 따르면, D／A 변환장치(100)가 D／A 변환 주기마다 파형 출력 개시 요구 또는 파형 출력 정지 요구를 접수하였는지 여부를 판단하기 때문에 파형의 출력 및 정지를 반복하는 것과 같은 복잡한 제어에 대응하는 것이 가능하다.

또한, 본 발명은 본 발명의 과제를 해결할 수 있는 한, 실시형태 1에서 설명한 것에 한정되지 않는다. 예를 들면, 파형 데이터열과 파형 출력 형식 데이터는 실시형태 1에서 설명한 경우 이외의 방법 및 타이밍으로, 각각 파형 데이터열 기억 영역(142)과 파형 출력 형식 데이터 기억 영역(143)에 기입되어도 무방하다.

또한, 실시형태 1에서는 파형 출력 형식 데이터가 선두 주소, 출력 데이터 수 및 출력 주기를 지정하는 것으로 하였지만, 이것에 한정되지 않는다. 예를 들면, 파형 출력 형식 데이터는 출력 데이터 수 대신에, 파형 데이터열 기억 영역(142)에 기억된 파형 데이터열의 마지막 주소인 최후미 주소를 지정하여도 좋다.

또, 파형 출력 형식 데이터는 선두 주소, 출력 데이터 수 및 출력 주기에 더하여, 동일한 파형 데이터열에 대응하는 파형을 출력하는 횟수를 지정하여도 좋다. 이에 의하여, D／A 변환장치(100)가 동일한 파형을 반복하여 출력하는 경우에, PLC(1000) 전체 처리를 간이하게 할 수 있다.

또, 파형 출력 형식 데이터는 선두 주소, 출력 데이터 수 및 출력 주기에 더하여, 하나의 파형 데이터열에 대응하는 파형을 출력한 후에 출력하는 아날로그 데이터 값을 지정하여도 된다. 이에 의하여, 복수의 파형을 차례로 출력하는 경우에, 각 파형 간의 아이들(idle) 상태에서의 출력을 임의로 지정하는 것이 가능하다.

또, 파형 데이터열 기억 영역(142)을 FIFO(First-In, First-Out) 메모리로 구성할 수도 있다. 이에 의하여, 파형 출력 형식 데이터가 선두 주소를 지정할 필요가 없어진다.

또, 실시형태 1에서는 D／A 변환장치(100)는 파형 출력 형식 데이터를 파형 출력 형식 데이터 기억 영역(143)에서 판독하였지만, 이것에 한정되지 않는다. 예를 들면, 도 3의 S10에 있어서의 파형 출력 요구를 CPU 장치(200)에서 발행되는 파형 출력 요구의 전용 명령으로서 접수하는 경우는 이 전용 명령의 인수(引數)로부터 파형 출력 형식 데이터를 취득하도록 하여도 좋다.

또, 실시형태 1에서는 파형 데이터열 기억 영역(142) 및 파형 출력 형식 데이터 기억 영역(143)을 공용 메모리(140)에만 마련했지만, 이것에 한정되지 않는다. 즉, CPU 장치 이외의 수단이 파형 데이터열 및 파형 출력 형식 데이터를 기입하는 경우는 공용 메모리(140)이외의 D／A 변환장치(100) 내의 내장 메모리에 기입하도록 하여도 무방하다.

10 PLC 시스템
100 D／A 변환장치
120 D／A 변환부
131 파형 데이터열 기입부
132 파형 데이터열 생성부
133 디지털 값 출력부
142 파형 데이터열 기억 영역
143 파형 출력 형식 데이터 기억 영역
200 CPU 장치
500 파형 데이터열 지원 툴
1000 PLC
2000 주변장치

Claims

복수의 디지털 값으로 구성되는 파형 데이터열을 기억하는 파형 데이터열 기억 수단과,
상기 파형 데이터열의 출력 주기를 지정하는 파형 출력 형식 데이터를 기억하는 파형 출력 형식 데이터 기억 수단과,
상기 출력 주기 마다 상기 디지털 값을 상기 파형 데이터열 기억 수단으로부터 차례로 판독하여 출력하는 디지털 값 출력 수단과,
D/A 변환 주기마다 상기 디지털 값 출력 수단이 출력하는 상기 디지털 값을 아날로그 데이터 값으로 변환하는 D／A 변환 수단
을 구비하고,
상기 파형 출력 형식 데이터 기억 수단이 기억하는 상기 출력 주기는 상기 D/A 변환 주기를 1 이상의 정수로 곱한 값이며,
상기 디지털 값 출력 수단은 상기 D/A 변환 주기마다 파형 출력 요구 또는 파형 출력 정지 요구를 접수하고 있는지 여부를 판단하고, 상기 파형 출력 요구를 접수하였다고 판단한 경우에는 새로이 상기 디지털 값의 판독 및 출력을 실시하고, 상기 파형 출력 정지 요구를 접수하였다고 판단한 경우에는 새로이 상기 디지털 값의 판독 및 출력을 실시하지 않는
것을 특징으로 하는 D／A 변환장치.
청구항 1 에 있어서,
상기 파형 데이터열 기억 수단은 외부의 CPU 장치로부터 기입 가능한 공용 메모리에 마련되고,
상기 파형 데이터열은 상기 CPU 장치에 의하여 상기 파형 데이터열 기억 수단에 기입되는 것을 특징으로 하는 D／A 변환장치.
청구항 1에 있어서,
복수의 디지털 값으로 구성되는 파형 데이터열을 외부 메모리로부터 판독하여 상기 파형 데이터열 기억 수단에 기입하는 파형 데이터열 기입 수단을 구비하는 것을 특징으로 하는 D／A 변환장치.
청구항 1에 있어서,
정현파, 구형파, 삼각파, 또는 PWM 중 적어도 어느 하나에 대응하는 파형 데이터열을 생성하고, 상기 파형 데이터 기억 수단에 기입하는 파형 데이터열 생성 수단을 구비하는 것을 특징으로 하는 D／A 변환장치.
청구항 1에 있어서,
상기 파형 출력 형식 데이터는 추가로 상기 파형 데이터열에 대응하는 파형을 외부로 출력하는 횟수 또는 상기 파형을 출력한 후에 외부로 출력하는 아날로그 데이터 값을 지정하는 것을 특징으로 하는 D／A 변환장치.
입력 수단과,
상기 입력 수단으로부터의 입력에 기초하여 복수의 디지털 값으로 구성되는 파형 데이터열을 청구항 1에 기재된 D／A 변환장치에 마련된 상기 파형 데이터열 기억 수단에 기입하는 파형 데이터열 지원 수단
을 구비하는 주변장치.
청구항 6에 있어서,
상기 파형 데이터열 지원 수단은 상기 입력 기초하여 그래피컬 파형 데이터를 생성하고, 상기 그래피컬 파형 데이터 기초하여 상기 파형 데이터열을 생성하며, 상기 파형 데이터열을 상기 파형 데이터열 기억 수단에 기입하는 것을 특징으로 하는 주변장치.
청구항 6에 있어서,
복수의 디지털 값으로 구성되는 파형 데이터열이 격납된 파일을 기억하는 파일 기억 수단을 구비하고,
상기 파형 데이터열 지원 수단은 상기 파일로부터 상기 파형 데이터열을 판독하여, 상기 파형 데이터열을 상기 파형 데이터열 기억 수단에 기입하는 것을 특징으로 하는 주변장치.
청구항 1에 기재된 D／A 변환장치를 구비하는 PLC.
삭제