JPWO2012042556A1 - Ｄ／ａ変換装置、周辺装置、及びｐｌｃ - Google Patents

Ｄ／ａ変換装置、周辺装置、及びｐｌｃ Download PDF

Info

Publication number
JPWO2012042556A1
JPWO2012042556A1 JP2012536021A JP2012536021A JPWO2012042556A1 JP WO2012042556 A1 JPWO2012042556 A1 JP WO2012042556A1 JP 2012536021 A JP2012536021 A JP 2012536021A JP 2012536021 A JP2012536021 A JP 2012536021A JP WO2012042556 A1 JPWO2012042556 A1 JP WO2012042556A1
Authority
JP
Japan
Prior art keywords
waveform
data string
waveform data
output
digital value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012536021A
Other languages
English (en)
Other versions
JP5327395B2 (ja
Inventor
厚子 大西
厚子 大西
善幸 久保田
善幸 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5327395B2 publication Critical patent/JP5327395B2/ja
Publication of JPWO2012042556A1 publication Critical patent/JPWO2012042556A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Programmable Controllers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本発明におけるＤ／Ａ変換装置は、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶手段と、波形出力周期を指定する波形出力形式データを記憶する波形出力形式データ記憶手段と、前記波形出力周期毎に前記デジタル値を前記波形データ列記憶手段から順次読み出して出力するデジタル値出力手段と、前記デジタル値出力手段が出力する前記デジタル値をアナログデータ値に変換するＤ／Ａ変換手段と、を備えたことを特徴とする。

Description

本発明は、Ｄ／Ａ変換装置、周辺装置、及び前記Ｄ／Ａ変換装置を備えたＰＬＣに関する。
従来のＤ／Ａ変換装置として、外部から所定周期毎にデジタル値を書き込まれると、このデジタル値を逐次Ｄ／Ａ変換するものがある。ここで、Ｄ／Ａ変換装置の最高Ｄ／Ａ変換速度がいかに高速であっても、実際のＤ／Ａ変換速度は外部からデジタル値を書き込まれる速度に依存するため、実際のＤ／Ａ変換速度が低下してしまうという問題があった。
かかる問題を解決することを目的とした技術が、特許文献１に開示されている。特許文献１には、外部から入力されたアナログ信号に基づき、Ａ／Ｄ変換からＤ／Ａ変換までの一連の動作を、ＣＰＵ装置を介さずに行うプログラマブルコントローラ用アナログ信号処理装置が開示されている。
特許第２９１４１００号公報（例えば、段落００３３、図４）
しかしながら、特許文献１では、プログラマブルコントローラ用アナログ信号処理装置がＤ／Ａ変換する度にデジタル値を算出するため、Ｄ／Ａ変換速度を十分に高速にできないという問題があった。
本発明におけるＤ／Ａ変換装置は、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶手段と、波形出力周期を指定する波形出力形式データを記憶する波形出力形式データ記憶手段と、前記波形出力出力毎に前記デジタル値を前記波形データ列記憶手段から順次読み出して出力するデジタル値出力手段と、前記デジタル値出力手段が出力する前記デジタル値をアナログデータ値に変換するＤ／Ａ変換手段と、を備えたことを特徴とする。
本発明における周辺装置は、入力手段と、前記入力手段からの入力に基づき、複数のデジタル値から構成される波形データ列を請求項１〜６のいずれか記載のＤ／Ａ変換装置に設けられた前記波形データ列記憶手段に書き込む波形データ列支援手段と、を備えたことを特徴とする。
本発明におけるＰＬＣは、上記のＤ／Ａ変換装置を備えたことを特徴とする。
この発明によれば、Ｄ／Ａ変換装置の高速性を活かして、高速に波形を出力することができる。
実施の形態１におけるＤ／Ａ変換装置１００を含むＰＬＣシステム１０の構成を示すブロック図である。 波形データ列記憶領域１４２のデータ構造を示す図である。 実施の形態１におけるＤ／Ａ変換装置１００のデジタル値出力部１３３の動作を示すフローチャートである。
実施の形態１．
図１〜図３を参照して、本発明における実施の形態１について説明する。
図１は、実施の形態１におけるＤ／Ａ変換装置を含むＰＬＣシステム１０の構成を示すブロック図である。図１に示すＰＬＣシステム１０は、ＰＬＣ１０００とコンピュータなどの周辺装置２０００とを備える。周辺装置２０００は、波形データ列支援ツール５００を備える。波形データ列支援ツール５００は、波形生成用ソフトウェアが周辺装置２０００にインストールされることにより、実現される。ＰＬＣ１０００と周辺装置２０００とは、接続ケーブル３０００を介して互いに接続される。
ＰＬＣ１０００は、少なくともＤ／Ａ変換装置１００とＣＰＵ装置２００とを備える。ＰＬＣ１０００は、さらに図示しない装置を備えてもよい。図示しない装置として、例えば、サーボアンプを制御することにより多軸の位置制御を実現するモーションコントローラ装置や、ＣＰＵ装置２００からの指令に基づき温度制御信号を出力する温度コントローラ装置などがある。ＰＬＣ１０００が備える各装置は、互いに装置間バス３００を介して接続される。
ＣＰＵ装置２００は、ＣＰＵ装置２００全体の制御を実行する演算部２２０と、メモリカードなどの外部メモリと接続される外部メモリインタフェース２１０と、内蔵メモリ２３０とを備える。外部メモリ又は内蔵メモリ２３０には、ユーザプログラム、ユーザプログラムの実行に用いられるデータ、及びユーザプログラムの実行結果データが記憶される。ここで、ユーザプログラムとは、ＰＬＣ１０００が制御対象とする外部機器を制御するためのプログラムであり、例えばラダープログラム又はＣ言語プログラムから構成される。また、ＣＰＵ装置２００は、周辺装置２０００と接続される周辺装置インタフェース２４０と、装置間バス３００と接続されるバスインタフェース２５０とを備える。外部メモリインタフェース２１０、演算部２２０、内蔵メモリ２３０、周辺装置インタフェース２４０、およびバスインタフェース２５０は、互いに内部バス２６０を介して接続される。
ＣＰＵ装置２００は、ユーザプログラムの実行、ユーザプログラムの実行に用いるデータの読み出し、及びユーザプログラムの実行結果の書き込みを、所定の制御周期毎に繰り返して行う。この制御周期は、ＣＰＵ装置２００が行うユーザプログラムの実行周期に等しい。このユーザプログラムの実行結果の書き込みには、後述するＤ／Ａ変換装置１００の共用メモリ１４０にデジタル値を書込む動作が含まれる。
Ｄ／Ａ変換装置１００は、Ｄ／Ａ変換装置１００全体を制御する演算部１３０と、ＣＰＵ装置２００から書き込みをすることができる共用メモリ１４０と、デジタル値をアナログデータ値に変換するＤ／Ａ変換部１２０とを備える。また、Ｄ／Ａ変換装置１００は、ＰＬＣ１０００が制御対象とする外部機器に接続されるアナログ出力インタフェース１１０と、トリガ信号を入力する外部入力端子に接続されるトリガ信号入力インタフェース１５０と、装置間バス３００に接続されるバスインタフェース１6０と、Ｄ／Ａ変換周期毎にカウンタ信号を出力するカウンタ１８０を備える。Ｄ／Ａ変換周期とは、一つのデジタル値をアナログデータ値へ変換する周期として設定される値である。
演算部１３０、共用メモリ１４０、及びバスインタフェース１６０は、互いに内部バス１７０を介して接続される。また、Ｄ／Ａ変換部１２０は演算部１３０に接続され、アナログ出力インタフェース１１０はＤ／Ａ変換部１２０に接続される。また、トリガ信号入力インタフェース１５０は、演算部１３０に接続される。
共用メモリ１４０は、波形データ列を記憶するための波形データ列記憶領域１４２を備える。波形データ列とは、複数のデジタル値からなるデジタルデータ列である。図２は、波形データ列記憶領域１４２のデータ構造を示す図である。波形データ列記憶領域１４２は、複数の波形データ列を記憶できるように確保される。各波形データ列は、任意の点数から構成することができる。点数とは、データ数を意味する。１点は、例えば１６ビット又は３２ビットに相当し、１つのデジタル値に対応する。
また、共用メモリ１４０は、波形出力形式データを記憶するための波形出力形式データ記憶領域１４３を備える。波形出力形式データとは、Ｄ／Ａ変換装置１００がアナログ出力インタフェース１１０から出力する波形の出力形式を指定するパラメータであり、本実施の形態では、先頭アドレス、出力データ数、及び出力周期を指定する。先頭アドレスとは、波形データ列記憶領域１４２に記憶された波形データ列の最初のデジタル値のアドレスである。図２の例では、波形データ列記憶領域１４２に記憶された「波形データ列Ａ」の先頭アドレスは、「Ａａ」である。出力データ数とは、波形データ列の点数であり、すなわち波形データ列を構成するデジタル値の数に相当する。図２の例では、「波形データ列Ａ」の出力データ数は、「Ａｎ点」である。出力周期は、Ｄ／Ａ変換周期を１以上の整数で乗じた値で指定される。
図１に示す演算部１３０は、例えばマイクロ周辺装置又は専用ＬＳＩ（ＡＳＩＣ）が、図示しない内蔵メモリ又は外部メモリに記憶されたシステムプログラムを実行することにより、実現される。演算部１３０は、機能的に、波形データ列を波形データ列記憶領域１４２に書き込む波形データ書込部１３１と、後述する波形特定データに基づき波形データ列を生成する波形データ生成部１３２と、波形データ列記憶領域１４２からデジタル値を読み出してＤ／Ａ変換部１２０にこのデジタル値を出力するデジタル値出力部１３３とを備える。
ここで、波形データ列は、次の５通りのうちいずれかの方法により、波形データ列記憶領域１４２に書き込まれる。１つ目の方法は、ＣＰＵ装置２００の演算部２２０が、内蔵メモリ２３０又は外部メモリに記憶されたユーザプログラムを実行することにより波形データ列を作成し、この波形データ列を波形データ列記憶領域１４２に書き込むものである。これは、波形データ列記憶領域１４２を、ＣＰＵ装置２００から直接書込み可能な共用メモリ１４０に設けたことにより実現される。
２つ目の方法は、まずユーザが、予め波形データ列が記憶された外部メモリを、ＣＰＵ装置２００の外部メモリインタフェース２１０に装着する。次に、ＣＰＵ装置２００が、Ｄ／Ａ変換装置１００に対して、外部メモリからの読み出しを要求する。次に、Ｄ／Ａ変換装置１００の波形データ列書込部１３１が、この要求を受け付けると、この外部メモリに記憶された波形データ列を装置間バス３００を介して読み出し、この波形データ列を波形データ列記憶領域１４２に書き込むものである。
３つ目の方法は、まずユーザが外部の周辺装置２０００の波形データ列支援ツール５００上で、マウスを操作して波形を描くことにより、波形グラフィカルデータを作成する。次に、波形データ列支援ツール５００は、ユーザの操作により作成されたグラフィカルな波形データに基づき、波形データ列を生成し、この波形データ列をＣＰＵ装置２００及び装置間バス３００を介して波形データ列記憶領域１４２に書き込むものである。
４つ目の方法は、まずユーザが、波形データ列が格納されたＣＳＶ形式又はエクセル形式のファイルを外部の周辺装置２０００に記憶させる。次に、周辺装置２０００の波形データ列支援ツール５００は、このファイルから波形データ列を読み出し、この波形データ列をＣＰＵ装置２００及び装置間バス３００を介して波形データ列記憶領域１４２に書き込むものである。
５つ目の方法は、まずユーザが、周辺装置２０００などの外部の機器を操作することにより、Ｄ／Ａ変換装置１００の波形データ列生成部１３２に、正弦波、矩形波、三角波、PWM波などの基本的な波形を特定するデータ（以下、「波形特定データ」という。）を送信する。波形特定データとしては、例えば、「正弦波」など波形の種別、波形の周期、及び波形の振幅などがある。次に、波形データ列生成部１３２は、この波形特定データに基づき波形データ列を生成する。次に、波形データ列書込部１３１は、波形データ列生成部１３２が生成した波形データ列を、波形データ列記憶領域１４２に書き込む。これにより、例えばＰＬＣシステム１０の立上げ時において、Ｄ／Ａ変換装置１００の出力確認や、配線チェックなどを、ＣＰＵ装置のためのユーザプログラムを用いることなく容易に行うことができる。
なお、波形データ列は、上記５通りのうちいずれかの方法により、任意のタイミングで波形データ列記憶領域１４２に書き込まれる。このとき、新たに波形データ列記憶領域１４２に書き込まれる波形データ列の先頭アドレスは、直前に波形データ列記憶領域１４２に書き込まれた波形データ列の最後尾アドレスの１点後ろのアドレスとなる。すなわち、図２の例では、「波形データ列Ａ」の直後に波形データ列記憶領域１４２に書き込まれた「波形データ列Ｂ」の先頭アドレス「Ｂａ」は、「波形データ列Ａ」の最後尾アドレスの１点後ろのアドレスである。
また、波形出力形式データは、波形データ列が波形データ列記憶領域１４２に書き込まれる時又はその後に、波形出力形式データ記憶領域１４３に書き込まれる。このとき、波形出力形式データは、波形データ列を波形データ列記憶領域１４２に書き込んだ手段によって、波形出力形式データ記憶領域１４３に書き込まれる。すなわち、例えば、上記１つ目の方法により波形データ列が波形データ列記憶領域１４２に書き込まれる場合、ＣＰＵ装置２００の演算部２２０が波形出力形式データを波形出力形式データ記憶領域１４３に書き込む。
次に、図３を参照して実施の形態におけるデジタル値出力部１３３の動作を説明する。図３は、実施の形態１におけるＤ／Ａ変換装置１００のデジタル値出力部１３３の動作を示すフローチャートである。まず、デジタル値出力部１３３は、波形出力要求を受け付けているか否かを判断する（ステップＳ１０）。波形出力要求を受け付ける方法としては、例えば以下の方法がある。
・ＣＰＵ装置２００から発行される波形出力要求の専用命令を受け付ける方法
・ＰＬＣ１０００の内部信号の立上りエッジを波形出力要求として受け付ける方法
・トリガ信号入力インタフェース１５０に入力されるトリガ信号の立上りエッジを波形出力要求として受け付ける方法
なお、波形出力要求は、波形データ列と波形出力形式データがそれぞれ波形データ列記憶領域１４２と波形出力形式データ記憶領域１４３に書き込まれた後に、Ｄ／Ａ変換装置１００に入力される。
Ｓ１０にて、波形出力要求を受け付けていない場合、デジタル値出力部１３３は、Ｓ１０に戻り、再度波形出力要求を受け付けているか否かを判断する。一方、Ｓ１０にて、波形出力要求を受け付けている場合、次にデジタル値出力部１３３は、波形出力停止要求を受け付けているか否かを判断する（ステップＳ１１）。波形出力停止要求を受け付ける方法としては、例えば以下の方法がある。
・ＣＰＵ装置２００から発行される波形出力停止要求の専用命令を受け付ける方法
・ＰＬＣ１０００の内部信号の立下りエッジを波形出力停止要求として受け付ける方法
・トリガ信号入力インタフェース１５０に入力されるトリガ信号の立下りエッジを波形出力停止要求として受け付ける方法
ここで、Ｓ１０にて波形出力要求を受け付けており、かつＳ１１にて波形出力停止要求を受け付けている場合とは、例えば図２に示す「波形データ列Ａ」に対する波形出力要求を受け付けた後、「波形データ列Ａ」を構成する各デジタル値のＤ／Ａ変換部１２０への出力を開始したが、「波形データ列Ａ」の最後のデジタル値のＤ／Ａ変換部１２０への出力を完了する前に、波形出力停止要求を受け付けた場合である。
Ｓ１１にて、波形出力停止要求を受け付けている場合、デジタル値出力部１３３はＳ１８に進む。一方、Ｓ１１にて、波形出力停止要求を受け付けていない場合、次にデジタル値出力部１３３は、波形を出力中であるか否かを判断する（ステップＳ１２）。すなわち、デジタル値出力部１３３は、今回が波形データ列の最初のデジタル値の出力であるか否かを判断する。
Ｓ１２にて、波形を出力中でない場合、波形出力形式データを読み出す必要があるため、次にデジタル値出力部１３３は、今回の波形データ列に対応する波形出力形式データを波形出力形式データ記憶領域１４３から取得し（ステップＳ１３）、その後Ｓ１４に進む。一方、Ｓ１２にて、波形を出力中である場合、デジタル値出力部１３３はそのままＳ１４に進む。
Ｓ１４では、デジタル値出力部１３３は、波形データ列記憶領域１４２の中の読出アドレスにて記憶されているデジタル値を読み出し、このデジタル値をＤ／Ａ変換部１２０に出力する（ステップＳ１４）。ここで、読出アドレスとは、今回Ｄ／Ａ変換部１２０に出力するデジタル値を読み出す波形データ列記憶領域１４２の中のアドレスを意味する。すなわち、波形データ列の最初のデジタル値をＤ／Ａ変換部１２０に出力する際の読出アドレスは、前述の先頭アドレスである。後述するように、読出アドレスは、先頭アドレスから始まり、その後１点ずつ後ろのアドレスに変更される。
なお、Ｓ１４にてＤ／Ａ変換部１２０に出力されたデジタル値は、Ｄ／Ａ変換部１２０によってアナログデータ値に変換される。その後、このアナログデータ値は、アナログ出力インタフェース１１０を介して、外部機器に電流値又は電圧値として出力される。
Ｓ１４の後、デジタル値出力部１３３は、次の出力周期に達したか否かを判断する（ステップＳ１５）。すなわち、デジタル値出力部１３３は、カウンタ１８０からのカウンタ信号に基づき判断する。
Ｓ１５にて、次の出力周期に達していない場合、デジタル値出力部１３３は、その後Ｓ１７に進む。一方、Ｓ１５にて、次の出力周期に達した場合、次にデジタル値出力部１３３は、読出アドレスを１点だけ最後尾アドレスに近づくように変更し（ステップＳ１６）、その後Ｓ１７に進む。
Ｓ１７では、デジタル値出力部１３３は、出力データ数に達したか否かを判断する（ステップＳ１７）。すなわち、デジタル値出力部１３３は、波形データ列を構成する全てのデジタル値を出力したか否かを判断する。Ｓ１７にて、出力データ数に達していない場合、デジタル値出力部１３３はＳ１０に戻り、Ｓ１０〜Ｓ１７の処理を繰り返しながら残りのデジタル値を出力する。一方、Ｓ１７にて、出力データ数に達した場合、デジタル値出力部１３３はＳ１８に進む。
Ｓ１８では、デジタル値出力部１３３は、波形出力要求を消去し（ステップＳ１８）、その後Ｓ１０に戻る。
実施の形態１によれば、波形データ列を構成する全てのデジタル値がＤ／Ａ変換装置１００内のメモリに書き込まれた後に、波形データ列のＤ／Ａ変換を開始するため、ＣＰＵ装置２００の制御周期に依存することなく、高速に波形を出力することができる。
また、実施の形態１によれば、Ｄ／Ａ変換装置１００がＤ／Ａ変換周期毎に、波形出力開始要求又は波形出力停止要求を受け付けたか否かを判断するため、波形の出力及び停止を繰り返すような複雑な制御に対応することができる。
なお、本発明は、本発明の課題を解決することができる限り、実施の形態１にて説明したものに限られない。例えば、波形データ列と波形出力形式データは、実施の形態１で説明した場合以外の方法及びタイミングで、それぞれ波形データ列記憶領域１４２と波形出力形式データ記憶領域１４３に書き込まれても良い。
また、実施の形態１では、波形出力形式データが、先頭アドレス、出力データ数、及び出力周期を指定するものとしたが、これに限られない。例えば、波形出力形式データは、出力データ数の代わりに、波形データ列記憶領域１４２に記憶された波形データ列の最後のアドレスである最後尾アドレスを指定してもよい。
また、波形出力形式データは、先頭アドレス、出力データ数、及び出力周期に加えて、同じ波形データ列に対応する波形を出力する回数を指定してもよい。これにより、Ｄ／Ａ変換装置１００が同じ波形を繰り返し出力する場合に、ＰＬＣ１０００全体の処理を簡易にすることができる。
また、波形出力形式データは、先頭アドレス、出力データ数、及び出力周期に加えて、一つの波形データ列に対応する波形を出力した後に出力するアナログデータ値を指定してもよい。これにより、複数の波形を順次出力する場合に、各波形間のアイドル状態での出力を任意に指定することができる。
また、波形データ列記憶領域１４２をＦＩＦＯ（First-In, First-Out）メモリにより構成することもできる。これにより、波形出力形式データが先頭アドレスを指定する必要がなくなる。
また、実施の形態１では、Ｄ／Ａ変換装置１００は、波形出力形式データを波形出力形式データ記憶領域１４３から読み出すが、これに限られない。例えば、図３のＳ１０における波形出力要求を、ＣＰＵ装置２００から発行される波形出力要求の専用命令として受け付ける場合は、この専用命令の引数から波形出力形式データを取得するようにしてもよい。
また、実施の形態１では、波形データ列記憶領域１４２及び波形出力形式データ記憶領域１４３を、共用メモリ１４０にのみ設けたが、これに限られない。すなわち、ＣＰＵ装置以外の手段が波形データ列及び波形出力形式データを書き込む場合は、共用メモリ１４０以外のＤ／Ａ変換装置１００内の内蔵メモリに書き込むようにしてもよい。
１０ ＰＬＣシステム
１００ Ｄ／Ａ変換装置
１２０ Ｄ／Ａ変換部
１３１ 波形データ列書込部
１３２ 波形データ列生成部
１３３ デジタル値出力部
１４２ 波形データ列記憶領域
１４３ 波形出力形式データ記憶領域
２００ ＣＰＵ装置
５００ 波形データ列支援ツール
１０００ ＰＬＣ
２０００ 周辺装置
【０００１】
技術分野
［０００１］
本発明は、Ｄ／Ａ変換装置、周辺装置、及び前記Ｄ／Ａ変換装置を備えたＰＬＣに関する。
背景技術
［０００２］
従来のＤ／Ａ変換装置として、外部から所定周期毎にデジタル値を書き込まれると、このデジタル値を逐次Ｄ／Ａ変換するものがある。ここで、Ｄ／Ａ変換装置の最高Ｄ／Ａ変換速度がいかに高速であっても、実際のＤ／Ａ変換速度は外部からデジタル値を書き込まれる速度に依存するため、実際のＤ／Ａ変換速度が低下してしまうという問題があった。
［０００３］
かかる問題を解決することを目的とした技術が、特許文献１に開示されている。特許文献１には、外部から入力されたアナログ信号に基づき、Ａ／Ｄ変換からＤ／Ａ変換までの一連の動作を、ＣＰＵ装置を介さずに行うプログラマブルコントローラ用アナログ信号処理装置が開示されている。
先行技術文献
特許文献
［０００４］
特許文献１：特許第２９１４１００号公報（例えば、段落００３３、図４）
発明の概要
発明が解決しようとする課題
［０００５］
しかしながら、特許文献１では、プログラマブルコントローラ用アナログ信号処理装置がＤ／Ａ変換する度にデジタル値を算出するため、Ｄ／Ａ変換速度を十分に高速にできないという問題があった。
課題を解決するための手段
［０００６］
本発明におけるＤ／Ａ変換装置は、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶手段と、波形出力周期を指定する波形出力形式データを記憶する波形出力形式データ記憶手段と、前記波形出力周期
【０００２】
毎に前記デジタル値を前記波形データ列記憶手段から順次読み出して出力するデジタル値出力手段と、前記波形出力周期毎に前記デジタル値出力手段が出力する前記デジタル値をアナログデータ値に変換するＤ／Ａ変換手段と、を備え、前記デジタル値出力手段は、前記波形出力周期毎に、波形出力要求又は波形出力停止要求を受け付けているか否かを判断し、前記波形出力要求を受け付けていると判断した場合は新たに前記デジタル値の読み出し及び出力を行い、前記波形出力停止要求を受け付けていると判断した場合は新たに前記デジタル値の読み出し及び出力を行わないことを特徴とする。
［０００７］
本発明における周辺装置は、入力手段と、前記入力手段からの入力に基づき、複数のデジタル値から構成される波形データ列を請求項１〜６のいずれか記載のＤ／Ａ変換装置に設けられた前記波形データ列記憶手段に書き込む波形データ列支援手段と、を備えたことを特徴とする。
［０００８］
本発明におけるＰＬＣは、上記のＤ／Ａ変換装置を備えたことを特徴とする。
発明の効果
［０００９］
この発明によれば、Ｄ／Ａ変換装置の高速性を活かして、高速に波形を出力することができる。また、波形の出力及び停止を繰り返すような複雑な制御に対応することができる。
図面の簡単な説明
［００１０］
［図１］実施の形態１におけるＤ／Ａ変換装置１００を含むＰＬＣシステム１０の構成を示すブロック図である。
［図２］波形データ列記憶領域１４２のデータ構造を示す図である。
［図３］実施の形態１におけるＤ／Ａ変換装置１００のデジタル値出力部１３３の動作を示すフローチャートである。
発明を実施するための形態
［００１１］
実施の形態１．
図１〜図３を参照して、本発明における実施の形態１について説明する。
［００１２］
図１は、実施の形態１におけるＤ／Ａ変換装置を含むＰＬＣシステム１０の構成を示すブロック図である。図１に示すＰＬＣシステム１０は、ＰＬＣ１０００とコンピュータなどの周辺装置２０００とを備える。周辺装置２０００は、波形データ列支援ツール５００を備える。波形データ列支援ツール５００は、波形生成用ソフトウェアが周辺装置２０００にインストールされることにより、実現される。ＰＬＣ１０００と周辺装置２０００とは、接続ケ
本発明におけるＤ／Ａ変換装置は、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶手段と、波形出力周期を指定する波形出力形式データを記憶する波形出力形式データ記憶手段と、前記波形出力毎に前記デジタル値を前記波形データ列記憶手段から順次読み出して出力するデジタル値出力手段と、
Ｄ／Ａ変換周期毎に前記デジタル値出力手段が出力する前記デジタル値をアナログデータ値に変換するＤ／Ａ変換手段と、を備え、前記波形出力周期はＤ／Ａ変換周期を１以上の整数で乗じた値であり、前記デジタル値出力手段は、前記Ｄ／Ａ変換周期毎に、波形出力要求文は波形出力停止要求を受け付けているか否かを判断し、前記波形出力要求を受け付けていると判断した場合は新たに前記デジタル値の読み出し及び出力を行い、前記波形出力停止要求を受け付けていると判断した場合は新たに前記デジタル値の読み出し及び出力を行わないことを特徴とする。

Claims (10)

  1. 複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶手段と、
    波形出力周期を指定する波形出力形式データを記憶する波形出力形式データ記憶手段と、
    前記波形出力周期毎に前記デジタル値を前記波形データ列記憶手段から順次読み出して出力するデジタル値出力手段と、
    前記デジタル値出力手段が出力する前記デジタル値をアナログデータ値に変換するＤ／Ａ変換手段と、
    を備えたＤ／Ａ変換装置。
  2. 前記デジタル値出力手段は、Ｄ／Ａ変換周期毎に、波形出力要求又は波形出力停止要求を受け付けているか否かを判断し、前記波形出力要求を受け付けていると判断した場合は新たに前記デジタル値の読み出し及び出力を行い、前記波形出力停止要求を受け付けていると判断した場合は新たに前記デジタル値の読み出し及び出力を行わないことを特徴とする請求項１に記載のＤ／Ａ変換装置。
  3. 前記波形データ列記憶手段は、外部のＣＰＵ装置から書き込み可能な共用メモリに設けられ、
    前記波形データ列は、前記ＣＰＵ装置により前記波形データ列記憶手段に書き込まれることを特徴とする請求項１又は２記載のＤ／Ａ変換装置。
  4. 複数のデジタル値から構成される波形データ列を外部メモリから読み出して前記波形データ列記憶手段に書き込む波形データ列書込手段を備えたことを特徴とする請求項１〜３のいずれか記載のＤ／Ａ変換装置。
  5. 正弦波、矩形波、三角波、又はPWMの少なくともいずれかに対応する波形データ列を生成し、前記波形データ記憶手段に書き込む波形データ列生成手段を備えたことを特徴とする請求項１〜４のいずれか記載のＤ／Ａ変換装置。
  6. 前記波形出力形式データは、さらに前記波形データ列に対応する波形を外部に出力する回数、又は前記波形を出力した後に外部に出力するアナログデータ値を指定することを特徴とする請求項１〜３のいずれか記載のＤ／Ａ変換装置。
  7. 入力手段と、
    前記入力手段からの入力に基づき、複数のデジタル値から構成される波形データ列を請求項１〜６のいずれか記載のＤ／Ａ変換装置に設けられた前記波形データ列記憶手段に書き込む波形データ列支援手段と、
    を備えた周辺装置。
  8. 前記波形データ列支援手段は、前記入力に基づき、グラフィカルな波形データを生成し、前記グラフィカルな波形データに基づき前記波形データ列を生成し、前記波形データ列を前記波形データ列記憶手段に書き込むことを特徴とする請求項７記載の周辺装置。
  9. 複数のデジタル値から構成される波形データ列が格納されたファイルを記憶するファイル記憶手段を備え、
    前記波形データ列支援手段は、前記ファイルから前記波形データ列を読み出し、前記波形データ列を前記波形データ列記憶手段に書き込むことを特徴とする請求項７記載の周辺装置。
  10. 請求項１〜６のいずれか記載のＤ／Ａ変換装置を備えたＰＬＣ。
JP2012536021A 2010-09-28 2010-09-28 Ｄ／ａ変換装置、周辺装置、及びｐｌｃ Active JP5327395B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/005806 WO2012042556A1 (ja) 2010-09-28 2010-09-28 Ｄ／ａ変換装置、周辺装置、及びｐｌｃ

Publications (2)

Publication Number Publication Date
JP5327395B2 JP5327395B2 (ja) 2013-10-30
JPWO2012042556A1 true JPWO2012042556A1 (ja) 2014-02-03

Family

ID=45892067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012536021A Active JP5327395B2 (ja) 2010-09-28 2010-09-28 Ｄ／ａ変換装置、周辺装置、及びｐｌｃ

Country Status (7)

Country Link
US (1) US8963756B2 (ja)
EP (1) EP2624459B1 (ja)
JP (1) JP5327395B2 (ja)
KR (1) KR101497849B1 (ja)
CN (1) CN103125074B (ja)
TW (1) TWI422162B (ja)
WO (1) WO2012042556A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101580374B1 (ko) * 2013-12-30 2015-12-28 삼성전기주식회사 피에조 구동 회로 및 구동 신호 생성 회로, 그를 이용한 피에조 구동 장치 및 방법
JP5987203B1 (ja) * 2015-01-30 2016-09-07 三菱電機株式会社 Ａ／ｄ変換装置、ｄ／ａ変換装置、及びｐｌｃ
WO2016170570A1 (ja) * 2015-04-20 2016-10-27 三菱電機株式会社 プログラマブルロジックコントローラシステム及び演算ユニット
JP6544256B2 (ja) * 2016-02-03 2019-07-17 株式会社島津製作所 測定装置および材料試験機
WO2017183192A1 (ja) * 2016-04-22 2017-10-26 三菱電機株式会社 デジタルアナログ変換装置、制御装置、及び制御システム
JP6625278B1 (ja) 2018-11-22 2019-12-25 三菱電機株式会社 入出力制御ユニット、ｐｌｃ及びデータ制御方法
CN111313220A (zh) * 2020-04-15 2020-06-19 武汉博联特科技有限公司 基于三菱plc的qcw激光器控制系统
TWI780780B (zh) * 2021-06-18 2022-10-11 新唐科技股份有限公司 信號產生電路、微控制器及控制方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544914A (en) * 1979-12-17 1985-10-01 Trw Inc. Asynchronously controllable successive approximation analog-to-digital converter
JPH0681046B2 (ja) * 1988-05-24 1994-10-12 亮一 森 デジタルアナログ変換器
US5200751A (en) * 1989-06-26 1993-04-06 Dallas Semiconductor Corp. Digital to analog converter using a programmable logic array
JPH06152248A (ja) 1992-11-04 1994-05-31 Takaoka Electric Mfg Co Ltd ディジタル交流発生器
JP2914100B2 (ja) 1993-06-30 1999-06-28 三菱電機株式会社 プログラマブルコントローラ用アナログ信号処理装置
JP3486878B2 (ja) 1995-02-15 2004-01-13 横河電機株式会社 信号発生装置
US5784019A (en) * 1997-01-30 1998-07-21 National Semiconductor Corporation Digital to analog converter for generating distributive analog control signals utilizing digital signal generator and control signal generator
US6366971B1 (en) * 1998-01-09 2002-04-02 Yamaha Corporation Audio system for playback of waveform sample data
US6359575B1 (en) * 1999-12-09 2002-03-19 National Instruments Corporation Analog to digital converter having a digital to analog converter mode
US7548195B2 (en) * 2004-02-25 2009-06-16 Mitsubishi Denki Kabushiki Kaisha Waveform generation method, radar device, and oscillator for radar device
JP3990392B2 (ja) * 2004-08-31 2007-10-10 松下電器産業株式会社 可変長復号化装置、可変長復号化方法および撮像システム
US7355461B2 (en) * 2004-12-15 2008-04-08 Asahi Kasei Microsystems Co., Ltd. Waveform generating circuit and spread spectrum clock generator
DE602005018012D1 (de) * 2005-02-10 2010-01-14 St Microelectronics Srl Dynamikbereichsverbesserung eines Multibit-Analog-Digital-Wandlers
JP4838060B2 (ja) 2006-06-23 2011-12-14 富士通株式会社 アナログ波形発生装置
TW200832355A (en) 2007-01-26 2008-08-01 xin-quan Chen Audio frequency system capable of lowering data volume and recoding method for MIDI data
US7450044B2 (en) * 2007-03-27 2008-11-11 Agilent Technologies, Inc. Sub-harmonic image mitigation in digital-to-analog conversion systems
JP4894590B2 (ja) * 2007-03-30 2012-03-14 ブラザー工業株式会社 ネットワークシステム、情報処理装置及び情報処理用プログラム
WO2008125582A1 (en) 2007-04-17 2008-10-23 Massimiliano Ciccone Real-time continuous digital control of parameters and settings of analogue sound effects
US7920979B2 (en) 2008-04-29 2011-04-05 Semiconductor Components Industries, Llc Signal generation circuit

Also Published As

Publication number Publication date
EP2624459A1 (en) 2013-08-07
US20130214954A1 (en) 2013-08-22
KR101497849B1 (ko) 2015-03-02
JP5327395B2 (ja) 2013-10-30
WO2012042556A1 (ja) 2012-04-05
KR20130092583A (ko) 2013-08-20
CN103125074B (zh) 2016-05-11
TW201214981A (en) 2012-04-01
US8963756B2 (en) 2015-02-24
TWI422162B (zh) 2014-01-01
EP2624459B1 (en) 2018-09-26
CN103125074A (zh) 2013-05-29
EP2624459A4 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
JP5327395B2 (ja) Ｄ／ａ変換装置、周辺装置、及びｐｌｃ
JP5148021B1 (ja) 変換装置、周辺装置およびプログラマブルコントローラ
JP5987203B1 (ja) Ａ／ｄ変換装置、ｄ／ａ変換装置、及びｐｌｃ
JP2009104605A (ja) メモリアクセス動作を改善するための、バンクを用いたヒストグラム生成
JP4299657B2 (ja) マイクロコントローラ
CN113778455B (zh) 一种代码转换方法、装置、电子设备及存储介质
CN110597084A (zh) 风电场仿真测试方法、装置和风电场仿真模型
JP2007128345A (ja) プログラム自動生成装置、プログラム自動生成方法、およびプログラム自動生成プログラム
JP2008299423A (ja) 情報処理装置および情報処理プログラム
WO2015177912A1 (ja) 指令生成装置および方法
KR102566934B1 (ko) 병렬 처리 기반의 문서 포맷 변환을 수행하는 전자 장치 및 그 동작 방법
JP5755103B2 (ja) ブロック線図処理装置およびブロック線図の処理方法
JP2017021479A (ja) マニュアル生成装置、マニュアル生成システム、マニュアル生成方法、及びマニュアル生成プログラム
JP2019032658A (ja) プログラム変換装置、プログラム変換方法、及び変換プログラム
JP2022190800A (ja) 移行支援装置、移行支援方法及び移行支援プログラム
JPH04257920A (ja) 音響発生装置
JP2009230441A (ja) 検証システム、装置及び方法
JP2013003666A (ja) 制御装置の設計支援装置および設計支援方法、ならびに制御装置
JP2001005457A (ja) 楽音制御装置及び楽音制御処理プログラムを記録した記録媒体
JP2010008489A (ja) オーディオフォーマット変換回路及びオーディオデータ処理装置
JP2011128769A (ja) 並列演算装置、並列演算方法及び並列演算プログラム
JPH06295241A (ja) プログラム性能評価方式
JP2012113568A (ja) 情報処理装置、情報処理方法およびプログラム
JPH03119421A (ja) ジョブストリーム生成方式

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R151 Written notification of patent or utility model registration

Ref document number: 5327395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250