JP2009104605A - メモリアクセス動作を改善するための、バンクを用いたヒストグラム生成 - Google Patents

メモリアクセス動作を改善するための、バンクを用いたヒストグラム生成 Download PDF

Info

Publication number
JP2009104605A
JP2009104605A JP2008271099A JP2008271099A JP2009104605A JP 2009104605 A JP2009104605 A JP 2009104605A JP 2008271099 A JP2008271099 A JP 2008271099A JP 2008271099 A JP2008271099 A JP 2008271099A JP 2009104605 A JP2009104605 A JP 2009104605A
Authority
JP
Japan
Prior art keywords
bank
memory
memory banks
rmw
bin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008271099A
Other languages
English (en)
Inventor
Michael Frank Jones
フランク ジョーンズ、マイケル
Eric Barr Kushnick
バール クシュニック、エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2009104605A publication Critical patent/JP2009104605A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System (AREA)

Abstract

【課題】 メモリアクセス動作を改善するべく複数のバンクを用いてヒストグラムを生成する。
【解決手段】 各バンクには同じアドレスラインが設けられているが、アドレス制御ロジックによって連続するＲＭＷサイクルはそれぞれ異なるバンクが処理するように保証されているので、前のＲＭＷサイクルがあるバンクでまだ実行されている間であっても、別のＲＭＷサイクルを別のバンクで開始することができる。ＲＭＷサイクルの開始をラップアラウンド方式で交互にずらすことまたは段階的にすることによって、各ヒストグラムビンは複数のバンクにわたることになるが、利用されるバンクの数が１つである場合よりも試験を高速に行うことができる。ヒストグラムデータを取得すると、特定のビンに対応付けられる各バンクのメモリ領域を加算して、そのビンの合計カウントを算出する。
【選択図】 図２Ａ

Description

本発明はヒストグラムの生成に関する。特に、ヒストグラムデータを格納するためのメモリを複数のバンクに分割して段階的にリード／モディファイ／ライト（ＲＭＷ）サイクルを実現することに関する。
既知の入力信号に応じて準予測可能な複数ビットの出力を生成することができるタイプの半導体デバイスに対する試験は、所定の時間にわたって既知の信号を与えてその期間内での特定の複数ビットの出力の発生回数を取得することで実施され得る。観察対象の特定の複数ビットの出力はそれぞれ「ビン」と呼ばれ、所定の試験期間の終了時における各ビン内のカウント数を用いてヒストグラムを生成し得る。このようにして生成されるヒストグラムにはさまざまな用途があり（例えば、数的分析など）、被試験デバイス（ＤＵＴ）の良否を判断したり、または性能パラメータを判断するのに利用される。
このような方法で試験され得るデバイスの１つにＡＤＣがある。ＡＤＣはアナログ入力信号に応じて複数ビットの出力（本明細書では「コード」とも呼ぶ）を生成する。ＡＤＣを試験するために利用される入力信号は通常、サイン波である。サイン波は「クリーン」な状態（スプリアス周波数が略無い状態）で生成するのが比較的容易である。サイン波がＡＤＣの入力に印加されると、入力信号はアナログの電圧レベルの最小値と最大値との間で変化し、ＡＤＣはこのアナログ電圧レベルに応じて複数ビットのデジタル信号を出力する。時間が経過するに従って、ＡＤＣの良否を示すヒストグラムが生成され得る。
図１Ａは、ＤＵＴに対して試験を行い上述したようなヒストグラムを生成するべく利用され得る試験システム１００をハイレベルな観点から見て示したブロック図の一例である。図１Ａは単に例を示しているに過ぎず、当業者には公知のほかの多くの試験システムの構成も利用され得ることを強調しておきたい。図１Ａによると、モジュール１０２は、基準生成器、デジタルピンカード、アナログカード、デバイス電源（ＤＰＳ）、または波形生成器などの機器といった機能ユニットであってもよい。モジュール１０２に対する物理的接続は、スイッチマトリクスネットワーク１０６を有するモジュール接続提供部１０４を介して得られるとしてもよい。スイッチマトリクスネットワーク１０６は、ロジック、配線およびピンを含むとしてもよい。
システムコントローラ１０８は通常、ユーザとの対話ポイントである。システムコントローラ１０８は、サイトコントローラ１１０へのゲートウェイを提供するとともに、サイト／ＤＵＴが複数存在する環境において複数のサイトコントローラを同期させる。１つのシステムコントローラ１０８と複数のサイトコントローラ１１０は、マスター／スレーブ構成で動作するとしてもよい。システムコントローラ１０８は、システム全体の動作を制御して、特定のサイトコントローラ１１０が実行すべき機能を判断する。各サイトコントローラ１１０はそれ自体で、ＤＵＴ１１２を試験するには十分である。サイトコントローラ１１０は、試験サイト１１４内のさまざまなモジュール１０２の動作を制御および監視する。試験サイト１１４は、単一のＤＵＴ１１２の試験に関連する機能を持つモジュール１０２の集まりである。各サイトコントローラ１１０は１または複数の試験サイト１１４を制御し得る。
上述したように、サイン波のような入力信号が基準生成モジュール（試験サイト１１４内のモジュール１０２の１つ）からＤＵＴ１１２に与えられるとしてもよい。ＤＵＴからの複数ビットの出力が別のモジュール１０２にフィードバックされて、そのモジュール１０２がＤＵＴから受け取った複数ビットの出力それぞれのカウントを累積する。
図１Ｂは、試験サイト１１４およびＤＵＴ１１２の一例をより詳細に示す図である。図１Ｂによると、ＤＵＴ１１２はＡＤＣで、モジュール１０２＿ＡはＡＤＣの入力に与えられるサイン波を生成する。ＡＤＣは、Ｎビットのデジタル出力を生成して、Ｎビットのデジタル出力はモジュール１０２＿Ｂ内のメモリ１１６のアドレスラインに接続される。ＡＤＣの各サンプリングにおいて、Ｎビットのデジタル出力はメモリ１１６に対してアドレスを指定して、指定アドレスに格納されるカウントが読み出されて、修正されて（１だけインクリメントされて）、指定アドレスに書き戻される（リード／モディファイ／ライト（ＲＭＷ）サイクル）。
メモリ内でＲＭＷサイクルを実行するためにかかる時間に関して非効率性が指摘されている。例えば、ＤＲＡＭメーカーが定義する外部ＤＲＡＭプロトコルでは、アドレスが提示され得る時点とデータが提示され得る時点との間に、プリチャージ遅延のために、遅延期間が設けられている。このようなレイテンシによって、試験実行速度に制限が生じてしまう。このため、ＤＲＡＭの場合にはＲＭＷサイクルを実行するために必要なクロックサイクルが比較的多くなってしまい、その結果、ヒストグラムデータを収集するプロセスが遅くなってしまう。
以上より、ヒストグラムデータを収集する場合に特定のコードのカウントを複数回インクリメントする機能を改善する必要がある。
本発明の実施形態は、ヒストグラムデータを格納するためのメモリを複数のバンクに分割して段階的にＲＭＷサイクルを実現することに関する。各バンクには同一のアドレスラインが与えられているが、連続するＲＭＷサイクルはそれぞれ異なるバンクによって処理されることがアドレス制御ロジックによって保証されている。このため、前のＲＭＷサイクルがあるバンクでまだ実行されている間であっても、別のＲＭＷサイクルを別のバンクで開始することができる。ＲＭＷサイクルの開始をラップアラウンド方式で交互にずらすことまたは段階的にすることによって、各ヒストグラムビンは複数のバンクにわたることになるが、利用されるバンクの数が１つである場合よりも試験を高速に行うことができる。ヒストグラムデータを取得すると、特定のビンに対応付けられる各バンクのメモリ領域が加算されて、そのビンの合計カウントが算出される。
ＤＵＴの試験を実行してヒストグラムを生成するために用いられ得る試験システムを示すブロック図の一例である。
サイン波を生成して特定の出力コードの発生回数を計数するためのモジュールを含む試験サイトの一例を示す図である。
本発明の実施形態に係る、段階的にＲＭＷサイクルを実現するべく複数のバンクに分割されているＤＲＡＭの一例を示す図である。
本発明の実施形態に係る、ＡＤＣに対して試験の一例が実行された後に複数のＤＲＡＭバンクのビンに格納されているカウントの一例と、複数のバンクにわたってビンを合計して完全なヒストグラムデータを生成する様子を示す図である。
以下では好ましい実施形態を説明するが、本明細書の一部を成す添付図面に言及するとともに、添付図面では本発明を実施し得る具体的な実施形態を例示する。本発明の好ましい実施形態の範囲を逸脱することなく他の実施形態も利用され得るとともに構造を変更し得ると理解されたい。
本発明の実施形態は、ヒストグラムデータを格納するためのメモリを複数のバンクに分割して段階的にＲＭＷサイクルを実現することに関する。各バンクには同じアドレスラインが設けられているが、アドレス制御ロジックによって連続するＲＭＷサイクルはそれぞれ異なるバンクが処理するように保証されているので、前のＲＭＷサイクルがあるバンクでまだ実行されている間に別のＲＭＷサイクルを別のバンクで開始させることができる。ＲＭＷサイクルの開始をラップアラウンド方式で交互にずらすことまたは段階的にすることによって、各ヒストグラムビンは複数のバンクにわたることになるが、利用されるバンクの数が１つである場合よりも試験を高速に行うことができる。ヒストグラムデータを取得すると、特定のビンに対応付けられる各バンクのメモリ領域を加算して、そのビンの合計カウントを算出する。
本明細書において本発明はサイン波で駆動される１以上のＡＤＣを試験するという例に基づいて説明されているが、これは例示に過ぎず、本発明の実施形態は、任意の既知の入力信号に応じて予測可能な複数ビットの出力を生成することができるデバイスであればどのようなデバイスにも応用可能であると同時に、試験以外の状況においてもヒストグラムデータの収集について応用可能であることを理解されたい。
ＤＲＡＭメーカーが定義する外部ＤＲＡＭプロトコルでは、アドレスが提示され得る時点とデータが提示され得る時点との間に、プリチャージ遅延のために、遅延期間が設けられている。このため、ＤＲＡＭの場合にはＲＭＷサイクルを実行するために必要なクロックサイクルが比較的多くなってしまい、その結果、ヒストグラムデータを収集するプロセスが遅くなってしまう。
図２Ａは、本発明の実施形態に係る、段階的なＲＭＷサイクルを実現するべく複数のバンク２０２、２０４、２０６および２０８に分割されているＤＲＡＭ２００の一例を示す図である。各バンクには同じアドレスライン２１０が設けられているが、アドレスまたはバンク制御論理回路２１２によって連続するＲＭＷサイクルはそれぞれ異なるバンクが処理するように保証されているので、前のＲＭＷサイクルがあるバンクでまだ実行されている間であっても、別のＲＭＷサイクルを別のバンクで開始することができる。バンク制御論理回路２１２は、当業者には公知のロジックを用いて、各バンクに連続してアクセスするべく読出および／または書込イネーブルラインを多重化するとしてもよい。ＲＭＷサイクルの開始をラップアラウンド方式で交互にずらすことまたは段階的にすることによって、各ヒストグラムビンは複数のバンクにわたることになるが、利用されるバンクの数が１つである場合よりも試験を４倍高速に行うことができる（図２Ａに示す具体例の場合）。図２Ａの簡略図に示す例によると、各バンクは８個のビンを含む（ビン０〜ビン７）。例を挙げて説明すると、ビン０、ビン０、ビン１、ビン２、およびビン３に対応するコードを連続してＡＤＣから受け取る場合、バンク２０２のビン０のカウントと、バンク２０４のビン０のカウントと、バンク２０６のビン１のカウントと、バンク２０８のビン２のカウントと、バンク２０２のビン３のカウントとがこの順でインクリメントされ得る。
当業者におかれては、図２Ａに示す構成が明瞭性を優先したために簡略化されていることとロジックへのクロック配信ネットワークおよびメモリ等の構成要素は図面に示されていないことを、理解されたい。また、試験開始に先立ってメモリをクリアするべく、メモリをクリアする機構が必要とされる。
図２Ｂは、ＡＤＣに対する試験の一例が完了した後に、バンク２０２、２０４、２０６および２０８のビン０〜ビン７に格納されているカウントを示す図である。試験に対して完全なヒストグラム２１４を生成するべく、バンク２０２、２０４、２０６および２０８はそれぞれ加算されるとしてもよい。つまり、各バンクの同じアドレスに格納されているカウントを加算すると、特定のビンのカウントが算出され、この処理をアドレス毎に繰り返してすべてのビンについてカウントを算出する。この加算処理は、当業者には公知であるが、直接的な加算器論理回路５１６によって実行され得る。
本発明の実施形態は通常、各ヒストグラムビンをＮ個の異なるビンに分割して、Ｎ個のビンはそれぞれ、同じビンに連続してアクセスするよりも高速に、連続してアクセスすることができる。Ｎ個のビンはその後、終了時に足し合わせられる。ビンの分割は、複数のバンクを含む標準的な汎用ＤＲＡＭを用いることで実現され得る。そのようなＤＲＡＭの例を挙げると、Ｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．社のＭＴ４７Ｈ６４Ｍ１６データシートに記載されているＤＤＲ２ ＳＤＲＡＭなどがある。該データシートの内容は参照により本願に組み込まれる。これに代えて、複数の個別のメモリを段階的制御ロジックと共に用いることによって、交互にずらして個別のメモリに書き込むことができるようになるとしてもよい。
本発明は添付図面を参照しつつ実施形態に基づいて完全に説明されているが、さまざまな変更および変形が当業者には明らかであることに注意されたい。そういった変更および変形は、本願特許請求の範囲が定義する本発明の範囲内に含まれるものと理解されたい。

Claims (10)

  1. ヒストグラムデータを収集する場合に段階的なリード／モディファイ／ライト（ＲＭＷ）サイクルを可能とする装置であって、
    それぞれが共通のアドレス入力を有する複数のメモリバンクと、
    前記複数のメモリバンクのそれぞれに接合されており、連続するクロックサイクル毎に前記複数のメモリバンクのうち一の異なるメモリバンクがＲＭＷサイクルを開始するように、前記複数のメモリバンクのそれぞれに対して交互制御コマンドを生成する、バンク制御論理回路と
    を備える装置。
  2. 前記複数のメモリバンクは、２つ以上の個別のメモリを有する
    請求項１に記載の装置。
  3. 前記複数のメモリバンクは、単一のパッケージ内に含まれている
    請求項１に記載の装置。
  4. 各メモリバンクの同じアドレスに格納されているカウントを加算して特定のビンのカウントを得て、この加算処理をアドレス毎に繰り返して全てのビンのカウントを算出する加算器論理回路
    をさらに備える、請求項１に記載の装置。
  5. 請求項１に記載の装置を備える
    試験サイト。
  6. 請求項５に記載の試験サイトを備える
    試験システム。
  7. ヒストグラムデータを収集する場合に段階的なリード／モディファイ／ライト（ＲＭＷ）サイクルを可能とする方法であって、
    メモリをそれぞれが共通のアドレス入力を有する複数のメモリバンクに分割することと、
    連続するクロックサイクル毎に前記複数のメモリバンクのうち一の異なるメモリバンクがＲＭＷサイクルを開始するように、前記複数のメモリバンクのそれぞれに対して交互制御コマンドを生成することと
    を含む方法。
  8. 複数の個別のメモリを利用して前記複数のメモリバンクを形成すること
    をさらに含む、請求項７に記載の方法。
  9. 複数のメモリバンクを含む単一のメモリパッケージを利用すること
    をさらに含む、請求項７に記載の方法。
  10. 各メモリバンクの同じアドレスに格納されているカウントを加算して特定のビンのカウントを得て、全てのビンのカウントを算出するべくこの加算処理をアドレス毎に繰り返すこと
    をさらに含む、請求項７に記載の方法。
JP2008271099A 2007-10-22 2008-10-21 メモリアクセス動作を改善するための、バンクを用いたヒストグラム生成 Pending JP2009104605A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/876,699 US7684280B2 (en) 2007-10-22 2007-10-22 Histogram generation with banks for improved memory access performance

Publications (1)

Publication Number Publication Date
JP2009104605A true JP2009104605A (ja) 2009-05-14

Family

ID=40563348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008271099A Pending JP2009104605A (ja) 2007-10-22 2008-10-21 メモリアクセス動作を改善するための、バンクを用いたヒストグラム生成

Country Status (3)

Country Link
US (1) US7684280B2 (ja)
JP (1) JP2009104605A (ja)
DE (1) DE102008053202A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2990313A1 (fr) * 2012-05-07 2013-11-08 St Microelectronics Grenoble 2 Test de convertisseur analogique-numerique embarque
KR101949294B1 (ko) 2012-07-24 2019-02-18 삼성전자주식회사 영상의 히스토그램 축적 계산 장치 및 방법
US9417685B2 (en) * 2013-01-07 2016-08-16 Micron Technology, Inc. Power management
US11200119B2 (en) 2020-01-13 2021-12-14 International Business Machines Corporation Low latency availability in degraded redundant array of independent memory
US11520659B2 (en) 2020-01-13 2022-12-06 International Business Machines Corporation Refresh-hiding memory system staggered refresh

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166241A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 情報処理装置
JPH05174144A (ja) * 1991-12-21 1993-07-13 Kawasaki Steel Corp ヒストグラム算出回路
JPH06139354A (ja) * 1992-05-29 1994-05-20 Nec Corp 高速ヒストグラム生成装置
JP2006318482A (ja) * 2005-05-13 2006-11-24 Agilent Technol Inc 相補累積分布関数（ｃｃｄｆ）曲線を生成する装置及び方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666322A (en) * 1995-09-21 1997-09-09 Nec Electronics, Inc. Phase-locked loop timing controller in an integrated circuit memory
US5974514A (en) * 1996-11-12 1999-10-26 Hewlett-Packard Controlling SDRAM memory by using truncated burst read-modify-write memory operations
US5889714A (en) * 1997-11-03 1999-03-30 Digital Equipment Corporation Adaptive precharge management for synchronous DRAM
US6804162B1 (en) * 2001-04-05 2004-10-12 T-Ram, Inc. Read-modify-write memory using read-or-write banks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166241A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 情報処理装置
JPH05174144A (ja) * 1991-12-21 1993-07-13 Kawasaki Steel Corp ヒストグラム算出回路
JPH06139354A (ja) * 1992-05-29 1994-05-20 Nec Corp 高速ヒストグラム生成装置
JP2006318482A (ja) * 2005-05-13 2006-11-24 Agilent Technol Inc 相補累積分布関数（ｃｃｄｆ）曲線を生成する装置及び方法

Also Published As

Publication number Publication date
DE102008053202A1 (de) 2009-07-30
US7684280B2 (en) 2010-03-23
US20090103388A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
JP2009104605A (ja) メモリアクセス動作を改善するための、バンクを用いたヒストグラム生成
JP2004317317A (ja) 試験装置
JPH11328995A (ja) メモリ試験装置
JP3552184B2 (ja) 半導体メモリ試験装置
KR102087603B1 (ko) 메모리 테스트 장치 및 이의 동작 방법
WO2018072439A1 (zh) 一种测试信号产生方法及装置、计算机存储介质
JPWO2002093583A1 (ja) 半導体メモリ試験装置及び不良解析用アドレス発生方法
JP5143698B2 (ja) 混合ビニングメモリによるヒストグラムの生成
WO2023030101A1 (zh) 一种量子测控系统以及量子计算机
CN115902571B (zh) 量子测控系统以及量子计算机
WO2008075702A1 (ja) 信号測定装置および信号測定方法
JP5100601B2 (ja) 複数のインクリメントを行うリード・モディファイ・ライトサイクルでのヒストグラム生成
KR20120069731A (ko) 쿼드 데이터 레이트(ｑｄｒ) 제어기 및 그의 실현방법
JP3316876B2 (ja) データ圧縮用アドレス発生回路
US7788564B2 (en) Adjustable test pattern results latency
JPWO2003040739A1 (ja) 半導体デバイス試験装置
JP3552774B2 (ja) メモリ試験装置及びメモリ試験装置用アダプタ及びメモリ試験方法
TWI743638B (zh) 時序產生器、時序產生方法以及控制晶片
JP4192336B2 (ja) パターン発生回路
JP2909218B2 (ja) 半導体試験装置用周期発生器
JP2720773B2 (ja) アドレスコントロールメモリ回路
JPH11191080A (ja) メモリ試験装置
JP4679428B2 (ja) 試験装置および試験方法
JP2002042491A (ja) 半導体試験装置
JPH07209389A (ja) 高速パターン発生器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203