JP5148021B1 - 変換装置、周辺装置およびプログラマブルコントローラ - Google Patents

Abstract

可及的に高速に波形を出力するとともに出力される波形のデバッグが可能とするために、Ｄ／Ａ変換装置１００は、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶領域１４２と、動作モード指定データおよび更新要求データが書き込まれる波形出力制御データ記憶領域１４４と、動作モード指定データが自動制御モードを指定する場合、波形データ列記憶領域１４２内の読み出し対象のアドレスを予め設定された出力周期毎に順次更新しながらデジタル値を順次読み出して出力し、動作モード指定データがステップ実行モードまたは出力アドレス変更モードを指定する場合、読み出し対象のアドレスを更新要求データが書き込まれたタイミングで更新しながらデジタル値を読み出して出力するデジタル値出力部１３３と、デジタル値出力部１３３が出力するデジタル値をアナログ値に変換するＤ／Ａ変換部１２０と、を備える。
【選択図】図１

Description

本発明は、デジタルアナログ変換（Ｄ／Ａ変換）を行う変換装置、前記変換装置の設定を行う周辺装置およびプログラマブルコントローラに関する。

プログラマブルコントローラ（Programmable Logic Controller、ＰＬＣ）は、ＰＬＣ内部で生成したデジタル値を被制御装置に入力するためのアナログ値に変換する変換装置（以降、Ｄ／Ａ変換装置）が組み込まれて構成される。従来のＤ／Ａ変換装置として、Ｄ／Ａ変換装置の外部（例えばＰＬＣを構成するＣＰＵ装置）から所定周期毎にデジタル値を書き込まれると、このデジタル値を逐次Ｄ／Ａ変換するものがある。ここで、Ｄ／Ａ変換装置が高速にＤ／Ａ変換する能力を備えていようとも、実際のＤ／Ａ変換速度は外部からデジタル値を書き込まれる速度に依存するため、実際のＤ／Ａ変換速度が低下してしまうという問題があった。

これに対し、例えば特許文献１には、外部から入力されたアナログ信号に基づき、Ａ／Ｄ変換からＤ／Ａ変換までの一連の動作を、ＣＰＵ装置を介さずに行うプログラマブルコントローラ用アナログ信号処理装置が開示されている。

特許第２９１４１００号公報（例えば、段落００３３、図４）

しかしながら、特許文献１の技術によれば、ＰＬＣ用のアナログ信号処理装置がＤ／Ａ変換する度にデジタル値を算出するため、Ｄ／Ａ変換速度を十分に高速にできないという問題があった。

本発明は、上記に鑑みてなされたものであって、可及的に高速に波形を出力するとともに、出力される波形のデバッグが可能な変換装置、周辺装置およびプログラマブルコントローラを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶部と、動作モードを指定する動作モード指定データと、更新要求データとが書き込まれる制御データ記憶部と、前記動作モード指定データが第１の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記波形データ列記憶部内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、前記動作モード指定データが第２の動作モードを指定する場合、前記波形データ列記憶部内の読み出し対象のアドレスから前記波形データ列を構成する前記デジタル値を読み出して出力する動作と前記読み出し対象のアドレスの更新とを前記更新要求データが書き込まれる毎に実行するデジタル値出力部と、前記デジタル値出力部が出力する前記デジタル値をアナログ値に変換するＤ／Ａ変換部と、を備えることを特徴とする。

本発明にかかる変換装置は、第１の動作モードが指定されると、予め波形データ列として内部に用意されたデジタル値を逐次アナログ値に変換し、第２の動作モードが指定されると、更新要求データが書き込まれたタイミングで読み出し元のアドレスの更新を行うので、可及的に高速に波形を出力するとともに、出力される波形のデバッグが可能となる。

図１は、本発明の実施の形態のＤ／Ａ変換装置を備えるＰＬＣシステムの構成を示す図である。 図２は、波形データ列記憶領域のデータ構造を示す図である。 図３は、本発明の実施の形態のＤ／Ａ変換装置のデジタル値出力部の動作を示すフローチャートである。

以下に、本発明にかかる変換装置、周辺装置およびプログラマブルコントローラの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態．
図１は、実施の形態におけるＤ／Ａ変換装置を含むＰＬＣシステム１０の構成を示すブロック図である。図１に示すＰＬＣシステム１０は、ＰＬＣ１０００と周辺装置２０００とを備える。ＰＬＣ１０００と周辺装置２０００とは、接続ケーブル３０００を介して互いに接続される。

周辺装置２０００は、本発明の実施の形態のＤ／Ａ変換装置１００の設定やデバッグを行うことができる波形データ列支援ツール５００を備える。波形データ列支援ツール５００は、波形データ列操作用ソフトウェアが周辺装置２０００にインストールされることにより、実現される。具体的には、周辺装置２０００は、ＣＰＵ（Central Processing Unit）、波形データ列操作用ソフトウェアを予め記憶するＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、ユーザからの入力を受け付けるマウスやキーボードなどで構成される入力装置（入力部）、および液晶ディスプレイなどで構成される表示装置を備える。そして、ＣＰＵは、当該波形データ列操作用ソフトウェアをＲＡＭに展開し、ＲＡＭに展開された波形データ列操作用ソフトウェアによる制御に基づいて、波形データ列支援ツール５００として機能する。波形データ列支援ツール５００が生成する表示内容は表示装置に表示され、ユーザは、当該表示内容を確認しながら入力装置を操作することによって波形データ列支援ツール５００に対する設定操作やデバッグ操作を行うことができる。

ＰＬＣ１０００は、Ｄ／Ａ変換装置１００とＣＰＵ装置２００とを備える。なお、ＰＬＣ１０００は、さらに図示しない装置を備えてもよい。図示しない装置として、例えば、サーボアンプを制御することにより多軸の位置制御を実現するモーションコントローラ装置や、ＣＰＵ装置２００からの指令に基づき温度制御信号を出力する温度コントローラ装置などがある。ＰＬＣ１０００が備える各装置は、互いに装置間バス３００を介して接続される。

ＣＰＵ装置２００は、ＣＰＵ装置２００全体の制御を実行する演算部２２０と、メモリカードなどの外部メモリと接続される外部メモリインタフェース２１０と、内蔵メモリ２３０とを備える。外部メモリ又は内蔵メモリ２３０には、ユーザプログラム、ユーザプログラムの実行に用いられるデータ、及びユーザプログラムの実行結果データが記憶される。ここで、ユーザプログラムとは、ＰＬＣ１０００が制御対象とする外部機器を制御するためのプログラムであり、例えばラダープログラム又はＣ言語プログラムから構成される。また、ＣＰＵ装置２００は、周辺装置２０００と接続される周辺装置インタフェース２４０と、装置間バス３００と接続されるバスインタフェース２５０とを備える。外部メモリインタフェース２１０、演算部２２０、内蔵メモリ２３０、周辺装置インタフェース２４０、およびバスインタフェース２５０は、互いに内部バス２６０を介して接続される。

ＣＰＵ装置２００は、ユーザプログラムの実行、ユーザプログラムの実行に用いるデータの読み出し、及びユーザプログラムの実行結果の書き込みを、所定の制御周期毎に繰り返して行う。この制御周期は、ＣＰＵ装置２００が行うユーザプログラムの実行周期に等しい。このユーザプログラムの実行結果の書き込みには、後述するＤ／Ａ変換装置１００の共用メモリ１４０にデジタル値を書込む動作が含まれる。

Ｄ／Ａ変換装置１００は、Ｄ／Ａ変換装置１００全体を制御する演算部１３０と、ＣＰＵ装置２００から書き込み、及び読出しをすることができる共用メモリ１４０と、デジタル値をアナログ値に変換するＤ／Ａ変換部１２０とを備える。また、Ｄ／Ａ変換装置１００は、ＰＬＣ１０００が制御対象とする外部機器（即ち被制御装置）に接続されるアナログ出力インタフェース１１０と、トリガ信号を入力する外部入力端子に接続されるトリガ信号入力インタフェース１５０と、装置間バス３００に接続されるバスインタフェース１６０と、Ｄ／Ａ変換周期毎にカウンタ信号を出力するカウンタ１８０を備える。Ｄ／Ａ変換周期とは、一つのデジタル値をアナログ値へ変換する周期として設定される値である。

演算部１３０、共用メモリ１４０、及びバスインタフェース１６０は、互いに内部バス１７０を介して接続される。また、Ｄ／Ａ変換部１２０は演算部１３０に接続され、アナログ出力インタフェース１１０はＤ／Ａ変換部１２０に接続される。また、トリガ信号入力インタフェース１５０は、演算部１３０に接続される。

共用メモリ１４０は、波形データ列を記憶するための波形データ列記憶領域１４２を備える。波形データ列とは、複数のデジタル値からなるデジタルデータ列である。図２は、波形データ列記憶領域１４２のデータ構造を示す図である。波形データ列記憶領域１４２は、複数の波形データ列を記憶できるように確保される。各波形データ列は、任意の点数から構成することができる。点数とは、データ数を意味する。１点は、例えば１６ビット又は３２ビットに相当し、１つのデジタル値に対応する。

また、共用メモリ１４０は、波形出力形式データを記憶するための波形出力形式データ記憶領域１４３を備える。波形出力形式データとは、Ｄ／Ａ変換装置１００がアナログ出力インタフェース１１０から出力する波形の出力形式を指定するパラメータであり、本実施の形態では、先頭アドレス、出力データ数、及び出力周期を指定する。先頭アドレスとは、波形データ列記憶領域１４２に記憶された波形データ列の最初のデジタル値のアドレスである。図２の例では、波形データ列記憶領域１４２に記憶された「波形データ列Ａ」の先頭アドレスは、「Ａａ」である。出力データ数とは、波形データ列の点数であり、すなわち波形データ列を構成するデジタル値の数に相当する。図２の例では、「波形データ列Ａ」の出力データ数は、「Ａｎ点」である。出力周期は、Ｄ／Ａ変換周期を１以上の整数で乗じた値で指定される。

本発明の実施の形態によれば、Ｄ／Ａ変換装置１００は、波形データ列記憶領域１４２内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して、読み出した個々の出力データを逐次Ｄ／Ａ変換して出力することができる。これにより、ＣＰＵ装置２００からのＤ／Ａ変換毎のデジタル値の入力を必要とすることなくＤ／Ａ変換を行うことができる。また、Ｄ／Ａ変換装置１００は、予め波形データ列として内部に用意されたデジタル値を逐次アナログ値に変換するので、Ｄ／Ａ変換部１２０によるＤ／Ａ変換速度を上限とする速度でアナログ値を出力できる。また、逐次デジタル値を算出し、算出したデジタル値をアナログ値に変換する方式に比べて高速にアナログ値を出力（算出）することができる。なお、このように出力データの読み出し元のアドレスを自動でインクリメントしながら読み出した出力データを順次アナログ値に変換して出力する動作モードを、自動制御モード（第１の動作モード）と表記することとする。

さらに、本発明の実施の形態によれば、自動制御モードで出力される波形のデバッグを行うことができるように、Ｄ／Ａ変換装置１００は、アドレスが自動でインクリメントされるのではなく、アドレス更新の指令をトリガとしてアドレスが更新される動作モード（第２のモード）で動作することができる。なお、このデバッグ用の動作モードとして、ステップ実行モードと、出力アドレス変更モードとが用意されている。ステップ実行モードとは、アドレス更新の指令が発行される毎にアドレスがインクリメント、即ち読み出し元のアドレスが波形データ列を構成する後続のデジタル値が格納されているアドレスに更新される動作モードをいう。なお、Ｄ／Ａ変換装置１００がステップ実行モードで動作中に、アドレス更新の指令を発行することを、ステップ実行と表記する。また、出力アドレス変更モードとは、その時点で最後に出力データを読み出したアドレスから、出力アドレス指定データにより指定されたアドレスに、出力データの読み出し元のアドレスをジャンプせしめる動作モードをいう。なお、ジャンプ先のアドレスは、後述の波形出力制御データにより指定される。Ｄ／Ａ変換装置１００がステップ実行モードをサポートしていることにより、ユーザは、自動制御モードで出力される波形が所望の形状となっているか否かを出力されるアナログ値のデータ毎に確認することができる。また、Ｄ／Ａ変換装置１００が出力アドレス変更モードをサポートしていることによって、ユーザは、連続して出力されるアナログ値の波形のうちの任意の位置の値を確認することができる。また、複数の波形データ列のうちの任意の波形データ列を確認することができる。

Ｄ／Ａ変換装置１００がデバッグ用の動作モードで動作するための構成として、共用メモリ１４０は、波形出力制御データを記憶するための波形出力制御データ記憶領域１４４を備える。波形出力制御データとは、Ｄ／Ａ変換装置１００の動作モードの切り替えおよび夫々の動作モードでの運転のための指令およびパラメータをいう。例えば、波形出力制御データは、動作モードを指定する動作モード指定データを含んでいる。動作モード指定データにより、自動制御モード、ステップ実行モード、および出力アドレス変更モードのうちの何れか１つが指定される。また、波形出力制御データは、アドレス更新のトリガとして使用されるステップ実行要求データ、出力アドレス変更モードによるジャンプ先のアドレスを指定する出力アドレス指定データ、出力アドレス指定データにより指定されるアドレスに出力データの読み出し元をジャンプせしめるトリガとして使用される出力アドレス変更要求データ、現在の動作モードを示すパラメータ、および次の出力周期で出力データが読み出されるアドレス（以降、読出アドレス）を含む。なお、波形出力制御データは、その時点の最後の出力データの格納元のアドレスである現在出力中アドレスなど、種々のパラメータを含むようにしてもよい。

図１に示す演算部１３０は、例えばマイクロ周辺装置又は専用ＬＳＩ（ＡＳＩＣ）が、内蔵メモリ１９０に記憶されたシステムプログラムを実行することにより、実現される。なお、システムプログラムの格納元は、演算部１３０が読み込むことができるのであれば内蔵メモリ１９０だけに限定されない。システムプログラムの格納元は、例えば、外部メモリ等でも良い。演算部１３０は、波形データ列を波形データ列記憶領域１４２に書き込む波形データ列書込部１３１と、後述する波形特定データに基づき波形データ列を生成する波形データ列生成部１３２と、波形データ列記憶領域１４２からデジタル値を読み出してＤ／Ａ変換部１２０にこのデジタル値を出力するデジタル値出力部１３３と、を備える。

ここで、波形データ列は、次の５通りのうちいずれかの方法により、波形データ列記憶領域１４２に書き込まれる。１つ目の方法は、ＣＰＵ装置２００の演算部２２０が、内蔵メモリ２３０又は外部メモリに記憶されたユーザプログラムを実行することにより波形データ列を作成し、この波形データ列を波形データ列記憶領域１４２に書き込むものである。これは、波形データ列記憶領域１４２を、ＣＰＵ装置２００から直接書込み可能な共用メモリ１４０に設けたことにより実現される。

２つ目の方法は、まずユーザが、予め波形データ列が記憶された外部メモリを、ＣＰＵ装置２００の外部メモリインタフェース２１０に装着する。次に、ＣＰＵ装置２００が、Ｄ／Ａ変換装置１００に対して、外部メモリからの読み出しを要求する。次に、Ｄ／Ａ変換装置１００の波形データ列書込部１３１が、この要求を受け付けると、この外部メモリに記憶された波形データ列を装置間バス３００を介して読み出し、この波形データ列を波形データ列記憶領域１４２に書き込むものである。

３つ目の方法は、まずユーザが外部の周辺装置２０００の波形データ列支援ツール５００上で、マウスを操作して波形を描くことにより、波形グラフィカルデータを作成する。次に、波形データ列支援ツール５００は、ユーザの操作により作成されたグラフィカルな波形データに基づき、波形データ列を生成し、この波形データ列をＣＰＵ装置２００及び装置間バス３００を介して波形データ列記憶領域１４２に書き込むものである。

４つ目の方法は、まずユーザが、波形データ列が格納されたＣＳＶ形式又はエクセル形式のファイルを外部の周辺装置２０００に記憶させる。次に、周辺装置２０００の波形データ列支援ツール５００は、このファイルから波形データ列を読み出し、この波形データ列をＣＰＵ装置２００及び装置間バス３００を介して波形データ列記憶領域１４２に書き込むものである。

５つ目の方法は、まずユーザが、周辺装置２０００などの外部の機器を操作することにより、Ｄ／Ａ変換装置１００の波形データ列生成部１３２に、正弦波、矩形波、三角波、PWM波などの基本的な波形を特定するデータ（以下、「波形特定データ」という。）を送信する。波形特定データとしては、例えば、「正弦波」など波形の種別、波形の周期、及び波形の振幅などがある。次に、波形データ列生成部１３２は、この波形特定データに基づき波形データ列を生成する。次に、波形データ列書込部１３１は、波形データ列生成部１３２が生成した波形データ列を、波形データ列記憶領域１４２に書き込む。これにより、例えばＰＬＣシステム１０の立上げ時において、Ｄ／Ａ変換装置１００の出力確認や、配線チェックなどを、ＣＰＵ装置のためのユーザプログラムを用いることなく容易に行うことができる。

なお、波形データ列は、上記５通りのうちいずれかの方法により、任意のタイミングで波形データ列記憶領域１４２に書き込まれる。このとき、新たに波形データ列記憶領域１４２に書き込まれる波形データ列の先頭アドレスは、直前に波形データ列記憶領域１４２に書き込まれた波形データ列の最後尾アドレスの１点後ろのアドレスとなる。すなわち、図２の例では、「波形データ列Ａ」の直後に波形データ列記憶領域１４２に書き込まれた「波形データ列Ｂ」の先頭アドレス「Ｂａ」は、「波形データ列Ａ」の最後尾アドレスの１点後ろのアドレスである。また、「波形データ列Ｂ」が書き込まれると、「波形データ列Ａ」が「波形データ列Ｂ」で上書きされるようにしてもよい。また、波形データ列を構成するデジタル値のうちのユーザにより指定されたアドレスに格納されている値を個別に書き換えることができるようにしてもよい。

また、波形出力形式データは、波形データ列が波形データ列記憶領域１４２に書き込まれる時又はその後に、波形出力形式データ記憶領域１４３に書き込まれる。このとき、波形出力形式データは、波形データ列を波形データ列記憶領域１４２に書き込んだ手段によって、波形出力形式データ記憶領域１４３に書き込まれる。すなわち、例えば、上記１つ目の方法により波形データ列が波形データ列記憶領域１４２に書き込まれる場合、ＣＰＵ装置２００の演算部２２０が波形出力形式データを波形出力形式データ記憶領域１４３に書き込む。

波形出力制御データは次の３通りのうちいずれかの方法により、波形出力制御データ記憶領域１４４に書き込まれる。１つ目の方法は、ＣＰＵ装置２００が、ユーザプログラムを実行することにより、波形出力制御データを波形出力制御データ記憶領域１４４に書き込むものである。これは、波形出力制御データ記憶領域１４４を、ＣＰＵ装置２００から直接書込み可能な共用メモリ１４０に設けたことにより実現される。

２つ目の方法は、まず、ユーザが、周辺装置２０００の波形データ列支援ツール５００上で、波形出力制御データを登録する。そして、ユーザが波形データ列支援ツール５００上で書き込み指令を発行することで、ＣＰＵ装置２００及び装置間バス３００を介して、波形出力制御データを波形出力制御データ記憶領域１４４に書き込む。

３つ目の方法は、デジタル値出力部１３３が、波形出力制御データを波形出力制御データ記憶領域１４４に書き込むものである。これは、デジタル値出力部１３３の演算結果や、トリガ信号入力Ｉ／Ｆ１５０への入力をデジタル値出力部１３３が検出し、波形出力制御データを書き込むものである。

即ち、Ｄ／Ａ変換装置１００は、アドレス更新のトリガとなるステップ実行要求や、読出アドレスの変更のトリガとなる出力アドレス変更要求を、次の４つの方法のいずれか一つにより受け付けることができる。
・ＣＰＵ装置２００から発行される要求を受け付ける方法
・波形データ列支援ツール５００から発行される要求を受け付ける方法
・デジタル値出力部１３３の演算結果により、デジタル値出力部１３３自身が要求を発行し、デジタル値出力部１３３が当該要求を受け付ける方法
・トリガ信号入力Ｉ／Ｆ１５０から入力される要求を受け付ける方法

なお、出力アドレス指定データは、ジャンプ先のアドレスを指定できる形式であればどのような形式で記述されたものであってもよい。例えば、現在の出力アドレスからの移動量を相対的に指定する方法や、ジャンプ先の絶対アドレスを指定する方法、などがある。

次に、図３を参照して実施の形態におけるデジタル値出力部１３３の動作を説明する。図３は、実施の形態におけるＤ／Ａ変換装置１００のデジタル値出力部１３３の動作を示すフローチャートである。まず、デジタル値出力部１３３は、波形出力制御データを構成するパラメータとして含まれている動作モード指定データを参照することによって、自動制御モードが指定されているか否かを判定する（ステップＳ１）。自動制御モードが選択されている場合（ステップＳ１、Ｙｅｓ）、デジタル値出力部１３３は、自動制御モード停止要求があるか否かを判定する（ステップＳ２）。自動制御モード停止要求がない場合（ステップＳ２、Ｎｏ）、デジタル値出力部１３３は、波形データ列記憶領域１４２の中の読出アドレスにて記憶されているデジタル値を読み出し、このデジタル値をＤ／Ａ変換部１２０に出力する（ステップＳ３）。なお、波形データ列の最初のデジタル値をＤ／Ａ変換部１２０に出力する際の読出アドレスは、前述の先頭アドレスである。

なお、ステップＳ３の処理にてＤ／Ａ変換部１２０に出力されたデジタル値は、Ｄ／Ａ変換部１２０によってアナログ値に変換される。その後、このアナログ値は、アナログ出力インタフェース１１０を介して、外部機器に電流値又は電圧値として出力される。

ステップＳ３の処理の後、デジタル値出力部１３３は、次の出力周期に達したか否かを判断する（ステップＳ４）。デジタル値出力部１３３は、カウンタ１８０からのカウンタ信号と波形出力形式データ記憶領域１４３に記録されている出力周期に基づき、ステップＳ４の判定処理を実行する。

次の出力周期に達した場合（ステップＳ４、Ｙｅｓ）、デジタル値出力部１３３は、読出アドレスを１点だけ最後尾アドレスに近づくように変更し（ステップＳ５）、ステップＳ２の判定処理を実行する。次の出力周期に達していない場合（ステップＳ４、Ｎｏ）、デジタル値出力部１３３は、ステップＳ５の処理をスキップする。

自動制御モード停止要求があった場合には（ステップＳ２、Ｙｅｓ）、デジタル値出力部１３３は、動作モード指定データを消去し（ステップＳ６）、その後、ステップＳ１の判定処理を実行する。なお、自動制御モード停止要求や後述する出力アドレス変更モード停止要求は、ステップ実行要求や出力アドレス変更要求と同様に波形出力制御データを構成する指令により与えられるようにしてよい。

自動制御モードが指定されていない場合（ステップＳ１、Ｎｏ）、デジタル値出力部１３３は、動作モード指定データによりステップ実行モードが指定されているか否かを判定する（ステップＳ７）。ステップ実行モードが指定されている場合（ステップＳ７、Ｙｅｓ）、デジタル値出力部１３３は、ステップ実行モード停止要求が有るか否かを判断する（ステップＳ８）。ステップ実行モード停止要求がない場合（ステップＳ８、Ｎｏ）、デジタル値出力部１３３は、ステップ実行要求が発行されたか否かを判断する（ステップＳ９）。

なお、ステップ実行要求の発行の有無は、波形出力制御データを構成するパラメータとして含まれているステップ実行要求データの値を参照することによって確認することができる。例えば、ステップ実行要求データの値が「１」となっている状態は、ステップ実行要求が発行された状態を示し、ステップ実行要求データの値が「０」となっている状態は、ステップ実行要求が発行されていない状態を示す。

ステップ実行要求が発行されていない場合（ステップＳ９、Ｎｏ）、デジタル値出力部１３３は、ステップＳ８の処理を実行する。ステップ実行要求が発行された場合（ステップＳ９、Ｙｅｓ）、デジタル値出力部１３３は波形データ列記憶領域１４２の中の読出アドレスにて記憶されているデジタル値を読み出し、このデジタル値をＤ／Ａ変換部１２０に出力する（ステップＳ１０）。そして、デジタル値出力部１３３は、読出アドレスを１点だけ進める（ステップＳ１１）。そして、デジタル値出力部１３３は、ステップ実行要求を消去し（ステップＳ１２）、その後、ステップＳ８の判定処理を実行する。なお、ステップ実行要求を消去するとは、ステップ実行要求データの値を、ステップ実行要求が発行されていない状態を示す値に書き換えることをいう。

ステップ実行モードが指定されていない場合（ステップＳ７、Ｎｏ）、デジタル値出力部１３３は、動作モード指定データにより出力アドレス変更モードが指定されているか否かを判定する（ステップＳ１３）。出力アドレス変更モードが指定されている場合（ステップＳ１３、Ｙｅｓ）、デジタル値出力部１３３は、出力アドレス変更モード停止要求が有るか否かを判断する（ステップＳ１４）。出力アドレス変更モード停止要求がない場合（ステップＳ１４、Ｎｏ）、デジタル値出力部１３３は、出力アドレス変更要求が発行されたか否かを判断する（ステップＳ１５）。なお、出力アドレス変更要求の発行の有無は、波形出力制御データを構成するパラメータとして含まれている出力アドレス変更要求データの値を参照することによって確認することができる。例えば、出力アドレス変更要求データの値が「１」となっている状態は、出力アドレス変更要求が発行された状態を示し、出力アドレス変更要求データの値が「０」となっている状態は、出力アドレス変更要求が発行されていない状態を示す。

出力アドレス変更要求が発行されていない場合（ステップＳ１５、Ｎｏ）、デジタル値出力部１３３は、再びステップＳ１４の判定処理を実行する。出力アドレス変更要求が発行されている場合（ステップＳ１５、Ｙｅｓ）、デジタル値出力部１３３は、波形出力制御データ記憶領域１４４の出力アドレス指定データにより指定されているアドレスで読出アドレスを更新し（ステップＳ１６）、波形データ列記憶領域１４２の中の読出アドレスにて記憶されているデジタル値を読み出し、このデジタル値をＤ／Ａ変換部１２０に出力する（ステップＳ１７）。そして、デジタル値出力部１３３は、出力アドレス変更要求を消去し（ステップＳ１８）、その後、ステップＳ１４の判定処理を実行する。なお、出力アドレス変更要求を消去するとは、出力アドレス変更要求データの値を、出力アドレス変更要求が発行されていない状態を示す値に書き換えることをいう。

ステップ実行モード停止要求がある場合（ステップＳ８、Ｙｅｓ）、出力アドレス変更モードが指定されていない場合（ステップＳ１３、Ｎｏ）、または出力アドレス変更モード停止要求がある場合（ステップＳ１４、Ｙｅｓ）、デジタル値出力部１３３は、ステップＳ６の処理を実行する。

以上述べたように、本発明の実施の形態によれば、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶領域１４２と、動作モードを指定する動作モード指定データと、更新要求データとしての、ステップ実行要求データまたは出力アドレス変更要求データと、が書き込まれる波形出力制御データ記憶領域１４４と、動作モード指定データが自動制御モードを指定する場合、波形データ列を構成するデジタル値を、波形データ列記憶領域１４２内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、動作モード指定データがステップ実行モードまたは出力アドレス変更モードを指定する場合、波形データ列を構成するデジタル値を、読み出し対象のアドレスを更新要求データが書き込まれたタイミングで更新しながら読み出し対象のアドレスから読み出して出力するデジタル値出力部１３３と、デジタル値出力部１３３が出力するデジタル値をアナログ値に変換するＤ／Ａ変換部１２０と、を備えるようにＤ／Ａ変換装置１００を構成したので、自動制御モードが指定されると、Ｄ／Ａ変換装置１００は、予め波形データ列として内部に用意されたデジタル値を逐次アナログ値に変換するので、Ｄ／Ａ変換部１２０によるＤ／Ａ変換速度を上限とする速度でアナログ値を出力できる。また、ステップ実行モードまたは出力アドレス変更モードが指定されると、Ｄ／Ａ変換装置１００は、更新要求データが書き込まれたタイミングでアドレス更新を行うので、ユーザは、自動制御モードで出力される波形の確認を行うことができる。即ち、可及的に高速に波形を出力するとともに、出力される波形のデバッグが可能となる。

また、波形出力制御データ記憶領域１４４は、波形データ列記憶領域１４２内のアドレスを指定する出力アドレス指定データがさらに書き込まれ、デジタル値出力部１３３は、動作モード指定データが出力アドレス変更モードを指定する場合、読み出し対象のアドレスを出力アドレス指定データが指定するアドレスに更新する、ようにＤ／Ａ変換装置１００を構成したので、ユーザは、任意のアドレスから波形データを構成するデジタル値を出力させることができるようになる。

また、デジタル値出力部１３３は、動作モード指定データがステップ実行モードを指定する場合、読み出し対象のアドレスを前記波形データ列を構成する後続のデジタル値が格納されたアドレスに更新する、ようにＤ／Ａ変換装置１００を構成したので、波形データ列をＤ／Ａ変換し出力するタイミングを、外部から入力されるパルスにより制御することが可能となる。

なお、波形データ列記憶領域１４２に格納されている波形データ列は、任意のタイミングで書き換えられることが可能である。即ち、ユーザは、出力アドレス変更モードまたはステップ実行モードでＤ／Ａ変換装置１００を動作せしめて、所望の波形のアナログ値が得られていないと判断した場合には、Ｄ／Ａ変換装置１００、ＣＰＵ装置２００、及び波形データ列支援ツール５００を用いて、波形データ列記憶領域１４２に格納されている波形データ列を修正することができる。また、デジタル値出力部１３３は、現在出力中のアナログ値に対応するデジタル値が書き換えられた場合には、書き換え後のデジタル値に基づいて出力中のアナログ値を即座に更新するようにしてもよい。

以上のように、本発明にかかる変換装置、周辺装置およびプログラマブルコントローラは、Ｄ／Ａ変換を行う変換装置、変換装置の設定を行う周辺装置およびプログラマブルコントローラに適用して好適である。

１０ ＰＬＣシステム
１００ Ｄ／Ａ変換装置
１１０ アナログ出力インタフェース
１２０ Ｄ／Ａ変換部
１３０ 演算部
１３１ 波形データ列書込部
１３２ 波形データ列生成部
１３３ デジタル値出力部
１４０ 共用メモリ
１４２ 波形データ列記憶領域
１４３ 波形出力形式データ記憶領域
１４４ 波形出力制御データ記憶領域
１５０ トリガ信号入力インタフェース
１６０ バスインタフェース
１７０ 内部バス
１８０ カウンタ
１９０ 内蔵メモリ
２００ ＣＰＵ装置
２１０ 外部メモリインタフェース
２２０ 演算部
２３０ 内蔵メモリ
２４０ 周辺装置インタフェース
２５０ バスインタフェース
２６０ 内部バス
３００ 装置間バス
５００ 波形データ列支援ツール
１０００ ＰＬＣ
２０００ 周辺装置
３０００ 接続ケーブル

Claims (9)

1. 複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶部と、
   動作モードを指定する動作モード指定データと、更新要求データとが書き込まれる制御データ記憶部と、
   前記動作モード指定データが第１の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記波形データ列記憶部内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、前記動作モード指定データが第２の動作モードを指定する場合、前記波形データ列記憶部内の読み出し対象のアドレスから前記波形データ列を構成する前記デジタル値を読み出して出力する動作と前記読み出し対象のアドレスの更新とを前記更新要求データが書き込まれる毎に実行するデジタル値出力部と、
   前記デジタル値出力部が出力する前記デジタル値をアナログ値に変換するＤ／Ａ変換部と、
   を備えることを特徴とする変換装置。
2. 前記制御データ記憶部は、前記波形データ列記憶部内のアドレスを指定するアドレス指定データがさらに書き込まれ、
   前記デジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記更新要求データが書き込まれる毎に、前記読み出し対象のアドレスを前記アドレス指定データが指定するアドレスに更新し、前記更新後のアドレスから前記波形データ列を構成する前記デジタル値を読み出して出力する、
   ことを特徴とする請求項１に記載の変換装置。
3. 前記デジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記読み出し対象のアドレスを前記波形データ列を構成する後続のデジタル値が格納されたアドレスに更新する、
   ことを特徴とする請求項１に記載の変換装置。
4. 複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶部と、動作モードを指定する動作モード指定データと、更新要求データとが書き込まれる制御データ記憶部と、前記動作モード指定データが第１の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記波形データ列記憶部内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、前記動作モード指定データが第２の動作モードを指定する場合、前記波形データ列記憶部内の読み出し対象のアドレスから前記波形データ列を構成する前記デジタル値を読み出して出力する動作と前記読み出し対象のアドレスの更新とを前記更新要求データが書き込まれる毎に実行するデジタル値出力部と、前記デジタル値出力部が出力する前記デジタル値をアナログ値に変換するＤ／Ａ変換部と、を備える変換装置に接続され、
   ユーザからの入力を受け付ける入力部と、
   前記入力部が受け付けた入力に基づいて前記制御データ記憶部に前記動作モード指定データまたは前記更新要求データを書き込む波形データ列支援部と、
   を備えることを特徴とする周辺装置。
5. 前記波形データ列支援部は、前記入力部が受け付けた入力に基づいて、前記変換装置が備える制御データ記憶部に、前記波形データ列記憶部内のアドレスを指定するアドレス指定データを書き込み、
   前記変換装置が備えるデジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記更新要求データが書き込まれる毎に、前記読み出し対象のアドレスを前記制御データ記憶部に書き込まれたアドレス指定データが指定するアドレスに更新し、前記更新後のアドレスから前記波形データ列を構成する前記デジタル値を読み出して出力する、
   ことを特徴とする請求項４に記載の周辺装置。
6. 前記波形データ列支援部は、前記入力部が受け付けた入力に基づいて、前記波形データ列記憶部に波形データ列を書き込む、
   ことを特徴とする請求項４または請求項５に記載の周辺装置。
7. 複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶部と、
   動作モードを指定する動作モード指定データと、更新要求データとが書き込まれる制御データ記憶部と、
   前記動作モード指定データが第１の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記波形データ列記憶部内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、前記動作モード指定データが第２の動作モードを指定する場合、前記波形データ列記憶部内の読み出し対象のアドレスから前記波形データ列を構成する前記デジタル値を読み出して出力する動作と前記読み出し対象のアドレスの更新とを前記更新要求データが書き込まれる毎に実行するデジタル値出力部と、
   前記デジタル値出力部が出力する前記デジタル値をアナログ値に変換するＤ／Ａ変換部と、
   を備えることを特徴とするプログラマブルコントローラ。
8. 前記制御データ記憶部は、前記波形データ列記憶部内のアドレスを指定するアドレス指定データがさらに書き込まれ、
   前記デジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記更新要求データが書き込まれる毎に、前記読み出し対象のアドレスを前記アドレス指定データが指定するアドレスに更新し、前記更新後のアドレスから前記波形データ列を構成する前記デジタル値を読み出して出力する、
   ことを特徴とする請求項７に記載のプログラマブルコントローラ。
9. 前記デジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記読み出し対象のアドレスを前記波形データ列を構成する後続のデジタル値が格納されたアドレスに更新する、
   ことを特徴とする請求項７に記載のプログラマブルコントローラ。

Images