WO2010109584A1 - Ａ／ｄ変換装置およびプログラマブルコントローラシステム - Google Patents

Ａ／ｄ変換装置およびプログラマブルコントローラシステム Download PDF

Info

Publication number
WO2010109584A1
WO2010109584A1 PCT/JP2009/055692 JP2009055692W WO2010109584A1 WO 2010109584 A1 WO2010109584 A1 WO 2010109584A1 JP 2009055692 W JP2009055692 W JP 2009055692W WO 2010109584 A1 WO2010109584 A1 WO 2010109584A1
Authority
WO
WIPO (PCT)
Prior art keywords
storage area
logging
log
data
log data
Prior art date
Application number
PCT/JP2009/055692
Other languages
English (en)
French (fr)
Inventor
厚子 大西
善幸 久保田
智 浮穴
茂明 高瀬
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2011505696A priority Critical patent/JP5122000B2/ja
Priority to KR1020117019495A priority patent/KR101277426B1/ko
Priority to DE112009004529.4T priority patent/DE112009004529B4/de
Priority to US13/202,507 priority patent/US8543744B2/en
Priority to PCT/JP2009/055692 priority patent/WO2010109584A1/ja
Priority to CN200980158319.4A priority patent/CN102362232B/zh
Priority to TW098119165A priority patent/TWI423593B/zh
Publication of WO2010109584A1 publication Critical patent/WO2010109584A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15118—Shared memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21137—Analog to digital conversion, ADC, DAC

Definitions

  • the present invention relates to an A / D conversion device and a PLC system mounted on a programmable controller (PLC).
  • PLC programmable controller
  • an analog input unit (A / D converter) that converts the input analog data value into a digital value is used.
  • a / D converter analog input unit
  • the sampling period of A / D conversion of an analog input unit that converts an input analog data value into a digital value and the control period (scan time) of a CPU unit that controls the entire PLC are asynchronous, and The sampling period is often faster. For this reason, when logging the A / D conversion value by the analog input unit, it is difficult to perform logging without missing all the A / D conversion values by the CPU unit.
  • Patent Document 3 is for realizing logging synchronized with the control cycle of the CPU unit, and an A / D conversion value that is updated at a faster sampling cycle of A / D conversion. It was impossible to log.
  • the present invention has been made in view of the above, and logs all A / D conversion values without missing them, and does not require special communication processing in a state where the logged data can be associated with time series.
  • An object is to obtain an A / D conversion device and a PLC system that can be read easily.
  • a log storage area having a ring buffer configuration for sequentially logging the digital value;
  • a shared memory that can be read and accessed from the CPU unit that controls the entire PLC, and a parameter storage area that stores a head pointer that is a parameter indicating a storage position of the next log data; and the head pointer of the log storage area indicates A logging execution unit that writes a digital value to the address as log data and updates the head pointer.
  • the parameter storage for storing the head pointer indicating the boundary address between the latest log data and the oldest log data stored in the log storage area while securing the log storage area of the ring buffer configuration in the shared memory Since the area is secured in the shared memory, it is possible to log all A / D conversion values without losing them, and to require special communication processing in a state where the logged data can be correlated with time series. Therefore, it is possible to obtain an A / D conversion device that can be easily read.
  • FIG. 1 is a diagram showing a configuration of a PLC system according to an embodiment of the present invention.
  • FIG. 2 is a diagram for explaining the data structure of data stored in the log storage area and the parameter storage area.
  • FIG. 3 is a diagram for explaining the data structure of data stored in the log storage area and the parameter storage area.
  • FIG. 4 is a flowchart for explaining the operation of the analog input unit according to the embodiment of the present invention.
  • FIG. 5 is a flowchart for explaining the operation of the analog input unit according to the embodiment of the present invention.
  • FIG. 6 is a diagram for explaining the rearrangement of log data.
  • FIG. 7 is a diagram for explaining the state of the log storage area after rearrangement.
  • Analog input unit 110 Analog data input I / F 120 A / D Conversion Unit 130 Calculation Unit 131 Trigger Detection Unit 132 Logging Execution Unit 140 Shared Memory 141 A / D Conversion Value Storage Area 142 Log Storage Area 143 Parameter Storage Area 150
  • Trigger Input I / F 160 Bus I / F 210 arithmetic unit 220 internal memory 230 bus I / F 240 Personal computer I / F 250 Display I / F 300 Inter-unit bus 1000 PLC
  • FIG. 1 is a block diagram illustrating a configuration of a PLC system including an A / D converter (analog input unit).
  • the analog input unit 100 is connected to the CPU unit 200 via the inter-unit bus 300, and the analog input unit 100 and the CPU unit 200 constitute a part of the PLC 1000.
  • the PLC 1000 reaches a temperature commanded by the CPU unit 200 or a motion controller unit that controls the servo amplifier and the like according to the purpose and performs multi-axis position control.
  • a temperature controller unit or the like that outputs a temperature control signal for heating and cooling is mounted via the inter-unit bus 300, but units other than the analog input unit 100 and the CPU unit 200 are not mentioned here.
  • the analog input unit 100 receives various observation values relating to industrial equipment and the like controlled by the PLC 1000, such as flow rate, pressure, temperature, etc., and inputs analog data values from sensors that output current values and voltage values.
  • the received analog data value is received, converted into a digital value, and the digital value (A / D converted value) is written in the shared memory 140 provided inside.
  • the CPU unit 200 operates various units included in the PLC 1000 to execute a user program that is a program for controlling industrial equipment, outputs an execution result, and acquires input values such as values used by the user program. Are repeated in a predetermined cycle. This repeated operation is called cyclic processing.
  • the CPU unit 200 reads the digital value (A / D conversion value) of the observed value from the shared memory 140 as part of the operation of acquiring the input value included in the cyclic processing.
  • the CPU unit 200 includes an arithmetic unit 210 that executes a user program and controls the CPU unit 200 as a whole, and an internal memory that stores data necessary for executing the user program and input / output values of the user program 220, a bus I / F 230 which is a communication interface for communicating with the analog input unit 100 via the inter-unit bus 300, and a peripheral device for displaying a user program setting and a data state of the internal memory 220.
  • a personal computer I / F 240 and a display I / F 250 which are interfaces for connecting a personal computer and a display, are provided.
  • the arithmetic unit 210, the internal memory 220, and the bus I / F 230 are connected by an internal bus.
  • a system including PLC 1000 and a peripheral device (personal computer and / or display) connected to PLC 1000 is referred to as a PLC system.
  • an A / D conversion value storage area 141 which is an area for storing an A / D conversion value read by cyclic processing by the CPU unit 200, is secured.
  • the interval (sampling interval) at which analog data values are sampled and converted into digital values is usually faster than the cycle of cyclic processing, so that the CPU unit 200 has an A / D converted value storage area 141. It is difficult to read out and log the A / D conversion value written in the field without missing it. Therefore, in the embodiment of the present invention, the analog input unit 100 can write data at high speed, and the CPU unit 200 can read and access the shared memory 140 without executing complicated communication processing.
  • a log storage area 142 which is a storage area for storing A / D conversion values as log data, is secured.
  • the log data stored in the log storage area 142 is read to the peripheral device via the inter-unit bus 300 and the CPU unit 200.
  • the log storage area 142 has a ring buffer configuration. That is, in the log storage area 142, log data is written in chronological order from the top address. When the log data write address reaches the end, the log data is overwritten from the top address again by wrapping around.
  • log data writing from the start of logging until wrap-around is expressed as writing in the first week, and thereafter, writing in 1 + n (where n is the number of wraparounds) is expressed as writing in the week.
  • the shared memory 140 stores the number of stored data that is a parameter for obtaining the write position of the latest log data in the first week, and a head pointer that is a pointer indicating the write position of the latest log data in and after the second week.
  • a parameter storage area 143 is further provided. From the second round onward, the head pointer indicates the writing position of the latest log data, and thus indicates the boundary between the latest log data and the oldest log data.
  • FIG. 2 and 3 are diagrams for explaining the data structures of the log storage area 142 and the parameter storage area 143.
  • FIG. FIG. 2 shows the data structure in the first week
  • FIG. 3 shows the data structure in the second week.
  • the log storage area 142 has a storage capacity of N words, and each time the time T elapses, one word of log data (A / D conversion value as log data) is written.
  • FIG. 2 when the time nT (n ⁇ N) has elapsed since the start of logging, since it is the first week, the value of the top pointer is fixed to 0 and the number of stored data is n + 1. ing.
  • the next data write destination is the position of the start address + (n + 1) words of the log storage area 142.
  • the head pointer is n + 1 ⁇ N, and the number of stored data is N (fixed). It has become.
  • the value of the first pointer after the third week is mod (n, N) +1.
  • the analog input unit 100 includes an analog data input interface (I / F) 110 that accepts an input of an analog data value in addition to the shared memory 140 described above, and a digital value (A / D) A / D conversion unit 120 that converts to (conversion value), trigger input interface (I / F) 150 that receives a trigger for stopping logging of the A / D conversion value, and overall control of the analog input unit 100 are executed.
  • An arithmetic unit 130 and a bus I / F 160 that is a communication interface for communicating with the CPU unit 200 via the inter-unit bus 300 are provided.
  • the arithmetic unit 130, the shared memory 140, and the bus I / F 160 are connected by an internal bus.
  • the arithmetic unit 130 Based on the trigger detection unit 131 that detects the trigger received by the trigger input I / F 150, the trigger detected by the trigger detection unit 131, and the parameters stored in the parameter storage area 143, the arithmetic unit 130 performs A / D And a logging execution unit 132 that sequentially writes the A / D conversion values output from the conversion unit 120 into the log storage area 142 as log data.
  • the logging execution unit 132 writes log data by the number of data set in advance (the number of post-trigger data) from the time when the trigger detection unit 131 detects a trigger, and then stops logging.
  • the following types of triggers can be used as the trigger.
  • -Trigger by internal signal of PLC1000 • A trigger that occurs when the A / D conversion value exceeds or falls below the set value. -Scheduled trigger that occurs every day at regular time using the internal clock information of PLC1000. -Buffer full trigger that occurs when the capacity of the log storage area 142 becomes full-Error trigger and alarm trigger linked with the error output function and alarm detection function of the analog input unit 100 ⁇ Composite trigger generated by multiple AND conditions and OR conditions among the above triggers
  • FIG. 4 and FIG. 4 and 5 are flowcharts for explaining the operation of the analog input unit 100.
  • FIG. 4 and FIG. 4 and 5 are flowcharts for explaining the operation of the analog input unit 100.
  • the logging execution unit 132 acquires initial settings related to logging set by the user (step S ⁇ b> 10).
  • the initial setting the logging cycle, trigger type, and number of data after trigger are set.
  • the logging cycle is set to an integer multiple of the sampling interval cycle.
  • the logging execution unit 132 starts the logging operation of the A / D conversion value (step S11). Specifically, the logging execution unit 132 determines whether or not the logging cycle interval time has been reached using a timer or a counter in order to write log data to the log storage area 142 for each logging cycle (step S12). ).
  • step S12 determines whether or not the logging cycle interval time has been reached.
  • the logging execution unit 132 determines whether or not logging is in the first week (step S13). Whether logging is in the first week can be determined, for example, by determining whether the storage capacity indicated by the value of the number of stored data is equal to the storage area of the log storage area 142.
  • the logging execution unit 132 acquires the number of stored data from the parameter storage area 143 (step S14), and the A / D conversion value output by the A / D conversion unit 120 Is written to the address obtained by adding the capacity corresponding to the number of stored data to the head address of the log storage area 142 (step S15). And the logging execution part 132 performs the update which adds 1 to the number of stored data (step S16).
  • the logging execution unit 132 acquires the head pointer from the parameter storage area 143 (step S17), and the A / D conversion output by the A / D conversion unit 120 The value is written to the address indicated by the head pointer of the log storage area 142 (step S18). Then, the logging execution unit 132 adds one data to the head pointer (step S19), and determines whether or not the head pointer exceeds the tail address of the log storage area 142 (step S20). When the end address is exceeded (step S20, Yes), the head pointer is set to the head address of the log storage area 142 (step S21).
  • step S21 or step S20 step S20, No
  • the logging execution unit 132 outputs the number of stored data to the parameter storage area 143.
  • Step S22 the head pointer is output to the parameter storage area 143 (Step S23), and the process proceeds to Step S12.
  • FIG. 5 is a diagram for explaining the operation of the analog input unit 100 when a trigger is detected.
  • the logging execution unit 132 acquires the initial setting and acquires the number of post-trigger data (step S30). And the logging execution part 132 determines whether the trigger detection part 131 detected the trigger (step S31). When the trigger is not detected (No at Step S31), the determination is continued until the trigger is continuously detected. When the trigger is detected (step S31, Yes), the logging execution unit 132 further determines whether or not data corresponding to the number of post-trigger data has been written in the log storage area 142 after detecting the trigger (step S32). When data for the number of post-trigger data has not been written in the log storage area 142 (No in step S32), the determination is continued until data for the number of post-trigger data is written.
  • step S32 When data corresponding to the number of post-trigger data is written in the log storage area 142 (step S32, Yes), the logging execution unit 132 stops the log data storage process (step S33), and starts from the top of the log storage area 142 in time series.
  • the log data stored in the log storage area 142 is rearranged so as to be in order (step S34).
  • FIG. 6 is a diagram for explaining the rearrangement in step S34. As described above, since the log storage area 142 has a ring buffer configuration, there is a boundary between the latest log data and the oldest log data as shown in the left diagram of FIG.
  • the logging execution unit 132 rearranges the stored data as shown in the left diagram of FIG.
  • FIG. 7 is a diagram for explaining the state of the log storage area 142 after the rearrangement.
  • log data corresponding to the number of post-trigger data is stored at addresses after the write address at the time of trigger detection.
  • rearrangement may be made in order of time series from the end.
  • the logging execution unit 132 turns on a logging completion flag indicating that logging is complete (step S35), and ends the operation.
  • a part of the bits in the shared memory 140 may be used as a storage area for the logging completion flag, and the completion of logging may be indicated by setting the bit of the storage area to 1, or the other storage areas may be logged.
  • a flag may be used.
  • the logging execution unit 132 may turn on the logging completion flag and notify the CPU unit 200 that the logging is completed. In this state, when the log data is read in order from the head address of the log storage area 142 to the personal computer or display device, the log data can be acquired in time series order.
  • step S34 the data is rearranged so that the data is stored in chronological order from the head address.
  • it may be configured to be able to set whether to execute the operation of step S34 or to skip by the initial setting. Good.
  • the peripheral device if the peripheral device reads not only the log data but also the head pointer, the peripheral device can rearrange the log data in chronological order. Also, the peripheral device can read the log data by reading and accessing the shared memory 140 at any time, not only when the logging completion flag is turned ON. At that time, the head pointer may be read out as described above.
  • the logging cycle is set to be slower than the cyclic processing cycle, and the log data is transmitted to the peripheral device through the CPU unit 200 in substantially real time. You may make it read by.
  • the peripheral device can create a real-time trend graph showing the temporal transition of log data by arranging the read log data in the order of reading.
  • the analog input unit 100 secures the log storage area 142 having the ring buffer configuration in the shared memory 140 and includes the log data stored in the log storage area 142. Since the head pointer indicating the address of the boundary between the latest log data and the oldest log data is stored in the shared memory 140, logging is performed without losing all A / D conversion values, and the logged data It can be easily read out without requiring special communication processing in a state where it can be associated with time series.
  • the analog input unit 100 is configured to rearrange the log data stored in the log storage area 142 having a ring buffer configuration in the time series order, so that the time series order is not performed without performing a special operation. Log data can be read out.
  • the A / D conversion value read by the cyclic processing is stored in the A / D conversion value storage area 141, and the log data of the A / D conversion value is stored in the log storage area 142.
  • the A / D conversion value storage area 141 may be deleted, and the CPU unit 200 may read the A / D conversion value as log data stored in the log storage area 142 in the cyclic processing.
  • the CPU 200 may refer to the storage position of the latest data based on the head pointer or the number of stored data. That is, in the case of the first week, the address obtained by adding the storage capacity for the number of stored data to the head address is the address where the latest A / D conversion value is stored.
  • the address indicated by -1) is the address where the latest A / D conversion value is stored.
  • the CPU unit 200 may read the past value of the A / D conversion value stored as log data in the log storage area 142. .
  • the logging process may be resumed by releasing the trigger condition.
  • the start / stop of logging can be controlled by ON / OFF of the trigger condition.
  • the logging is started when the A / D conversion unit 120 starts A / D conversion
  • the logging may be started by trigger detection after the A / D conversion is started.
  • the A / D conversion device and the PLC system according to the present invention are suitable for application to the A / D conversion device and the PLC system mounted on the PLC.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Recording Measured Values (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Debugging And Monitoring (AREA)

Abstract

　プログラマブルコントローラ（ＰＬＣ）に装着され、外部から入力されるアナログ値を逐次デジタル値に変換するＡ／Ｄ変換装置において、デジタル値を逐次ロギングするためのリングバッファ構成のログ格納領域と次のログデータの格納位置を示すパラメータである先頭ポインタを記憶するパラメータ格納領域とを備えるＰＬＣ全体を制御するＣＰＵユニットから読み出しアクセス可能な共用メモリと、ログ格納領域の先頭ポインタが示すアドレスにデジタル値をログデータとして書き込むとともに先頭ポインタを更新するロギング実行部と、を備える、ことを特徴とする。

Description

Ａ／Ｄ変換装置およびプログラマブルコントローラシステム
　本発明は、プログラマブルコントローラ（ＰＬＣ）に装着されるＡ／Ｄ変換装置およびＰＬＣシステムに関する。
　ＰＬＣにアナログデータ値を入力する場合、入力されるアナログデータ値をデジタル値に変換するアナログ入力ユニット（Ａ／Ｄ変換装置）が用いられる。一般的に、入力されるアナログデータ値をデジタル値に変換するアナログ入力ユニットのＡ／Ｄ変換のサンプリング周期と、ＰＬＣ全体を制御するＣＰＵユニットの制御周期（スキャンタイム）とは非同期であり、かつサンプリング周期の方が高速な場合が多い。このため、アナログ入力ユニットによるＡ／Ｄ変換値のロギングを行う場合、ＣＰＵユニットにて全てのＡ／Ｄ変換値を取りこぼすことなくロギングを行うことは困難である。
　全てのＡ／Ｄ変換値を取りこぼすことなくロギングを行う方法として、アナログ入力ユニット内でロギング処理を行う方法があるが、収集したデータを参照するためには、ロギング完了後にＣＰＵユニットに該データを読み出す必要がある。従来、この読み出し処理において、専用の通信処理を複数回実行する必要があり、手間がかかる、という問題があった。
　この問題に関し、専用の通信処理を必要とせず、ＣＰＵユニットから常時アクセス可能なメモリエリアである共用メモリにＡ／Ｄ変換値を格納する技術が提案されている（例えば、特許文献１参照）。また、連続したデータの収集方法として、リングバッファ形式にて収集を行う技術が提案されている（例えば、特許文献２参照）。さらに、共用メモリにリングバッファ形式にて収集を行う技術が提案されている（例えば、特許文献３参照）。
特開平８－６９３５５号公報 特開２００８－２０３９２号公報 特開２００７－２３３５９３号公報
　しかしながら、特許文献１に記載の技術によれば、データ格納のたびに前データが上書きされてしまい、連続したデータの収集、及び参照が不可能であった。
　また、特許文献２に記載の技術によれば、リングバッファ構造のメモリエリアにおいて、最新・最旧データを識別することができず、収集したデータを時系列に扱うことが不可能であった。
　また、特許文献３に記載の技術は、ＣＰＵユニットの制御周期に同期したロギングを実現するためのものであり、より高速なＡ／Ｄ変換のサンプリング周期で更新される、Ａ／Ｄ変換値をロギングすることは不可能であった。
　本発明は上記に鑑みてなされたもので、全てのＡ／Ｄ変換値を取りこぼすことなくロギングするとともに、ロギングしたデータを時系列との対応付け可能な状態で特別な通信処理を必要とせず容易に読み出すことができるＡ／Ｄ変換装置およびＰＬＣシステムを得ることを目的とする。
　上記目的を達成するため、ＰＬＣに装着され、外部から入力されるアナログ値を逐次デジタル値に変換するＡ／Ｄ変換装置において、前記デジタル値を逐次ロギングするためのリングバッファ構成のログ格納領域と次のログデータの格納位置を示すパラメータである先頭ポインタを記憶するパラメータ格納領域とを備える前記ＰＬＣ全体を制御するＣＰＵユニットから読み出しアクセス可能な共用メモリと、前記ログ格納領域の前記先頭ポインタが示すアドレスにデジタル値をログデータとして書き込むとともに前記先頭ポインタを更新するロギング実行部と、を備える、ことを特徴とする。
　この発明によれば、リングバッファ構成のログ格納領域を共用メモリに確保するとともにログ格納領域に格納されている最新ログデータと最旧ログデータとの境界のアドレスを示す先頭ポインタを格納するパラメータ格納領域を共用メモリに確保するように構成したので、全てのＡ／Ｄ変換値を取りこぼすことなくロギングするとともに、ロギングしたデータを時系列との対応付け可能な状態で特別な通信処理を必要とせず容易に読み出すことができるＡ／Ｄ変換装置を得ることができるという効果を奏する。
図１は、この発明による実施の形態のＰＬＣシステムの構成を示す図である。 図２は、ログ格納領域およびパラメータ格納領域に格納されるデータのデータ構造を説明する図である。 図３は、ログ格納領域およびパラメータ格納領域に格納されるデータのデータ構造を説明する図である。 図４は、この発明による実施の形態のアナログ入力ユニットの動作を説明するフローチャートである。 図５は、この発明による実施の形態のアナログ入力ユニットの動作を説明するフローチャートである。 図６は、ログデータの並び替えを説明する図である。 図７は、並び替え後のログ格納領域の状態を説明する図である。
符号の説明
　１００　アナログ入力ユニット
　１１０　アナログデータ入力Ｉ／Ｆ
　１２０　Ａ／Ｄ変換部
　１３０　演算部
　１３１　トリガ検出部
　１３２　ロギング実行部
　１４０　共用メモリ
　１４１　Ａ／Ｄ変換値格納領域
　１４２　ログ格納領域
　１４３　パラメータ格納領域
　１５０　トリガ入力Ｉ／Ｆ
　１６０　バスＩ／Ｆ
　２１０　演算部
　２２０　内部メモリ
　２３０　バスＩ／Ｆ
　２４０　パーソナルコンピュータＩ／Ｆ
　２５０　表示器Ｉ／Ｆ
　３００　ユニット間バス
　１０００　ＰＬＣ
　以下に添付図面を参照して、この発明にかかるＡ／Ｄ変換装置の好適な実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態．
　図１は、Ａ／Ｄ変換装置（アナログ入力ユニット）を含むＰＬＣシステムの構成を説明するブロック図である。図示するように、アナログ入力ユニット１００は、ユニット間バス３００を介してＣＰＵユニット２００に接続されており、アナログ入力ユニット１００およびＣＰＵユニット２００はＰＬＣ１０００の一部を構成している。ＰＬＣ１０００には、アナログ入力ユニット１００、ＣＰＵユニット２００のほかに、目的に合わせ、サーボアンプなどを制御して多軸の位置制御を実行するモーションコントローラユニットや、ＣＰＵユニット２００から指令された温度に到達するように加熱・冷却するための温度制御信号を出力する温度コントローラユニットなどがユニット間バス３００を介して装着されるが、ここではアナログ入力ユニット１００、ＣＰＵユニット２００以外のユニットについては言及しない。
　アナログ入力ユニット１００は、ＰＬＣ１０００が制御対象とする産業用機器などに関する種々の観測値、例えば流量、圧力、温度などを観測して電流値や電圧値として出力するセンサからのアナログデータ値の入力を受け付け、該受け付けたアナログデータ値の入力をデジタル値に変換し、内部に備える共用メモリ１４０に前記デジタル値（Ａ／Ｄ変換値）を書き込む。ＣＰＵユニット２００は、ＰＬＣ１０００が備える種々のユニットを動作させて産業用機器を制御するためのプログラムであるユーザプログラムの実行と、実行結果の出力と、ユーザプログラムが使用する値などの入力値の取得と、を所定の周期で繰り返す。この繰り返しの動作はサイクリック処理と呼ばれる。ＣＰＵユニット２００は、サイクリック処理に含まれる入力値の取得動作の一環として、前記共用メモリ１４０から前記観測値のデジタル値（Ａ／Ｄ変換値）を読み出す。
　ＣＰＵユニット２００は、ユーザプログラムの実行やＣＰＵユニット２００全体の制御を実行する演算部２１０と、ユーザプログラムの実行に必要となるデータやユーザプログラムの入出力値を格納するためのメモリである内部メモリ２２０と、ユニット間バス３００を介してアナログ入力ユニット１００と通信を行うための通信インタフェースであるバスＩ／Ｆ２３０と、ユーザプログラムの設定や内部メモリ２２０のデータの状態を表示するための周辺装置であるパーソナルコンピュータ、表示器を夫々接続するためのインタフェースであるパーソナルコンピュータＩ／Ｆ２４０および表示器Ｉ／Ｆ２５０と、を備えている。演算部２１０、内部メモリ２２０、およびバスＩ／Ｆ２３０は、夫々内部バスで接続されている。なお、ＰＬＣ１０００およびＰＬＣ１０００に接続された周辺装置（パーソナルコンピュータおよび／または表示器）を含むシステムをＰＬＣシステムと呼ぶ。
　ここで、アナログ入力ユニット１００が備える共用メモリ１４０について説明する。共用メモリ１４０には、ＣＰＵユニット２００によるサイクリック処理により読み出されるＡ／Ｄ変換値を記憶する領域であるＡ／Ｄ変換値格納領域１４１が確保されている。前記したように、通常、アナログデータ値をサンプリングしてデジタル値に変換する間隔（サンプリング間隔）は、サイクリック処理の周期よりも高速であるため、ＣＰＵユニット２００がＡ／Ｄ変換値格納領域１４１に書き込まれたＡ／Ｄ変換値を取りこぼすことなく読み出してロギングすることは難しい。そこで、本発明の実施の形態では、アナログ入力ユニット１００がデータを高速に書き込むことができ、かつＣＰＵユニット２００が煩雑な通信処理を実行することなく読み出しアクセスすることができる共用メモリ１４０に、前記したＡ／Ｄ変換値格納領域１４１の他に、Ａ／Ｄ変換値をログデータとして記憶するための記憶領域であるログ格納領域１４２を確保することとした。なお、ログ格納領域１４２に記憶されているログデータは、ユニット間バス３００、ＣＰＵユニット２００を介して周辺装置に読み出される。
　ログ格納領域１４２はリングバッファ構成となっている。すなわち、ログ格納領域１４２は、ログデータが先頭アドレスから順番に時系列順に書き込まれる。そして、ログデータの書込みアドレスが最後尾に到達したとき、ラップアラウンドして再び先頭アドレスからログデータが上書き書き込みされる。ここでは、ロギングが開始されてからラップアラウンドされるまでのログデータ書き込みを１週目の書き込みと表現し、それ以降は１＋ｎ（ｎはラップアラウンドの回数）週目の書き込みと表現することとする。共用メモリ１４０は、１週目における最新ログデータの書き込み位置を求めるためのパラメータである格納データ数と、２週目以降における最新ログデータの書き込み位置を示すポインタである先頭ポインタと、を格納するパラメータ格納領域１４３をさらに備えている。２周目以降は、先頭ポインタは最新ログデータの書き込み位置を示すので、最新ログデータと最旧ログデータとの境界を示すこととなる。
　図２および図３は、ログ格納領域１４２およびパラメータ格納領域１４３のデータ構造を説明する図である。図２は１週目、図３は２週目の場合のデータ構造を示している。なお、ここでは、ログ格納領域１４２はＮワード分の記憶容量を有し、時間Ｔが経過する毎に１ワードのログデータ（ログデータとしてのＡ／Ｄ変換値）が書き込まれるとしている。図２に示すように、ロギングが開始されてから時刻ｎＴ（ｎ＜Ｎ）が経過した時点では、１週目であるので、先頭ポインタの値は０に固定され、格納データ数はｎ＋１となっている。つまり、次のデータの書き込み先は、ログ格納領域１４２の先頭アドレス＋（ｎ＋１）ワードの位置であることがわかる。図３に示すように、２週目は、最新データが先頭アドレスからｎ－Ｎワードの位置に書き込まれているので、先頭ポインタはｎ＋１－Ｎとなっており、格納データ数はＮ（固定）となっている。なお、３週目以降の先頭ポインタの値は、ｍｏｄ（ｎ，Ｎ）＋１となる。
　図１に戻り、アナログ入力ユニット１００は、前記した共用メモリ１４０のほか、アナログデータ値の入力を受け付けるアナログデータ入力インタフェース（Ｉ／Ｆ）１１０と、受け付けたアナログデータ値をデジタル値（Ａ／Ｄ変換値）に変換するＡ／Ｄ変換部１２０と、Ａ／Ｄ変換値のロギングを停止させるためのトリガを受け付けるトリガ入力インタフェース（Ｉ／Ｆ）１５０と、アナログ入力ユニット１００全体の制御を実行する演算部１３０と、ユニット間バス３００を介してＣＰＵユニット２００と通信を行うための通信インタフェースであるバスＩ／Ｆ１６０と、を備えている。演算部１３０、共用メモリ１４０、バスＩ／Ｆ１６０間は、内部バスで夫々接続されている。
　演算部１３０は、トリガ入力Ｉ／Ｆ１５０が受け付けたトリガを検出するトリガ検出部１３１と、トリガ検出部１３１が検出したトリガとパラメータ格納領域１４３が格納しているパラメータとに基づいて、Ａ／Ｄ変換部１２０が出力するＡ／Ｄ変換値を逐次ログデータとしてログ格納領域１４２に書き込むロギング実行部１３２と、をさらに備えている。ロギング実行部１３２は、トリガ検出部１３１がトリガを検出した時点から予め設定されたデータ数（トリガ後データ数）分だけログデータを書き込んだ後、ロギングを停止する。なお、トリガとしては、トリガ入力Ｉ／Ｆ１５０からの信号入力によるトリガのほか、例えば以下の種別のトリガが使用できる。
　・ＰＬＣ１０００の内部信号によるトリガ。
　・Ａ／Ｄ変換値が設定した値を上回った、もしくは下回った際に発生するトリガ。
　・ＰＬＣ１０００の内部時計情報を使用し、毎日定時に発生する定時トリガ。
　・ログ格納領域１４２の容量がフルになると発生するバッファフルトリガ
　・アナログ入力ユニット１００が備えているエラー出力機能、警報検出機能と連動したエラートリガ、警報トリガ。
　・上記トリガのうちの複数のＡＮＤ条件、ＯＲ条件で発生する複合トリガ
　次に、図４および図５を参照して本発明の実施の形態の動作を説明する。図４および図５はアナログ入力ユニット１００の動作を説明するフローチャートである。
　図４において、まず、ロギング実行部１３２は、ユーザにより設定されたロギングに関する初期設定を取得する（ステップＳ１０）。初期設定では、ロギングの周期、トリガ種別、トリガ後データ数が設定されている。ロギングの周期は、サンプリング間隔周期の整数倍が設定されている。
　続いて、ロギング実行部１３２は、Ａ／Ｄ変換部１２０によるＡ／Ｄ変換が開始されると、Ａ／Ｄ変換値のロギングの動作をスタートする（ステップＳ１１）。具体的には、ロギング実行部１３２は、ロギング周期毎にログデータをログ格納領域１４２に書き込むために、タイマやカウンタを使用してロギング周期間隔時間に到達したか否かを判定する（ステップＳ１２）。
　ステップＳ１１または前回の書き込みからの経過時間がロギング周期間隔時間に達していない場合（ステップＳ１２、Ｎｏ）、ロギング周期間隔時間に到達したか否かを判定するステップを続行する。ロギング周期間隔時間に達した場合（ステップＳ１２、Ｙｅｓ）、ロギング実行部１３２は、ロギングが一週目か否かをさらに判定する（ステップＳ１３）。ロギングが一週目か否かは、例えば格納データ数の値が示す記憶容量がログ格納領域１４２の記憶領域に等しいか否かで判定することができる。
　ロギングが一週目である場合（ステップＳ１３、Ｙｅｓ）、ロギング実行部１３２は、パラメータ格納領域１４３から格納データ数を取得し（ステップＳ１４）、Ａ／Ｄ変換部１２０が出力したＡ／Ｄ変換値をログ格納領域１４２の先頭アドレスに格納データ数分の容量を加算したアドレスに書き込む（ステップＳ１５）。そして、ロギング実行部１３２は、格納データ数を１加算する更新を行う（ステップＳ１６）。
　ロギングが２週目以降である場合（ステップＳ１３、Ｎｏ）、ロギング実行部１３２は、パラメータ格納領域１４３から先頭ポインタを取得し（ステップＳ１７）、Ａ／Ｄ変換部１２０が出力したＡ／Ｄ変換値をログ格納領域１４２の先頭ポインタが示すアドレスに書き込む（ステップＳ１８）。そして、ロギング実行部１３２は、先頭ポインタに一つのデータ分だけ加算し（ステップＳ１９）、先頭ポインタがログ格納領域１４２の最後尾アドレスを越えたか否かを判定する（ステップＳ２０）。最後尾アドレスを越えた場合（ステップＳ２０、Ｙｅｓ）、先頭ポインタをログ格納領域１４２の先頭アドレスにセットする（ステップＳ２１）。
　ステップＳ１６、ステップＳ２１またはステップＳ２０にて先頭ポインタがログ格納領域１４２の最後尾アドレスを越えなかった場合（ステップＳ２０、Ｎｏ）、ロギング実行部１３２は、格納データ数をパラメータ格納領域１４３に出力し（ステップＳ２２）、先頭ポインタをパラメータ格納領域１４３に出力し（ステップＳ２３）、ステップＳ１２に移行する。
　次に、トリガを検出したときのアナログ入力ユニット１００の動作を説明する。図５はトリガを検出したときのアナログ入力ユニット１００の動作を説明する図である。
　まず、ロギング実行部１３２は、初期設定を取得してトリガ後データ数を取得する（ステップＳ３０）。そして、ロギング実行部１３２は、トリガ検出部１３１がトリガを検出したか否かを判定する（ステップＳ３１）。トリガを検出していない場合（ステップＳ３１、Ｎｏ）、引き続きトリガを検出するまで判定を続行する。トリガを検出した場合（ステップＳ３１、Ｙｅｓ）、ロギング実行部１３２は、トリガを検出してからトリガ後データ数分のデータをログ格納領域１４２に書き込んだか否かをさらに判定する（ステップＳ３２）。トリガ後データ数分のデータをログ格納領域１４２に書き込んでいない場合（ステップＳ３２、Ｎｏ）、トリガ後データ数分のデータを書き込むまで判定を続行する。
　トリガ後データ数分のデータをログ格納領域１４２に書き込んだ場合（ステップＳ３２、Ｙｅｓ）、ロギング実行部１３２は、ログデータ格納処理を停止し（ステップＳ３３）、ログ格納領域１４２の先頭から時系列順になるようにログ格納領域１４２に記憶されているログデータを並び替える（ステップＳ３４）。図６は、ステップＳ３４における並び替えを説明する図である。前述のように、ログ格納領域１４２はリングバッファ構成となっているので、所定の時点においては、図６左図に示すように、最新ログデータと最旧ログデータとの境界が存在する。ロギング実行部１３２は、図６左図のように記憶されているデータを、図６右図に示すように並び替え、先頭に最旧ログデータ、最後尾に最新ログデータが格納されるようにする。図７は、並び替え後のログ格納領域１４２の状態を説明する図である。図７に示すように、トリガ検出時の時点における書き込みアドレス以降のアドレスには、トリガ後データ数のログデータが格納されている状態となっている。なお、ここでは、先頭から時系列順に並び替えるとしたが、最後尾から時系列順になるように並び替えるようにしてもよい。
　そして、ステップＳ３４の後、ロギング実行部１３２は、ロギングが完了した旨を示すロギング完了フラグをＯＮにし（ステップＳ３５）、動作を終了する。なお、共用メモリ１４０内の一部のビットをロギング完了フラグ用の記憶領域とし、該記憶領域のビットを１とすることによりロギング完了を示すようにしてもよいし、その他の記憶領域をロギング完了フラグとするようにしてもよい。また、ロギング実行部１３２は、ロギング完了フラグをＯＮにするとともに、ＣＰＵユニット２００にロギングが完了した旨を通知するようにしてもよい。この状態でパーソナルコンピュータまたは表示器にログ格納領域１４２の先頭アドレスから順番にログデータを読み出すようにすると、ログデータを時系列順に取得することができる。
　なお、ステップＳ３４において先頭アドレスからデータを時系列順に格納されるようにデータを並び替えるとしたが、ステップＳ３４の動作を実行するかスキップするかを初期設定により設定可能に構成するようにしてもよい。スキップする場合、周辺装置はログデータだけでなく先頭ポインタをも読み出すようにすると、周辺装置側でログデータを時系列順に並び替えることが可能になる。また、周辺装置は、ロギング完了フラグがＯＮになったときだけでなく、いつでも共用メモリ１４０に読み出しアクセスしてログデータを読み出すことができる。その際、前述と同様に、先頭ポインタも読み出すようにするとよい。
　また、サイクリック処理の周期よりも早いサンプリング処理間隔でロギングする、として説明したが、ロギング周期をサイクリック処理の周期よりも遅く設定し、ＣＰＵユニット２００を介してログデータを周辺装置に略リアルタイムで読み出すようにしてもよい。また、周辺装置は、読み出したログデータを読み出し順に配列すると、ログデータの時間的推移を示すリアルタイムトレンドグラフを作成することができる。
　以上のように、本発明の実施の形態によれば、アナログ入力ユニット１００は、リングバッファ構成のログ格納領域１４２を共用メモリ１４０に確保し、ログ格納領域１４２に格納されているログデータのうち最新ログデータと最旧ログデータとの境界のアドレスを示す先頭ポインタを共用メモリ１４０に格納するように構成したので、全てのＡ／Ｄ変換値を取りこぼすことなくロギングするとともに、ロギングしたデータを時系列との対応付け可能な状態で特別な通信処理を必要とせず容易に読み出すことができるようになる。また、アナログ入力ユニット１００は、リングバッファ構成となっているログ格納領域１４２に格納されているログデータを時系列順に並び替えるように構成したので、特別な操作を実行することなく時系列順のログデータを読み出すことができるようになる。
　なお、以上の説明においては、サイクリック処理により読み出されるＡ／Ｄ変換値をＡ／Ｄ変換値格納領域１４１に格納し、Ａ／Ｄ変換値のログデータをログ格納領域１４２に格納する、として説明したが、Ａ／Ｄ変換値格納領域１４１を削除し、ＣＰＵユニット２００はサイクリック処理においてログ格納領域１４２に格納されているログデータとしてのＡ／Ｄ変換値を読み出すようにしてもよい。その際、ＣＰＵ２００は、先頭ポインタあるいは格納データ数に基づいて最新データの格納位置を参照するようにするとよい。すなわち、１週目の場合、先頭アドレスに格納データ数分の記憶容量を加算して求まるアドレスが最新のＡ／Ｄ変換値が格納されているアドレスとなり、２週目以降の場合、（先頭ポインタ－１）が示すアドレスが最新のＡ／Ｄ変換値が格納されているアドレスとなる。また、ユーザプログラムがＡ／Ｄ変換値の過去値を使用する場合、ＣＰＵユニット２００は、ログ格納領域１４２にログデータとして格納されているＡ／Ｄ変換値の過去値を読み出すようにしてもよい。
　また、トリガ検出によるロギング停止後、トリガ条件が解除されることによって、ロギング処理を再開するようにしてもよい。これにより、トリガ条件のＯＮ、ＯＦＦによりロギングの開始・停止を制御することができる。
　また、Ａ／Ｄ変換部１２０がＡ／Ｄ変換を開始するとロギングが開始される、としたが、Ａ／Ｄ変換開始後、トリガ検出によってロギングを開始するようにしてもよい。
　以上のように、この発明にかかるＡ／Ｄ変換装置およびＰＬＣシステムは、ＰＬＣに装着されるＡ／Ｄ変換装置およびＰＬＣシステムに適用して好適である。

Claims (5)

  1. 　プログラマブルコントローラ（ＰＬＣ）に装着され、外部から入力されるアナログ値を逐次デジタル値に変換するＡ／Ｄ変換装置において、
    　前記デジタル値を逐次ロギングするためのリングバッファ構成のログ格納領域と次のログデータの格納位置を示すパラメータである先頭ポインタを記憶するパラメータ格納領域とを備える前記ＰＬＣ全体を制御するＣＰＵユニットから読み出しアクセス可能な共用メモリと、
    　前記ログ格納領域の前記先頭ポインタが示すアドレスにデジタル値をログデータとして書き込むとともに前記先頭ポインタを更新するロギング実行部と、
    　を備える、
    　ことを特徴とするＡ／Ｄ変換装置。
  2. 　前記ロギング実行部は、ロギングを停止した後、前記ログ格納領域に格納されている夫々のログデータの格納位置を前記先頭ポインタに基づいて変更して時系列順に整列させる、
    　ことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
  3. 　前記ロギング実行部は、所定のトリガを検知した場合、前記トリガを検知した時点以降にロギングされたログデータの数が予め定められた所定の数に到達した時、ロギングを停止する、
    　ことを特徴とする請求項２に記載のＡ／Ｄ変換装置。
  4. 　前記所定のトリガは、前記ＰＬＣの内部信号、外部から入力される入力信号、Ａ／Ｄ変換値が所定の値を下回ったまたは上回った際に発生する信号、前記ＰＬＣの内部時計情報を使用した定時信号、前記ログ格納領域の空き容量がなくなった時点でロギング停止するためのバッファフル信号、自身が発する警報あるいは自身がエラーを検出したときに発する信号、からなる群のうちの一つの信号または複数の信号を全て受信するかあるいは１つ受信したときに発生する信号である、
    　ことを特徴とする請求項３に記載のＡ／Ｄ変換装置。
  5. 　前記１～４の何れか一項に記載のＡ／Ｄ変換装置、ＣＰＵユニット、および前記Ａ／Ｄ変換装置と前記ＣＰＵユニットとを接続するバスを備えるＰＬＣと、前記ＣＰＵユニットおよび前記バスを介して前記Ａ／Ｄ変換装置が備える共用メモリのログ格納領域からログデータを読み出す周辺装置と、を備えるプログラマブルコントローラシステムにおいて、
    　前記周辺装置は、
    　前記ログデータを略リアルタイムで読み出して、前記読み出したログデータのデジタル値を時系列順に配列したトレンドグラフを表示する、
    　ことを特徴とするＰＬＣシステム。
PCT/JP2009/055692 2009-03-23 2009-03-23 Ａ／ｄ変換装置およびプログラマブルコントローラシステム WO2010109584A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011505696A JP5122000B2 (ja) 2009-03-23 2009-03-23 Ａ／ｄ変換装置およびプログラマブルコントローラシステム
KR1020117019495A KR101277426B1 (ko) 2009-03-23 2009-03-23 Ａ／ｄ 변환 장치 및 프로그래머블 컨트롤러 시스템
DE112009004529.4T DE112009004529B4 (de) 2009-03-23 2009-03-23 AD-Wandler und programmierbares Steuersystem
US13/202,507 US8543744B2 (en) 2009-03-23 2009-03-23 A/D converter and programmable controller system
PCT/JP2009/055692 WO2010109584A1 (ja) 2009-03-23 2009-03-23 Ａ／ｄ変換装置およびプログラマブルコントローラシステム
CN200980158319.4A CN102362232B (zh) 2009-03-23 2009-03-23 A/d变换装置以及可编程控制器系统
TW098119165A TWI423593B (zh) 2009-03-23 2009-06-09 Ａ／ｄ轉換裝置及可編程控制器系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/055692 WO2010109584A1 (ja) 2009-03-23 2009-03-23 Ａ／ｄ変換装置およびプログラマブルコントローラシステム

Publications (1)

Publication Number Publication Date
WO2010109584A1 true WO2010109584A1 (ja) 2010-09-30

Family

ID=42780293

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/055692 WO2010109584A1 (ja) 2009-03-23 2009-03-23 Ａ／ｄ変換装置およびプログラマブルコントローラシステム

Country Status (7)

Country Link
US (1) US8543744B2 (ja)
JP (1) JP5122000B2 (ja)
KR (1) KR101277426B1 (ja)
CN (1) CN102362232B (ja)
DE (1) DE112009004529B4 (ja)
TW (1) TWI423593B (ja)
WO (1) WO2010109584A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012098676A1 (ja) * 2011-01-21 2012-07-26 三菱電機株式会社 アナログ入力ユニットおよびプログラマブルコントローラ
JP5301060B1 (ja) * 2012-10-26 2013-09-25 三菱電機株式会社 アナログ変換装置およびプログラマブルコントローラシステム
WO2014080495A1 (ja) * 2012-11-22 2014-05-30 三菱電機株式会社 データ収集・転送装置
JP2015518620A (ja) * 2012-05-03 2015-07-02 ブリストル， インコーポレイテッド， ディー／ビー／エー リモート オートメイテッド ソリューションズ 無線通信プロトコルインタフェースを有するフロー計算機及び関連する方法
US10656615B2 (en) 2018-01-18 2020-05-19 Mitsubishi Electric Corporation PLC, network unit, CPU, and data transfer method
US11275356B2 (en) 2018-11-22 2022-03-15 Mitsubishi Electric Corporation Input-output control unit, PLC and data control method
JP7076654B1 (ja) * 2021-03-09 2022-05-27 三菱電機株式会社 プログラマブルコントローラの通信ユニット、受信データ記憶方法及びプログラム

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103430454B (zh) * 2012-03-28 2016-10-12 三菱电机株式会社 转换装置、外围装置以及可编程控制器
DE112012006045B4 (de) * 2012-05-11 2016-01-28 Mitsubishi Electric Corporation Analog-Wandler und speicher-programmierbares Steuerungssystem
TWI489237B (zh) * 2012-11-16 2015-06-21 Ind Tech Res Inst 即時取樣裝置及其方法
CN103226340A (zh) * 2013-04-16 2013-07-31 深圳市汇川控制技术有限公司 可编程逻辑控制器及实现方法
DE112014001980T5 (de) * 2014-03-07 2016-01-21 Mitsubishi Electric Corporation Analogeinheit, Gerät zur Erstellung einer Umwandlungskennlinientabelle und speicherprogrammierbares Steuerungssystem
WO2015162792A1 (ja) * 2014-04-25 2015-10-29 三菱電機株式会社 機能ユニット、アナログ入力ユニット、プログラマブルコントローラシステム
JP5987203B1 (ja) * 2015-01-30 2016-09-07 三菱電機株式会社 Ａ／ｄ変換装置、ｄ／ａ変換装置、及びｐｌｃ
KR20180042659A (ko) * 2016-10-18 2018-04-26 주식회사 아트메스 계측데이터 처리 방법 및 그 장치
CN113489378B (zh) * 2021-08-19 2022-05-10 厦门乃尔电子有限公司 一种支持动态可调节采样率的振动能量计算方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744090A (ja) * 1993-07-27 1995-02-14 Matsushita Electric Works Ltd マルチｃｐｕシステム
JP2008145336A (ja) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp センサ検出値モニタ装置
JP2008287559A (ja) * 2007-05-18 2008-11-27 Keyence Corp Ｐｌｃ動作表示システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809217A (en) * 1985-10-31 1989-02-28 Allen-Bradley Company, Inc. Remote I/O port for transfer of I/O data in a programmable controller
JPH04288602A (ja) 1991-02-27 1992-10-13 Mitsubishi Electric Corp Ａ／ｄ変換機能付プログラマブルコントローラ
JPH0869355A (ja) 1994-08-26 1996-03-12 Matsushita Electric Works Ltd アナログ／デジタル変換装置
GB9802097D0 (en) * 1998-01-30 1998-03-25 Sgs Thomson Microelectronics DMA controller
US6384753B1 (en) 2001-05-15 2002-05-07 General Electric Company High density analog interface
CN2519346Y (zh) * 2001-12-31 2002-10-30 仪垂杰 并口数据采集器
TW200534678A (en) * 2004-04-05 2005-10-16 Dbtel Inc Realization method for the hearing aid function in the mobile phone
JP4659643B2 (ja) 2006-02-28 2011-03-30 三菱電機株式会社 ロギングシステム
JP2008020392A (ja) * 2006-07-14 2008-01-31 Keyence Corp 波形収集装置
US7653762B1 (en) * 2007-10-04 2010-01-26 Xilinx, Inc. Profiling circuit arrangement
TWM347631U (en) * 2008-01-14 2008-12-21 Jing-Hong Lin Hazard warning device
CN101344772B (zh) * 2008-08-26 2011-10-26 中国北车股份有限公司大连电力牵引研发中心 基于PLCcore-CF54模块的模拟量输入板卡
US8122177B1 (en) * 2009-05-19 2012-02-21 Xilinx, Inc. Direct memory access technique for use with PCIe endpoints
US9229947B2 (en) * 2010-09-27 2016-01-05 Fisher-Rosemount Systems, Inc. Methods and apparatus to manage process data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744090A (ja) * 1993-07-27 1995-02-14 Matsushita Electric Works Ltd マルチｃｐｕシステム
JP2008145336A (ja) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp センサ検出値モニタ装置
JP2008287559A (ja) * 2007-05-18 2008-11-27 Keyence Corp Ｐｌｃ動作表示システム

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5523588B2 (ja) * 2011-01-21 2014-06-18 三菱電機株式会社 アナログ入力ユニットおよびプログラマブルコントローラ
CN103314334A (zh) * 2011-01-21 2013-09-18 三菱电机株式会社 模拟输入单元以及可编程控制器
WO2012098676A1 (ja) * 2011-01-21 2012-07-26 三菱電機株式会社 アナログ入力ユニットおよびプログラマブルコントローラ
KR101534994B1 (ko) * 2011-01-21 2015-07-07 미쓰비시덴키 가부시키가이샤 아날로그 입력 유닛 및 프로그래머블 콘트롤러
JP2015518620A (ja) * 2012-05-03 2015-07-02 ブリストル， インコーポレイテッド， ディー／ビー／エー リモート オートメイテッド ソリューションズ 無線通信プロトコルインタフェースを有するフロー計算機及び関連する方法
DE112012006775B4 (de) 2012-10-26 2018-12-27 Mitsubishi Electric Corporation Analogwandlungsvorrichtung und System einer programmierbaren Steuereinheit
WO2014064846A1 (ja) * 2012-10-26 2014-05-01 三菱電機株式会社 アナログ変換装置およびプログラマブルコントローラシステム
US9369145B2 (en) 2012-10-26 2016-06-14 Mitsubishi Electric Corporation Analog conversion device and programmable controller system
KR20170039311A (ko) 2012-10-26 2017-04-10 미쓰비시덴키 가부시키가이샤 아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템
JP5301060B1 (ja) * 2012-10-26 2013-09-25 三菱電機株式会社 アナログ変換装置およびプログラマブルコントローラシステム
JP5687399B2 (ja) * 2012-11-22 2015-03-18 三菱電機株式会社 データ収集・転送装置
WO2014080495A1 (ja) * 2012-11-22 2014-05-30 三菱電機株式会社 データ収集・転送装置
US9426248B2 (en) 2012-11-22 2016-08-23 Mitsubishi Electric Corporation Data collection and transfer apparatus
US10656615B2 (en) 2018-01-18 2020-05-19 Mitsubishi Electric Corporation PLC, network unit, CPU, and data transfer method
US11275356B2 (en) 2018-11-22 2022-03-15 Mitsubishi Electric Corporation Input-output control unit, PLC and data control method
JP7076654B1 (ja) * 2021-03-09 2022-05-27 三菱電機株式会社 プログラマブルコントローラの通信ユニット、受信データ記憶方法及びプログラム
WO2022190186A1 (ja) * 2021-03-09 2022-09-15 三菱電機株式会社 プログラマブルコントローラの通信ユニット、受信データ記憶方法及びプログラム

Also Published As

Publication number Publication date
US20110307635A1 (en) 2011-12-15
KR20110106944A (ko) 2011-09-29
TWI423593B (zh) 2014-01-11
KR101277426B1 (ko) 2013-06-20
TW201036340A (en) 2010-10-01
CN102362232A (zh) 2012-02-22
JP5122000B2 (ja) 2013-01-16
DE112009004529T8 (de) 2013-03-07
DE112009004529T5 (de) 2012-10-04
DE112009004529B4 (de) 2017-01-19
JPWO2010109584A1 (ja) 2012-09-20
US8543744B2 (en) 2013-09-24
CN102362232B (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
JP5122000B2 (ja) Ａ／ｄ変換装置およびプログラマブルコントローラシステム
US9369145B2 (en) Analog conversion device and programmable controller system
JP2007233593A (ja) ロギングシステム
JP4842669B2 (ja) 異常検出装置
EP3872593A1 (en) Control device and control program
WO2016024483A1 (ja) アナログ／ディジタル変換回路
JPWO2021019615A1 (ja) プログラマブルロジックコントローラ、設定ツール、及びプログラム
JP5996150B2 (ja) プログラマブル表示器及び作画ソフトウェア
JP2019159868A (ja) 制御システム、制御装置および表示装置
CN103365237A (zh) Plc系统中的元件和变量的监控记录方法及装置
JP5844013B1 (ja) 機能ユニット、アナログ入力ユニット、プログラマブルコントローラシステム
JP6973427B2 (ja) 通信システム、通信方法、及びプログラム
WO2019207679A1 (ja) モニタ支援装置、プログラマブルロジックコントローラ、モニタ支援方法およびモニタ支援プログラム
JPH06332507A (ja) プログラマブルコントローラのプレイバックシステム
JP6631063B2 (ja) 電子装置
WO2023276351A1 (ja) 制御装置、システムプログラムおよび方法
JP2006039640A (ja) 数値制御装置
JP6933256B2 (ja) 産業プラント用データ再生装置
JP2022115058A5 (ja)
JP2010170407A (ja) ロギングシステム
JP5944207B2 (ja) 波形記録装置
JP2008159004A (ja) プログラマブル・ロジック・コントローラのデータトレース装置
JP2021157413A (ja) 生産システム、データ送信方法、及びプログラム
JPH0458303A (ja) プログラマブルコントローラ
JP2004185560A (ja) プレイバック機能を備える監視制御装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980158319.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09842198

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011505696

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13202507

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20117019495

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112009004529

Country of ref document: DE

Ref document number: 1120090045294

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09842198

Country of ref document: EP

Kind code of ref document: A1