JPH04288602A - Ａ／ｄ変換機能付プログラマブルコントローラ - Google Patents
Ａ／ｄ変換機能付プログラマブルコントローラInfo
- Publication number
- JPH04288602A JPH04288602A JP3296491A JP3296491A JPH04288602A JP H04288602 A JPH04288602 A JP H04288602A JP 3296491 A JP3296491 A JP 3296491A JP 3296491 A JP3296491 A JP 3296491A JP H04288602 A JPH04288602 A JP H04288602A
- Authority
- JP
- Japan
- Prior art keywords
- data
- conversion
- collection
- data collection
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 61
- 230000006870 function Effects 0.000 claims abstract description 15
- 238000013480 data collection Methods 0.000 claims description 60
- 238000013500 data storage Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、アナログ量をデジタ
ル値に変換し、所定の周期で収集するＡ／Ｄ変換機能付
プログラマブルコントローラに関するものである。
ル値に変換し、所定の周期で収集するＡ／Ｄ変換機能付
プログラマブルコントローラに関するものである。
【０００２】
【従来の技術】図４は、例えばトレンドグラフ表示用の
データを収集すべく、アナログ量をデジタル値に変換す
るＡ／Ｄ変換ユニットを備えたプログラマブルコントロ
ーラの構成例である。図において、１はシーケンス処理
を実行するＣＰＵ部としてのＣＰＵユニットであり、Ｃ
ＰＵユニット１に設けられた演算処理手段２、シーケン
スプログラムが格納されるメモリ３、内部デバイスメモ
リ４、後述のＡ／Ｄ変換ユニット６における２ポートメ
モリ７に対しリード、ライトするための２ポートメモリ
Ｉ／Ｆ５にて構成されている。
データを収集すべく、アナログ量をデジタル値に変換す
るＡ／Ｄ変換ユニットを備えたプログラマブルコントロ
ーラの構成例である。図において、１はシーケンス処理
を実行するＣＰＵ部としてのＣＰＵユニットであり、Ｃ
ＰＵユニット１に設けられた演算処理手段２、シーケン
スプログラムが格納されるメモリ３、内部デバイスメモ
リ４、後述のＡ／Ｄ変換ユニット６における２ポートメ
モリ７に対しリード、ライトするための２ポートメモリ
Ｉ／Ｆ５にて構成されている。
【０００３】６はアナログ量をデジタル値のデータに変
換する機能を有するＡ／Ｄ変換部としてのＡ／Ｄ変換ユ
ニットであり、Ａ／Ｄ変換されたデジタル値が格納され
る２ポートメモリ７、データ収集処理手段としてのマイ
クロプロセッサ８、Ａ／Ｄ変換ユニット６に接続される
被制御装置（図示せず）から入力されるアナログ量をデ
ジタル値のデータに変換するＡ／Ｄ変換手段９にて構成
されている。
換する機能を有するＡ／Ｄ変換部としてのＡ／Ｄ変換ユ
ニットであり、Ａ／Ｄ変換されたデジタル値が格納され
る２ポートメモリ７、データ収集処理手段としてのマイ
クロプロセッサ８、Ａ／Ｄ変換ユニット６に接続される
被制御装置（図示せず）から入力されるアナログ量をデ
ジタル値のデータに変換するＡ／Ｄ変換手段９にて構成
されている。
【０００４】なお、Ａ／Ｄ変換ユニット６に設けられた
２ポートメモリ７にはＡ／Ｄ変換されたデータが逐次格
納される。
２ポートメモリ７にはＡ／Ｄ変換されたデータが逐次格
納される。
【０００５】図５は、ＣＰＵユニット１のシーケンスプ
ログラムメモリに記憶されているＡ／Ｄ変換データを一
定周期毎に収集するための収集用ラダーチャートである
。
ログラムメモリに記憶されているＡ／Ｄ変換データを一
定周期毎に収集するための収集用ラダーチャートである
。
【０００６】次に動作について説明する。図５のラダー
チャートにおける各ステップ２０１〜２０４は、図４の
ＣＰＵユニット１に設けられた演算処理手段２で実行さ
れる。
チャートにおける各ステップ２０１〜２０４は、図４の
ＣＰＵユニット１に設けられた演算処理手段２で実行さ
れる。
【０００７】図５において、ステップ２０１は、データ
収集開始信号ＸＡがＯＮすることにより実行され、デー
タ収集周期用タイマー（図示せず）のコイルをＯＮする
命令で、この命令が実行されるとＣＰＵユニット１は、
この命令で設定されている時間の計数を開始する。設定
時間に達すると上記タイマからの信号により接点ＴＢを
ＯＮしステップ２０２が実行される。ステップ２０２は
、Ａ／Ｄ変換ユニット６により逐次変換されたＡ／Ｄ変
換データを読み出し、指定された内部デバイスメモリ４
（例えばデータレジスタ）に格納する命令である。
収集開始信号ＸＡがＯＮすることにより実行され、デー
タ収集周期用タイマー（図示せず）のコイルをＯＮする
命令で、この命令が実行されるとＣＰＵユニット１は、
この命令で設定されている時間の計数を開始する。設定
時間に達すると上記タイマからの信号により接点ＴＢを
ＯＮしステップ２０２が実行される。ステップ２０２は
、Ａ／Ｄ変換ユニット６により逐次変換されたＡ／Ｄ変
換データを読み出し、指定された内部デバイスメモリ４
（例えばデータレジスタ）に格納する命令である。
【０００８】ステップ２０３は、次のデータ収集時の格
納を内部デバイスのアドレスをプラス１しておく命令で
ある。ステップ２０４は収集するデータ指定数分データ
収集を完了した時点により接点ＸＤをＯＮし、データ収
集開始信号をＯＦＦする命令であり、ステップ２０１〜
２０４を周期的に繰り返すことにより、Ａ／Ｄ変換デー
タの収集を終了する。
納を内部デバイスのアドレスをプラス１しておく命令で
ある。ステップ２０４は収集するデータ指定数分データ
収集を完了した時点により接点ＸＤをＯＮし、データ収
集開始信号をＯＦＦする命令であり、ステップ２０１〜
２０４を周期的に繰り返すことにより、Ａ／Ｄ変換デー
タの収集を終了する。
【０００９】
【発明が解決しようとする課題】従来のＡ／Ｄ変換機能
付プログラマブルコントローラはデータ収集周期がＣＰ
Ｕユニット１の内蔵タイマを使用するため、シーケンス
プログラム実行スキャンタイムに左右され、正確な一定
周期でのデータ収集ができないという欠点があり、また
、タイマを使うことによりインターロックを取る必要が
あり、シーケンスプログラムが複雑になるなどの問題点
があった。
付プログラマブルコントローラはデータ収集周期がＣＰ
Ｕユニット１の内蔵タイマを使用するため、シーケンス
プログラム実行スキャンタイムに左右され、正確な一定
周期でのデータ収集ができないという欠点があり、また
、タイマを使うことによりインターロックを取る必要が
あり、シーケンスプログラムが複雑になるなどの問題点
があった。
【００１０】この発明は上記のような問題点を解決する
ためになされたもので、一定周期毎のデータ収集ができ
るとともに、ユーザプログラムを軽減できるＡ／Ｄ変換
機能付プログラマブルコントローラを得ることを目的と
する。
ためになされたもので、一定周期毎のデータ収集ができ
るとともに、ユーザプログラムを軽減できるＡ／Ｄ変換
機能付プログラマブルコントローラを得ることを目的と
する。
【００１１】
【課題を解決するための手段】この発明に係わるＡ／Ｄ
変換機能付プログラマブルコントローラは、制御対象を
プログラム制御するＣＰＵ部と、入力されたアナログ量
を逐次デジタル値のデータに変換するＡ／Ｄ変換手段、
Ａ／Ｄ変換された上記データを上記ＣＰＵ部から読み込
み可能に格納するための２ポートメモリ、上記ＣＰＵ部
からの収集開始指令により上記データを所定の周期毎に
上記２ポートメモリに格納し、上記データの収集完了フ
ラグを出力するデータ収集処理手段を有するＡ／Ｄ変換
部とを備え、上記Ａ／Ｄ変換部における２ポートメモリ
は上記データの収集周期を格納するデータ収集周期格納
エリアと、上記データの収集開始を指令する収集開始指
令フラグを格納するデータ収集開始指令フラグ格納エリ
アと、上記収集周期で収集した上記収集データを格納す
る収集データ格納エリアと、上記収集データの収集完了
を示すフラグを上記ＣＰＵ部から読み込み可能に格納す
るデータ収集完了フラグ格納エリアとを有するものであ
る。
変換機能付プログラマブルコントローラは、制御対象を
プログラム制御するＣＰＵ部と、入力されたアナログ量
を逐次デジタル値のデータに変換するＡ／Ｄ変換手段、
Ａ／Ｄ変換された上記データを上記ＣＰＵ部から読み込
み可能に格納するための２ポートメモリ、上記ＣＰＵ部
からの収集開始指令により上記データを所定の周期毎に
上記２ポートメモリに格納し、上記データの収集完了フ
ラグを出力するデータ収集処理手段を有するＡ／Ｄ変換
部とを備え、上記Ａ／Ｄ変換部における２ポートメモリ
は上記データの収集周期を格納するデータ収集周期格納
エリアと、上記データの収集開始を指令する収集開始指
令フラグを格納するデータ収集開始指令フラグ格納エリ
アと、上記収集周期で収集した上記収集データを格納す
る収集データ格納エリアと、上記収集データの収集完了
を示すフラグを上記ＣＰＵ部から読み込み可能に格納す
るデータ収集完了フラグ格納エリアとを有するものであ
る。
【００１２】
【作用】この発明におけるＡ／Ｄ変換部における２ポー
トメモリのデータ収集周期格納エリアにはＡ／Ｄ変換し
て得られたデジタル値のデータの収集周期が格納され、
データ収集開始指令フラグ設定エリアには上記デジタル
値の収集開始を指令する収集開始フラグが設定され、デ
ータ収集処理手段は上記データ収集開始指令フラグ格納
エリアへの上記収集開始フラグの設定により、上記デー
タ収集周期格納エリアに格納された一定周期毎に、Ａ／
Ｄ変換された上記収集データを上記２ポートメモリの収
集データ格納エリアに、上記収集データの収集完了を示
すフラグをデータ収集完了フラグ格納エリアに、それぞ
れ上記ＣＰＵ部から読み込み可能に格納する。
トメモリのデータ収集周期格納エリアにはＡ／Ｄ変換し
て得られたデジタル値のデータの収集周期が格納され、
データ収集開始指令フラグ設定エリアには上記デジタル
値の収集開始を指令する収集開始フラグが設定され、デ
ータ収集処理手段は上記データ収集開始指令フラグ格納
エリアへの上記収集開始フラグの設定により、上記デー
タ収集周期格納エリアに格納された一定周期毎に、Ａ／
Ｄ変換された上記収集データを上記２ポートメモリの収
集データ格納エリアに、上記収集データの収集完了を示
すフラグをデータ収集完了フラグ格納エリアに、それぞ
れ上記ＣＰＵ部から読み込み可能に格納する。
【００１３】
【実施例】実施例１．第１の発明の一実施例を図１〜図
３により説明する。図中、従来例と同じ符号で示された
ものは従来例のそれと同一もしくは同等なものを示す。 なお、Ａ／Ｄ変換機能付プログラマブルコントローラの
構成は従来例において説明した図４のものと同一であり
、改めて説明することを省略する。
３により説明する。図中、従来例と同じ符号で示された
ものは従来例のそれと同一もしくは同等なものを示す。 なお、Ａ／Ｄ変換機能付プログラマブルコントローラの
構成は従来例において説明した図４のものと同一であり
、改めて説明することを省略する。
【００１４】図１はＡ／Ｄ変換機能付プログラマブルコ
ントローラのＡ／Ｄ変換ユニット６における２ポートメ
モリ７のエリア詳細図である。図１において、１０は逐
次変換されたＡ／Ｄ変換データを格納するＡ／Ｄ変換デ
ータ格納エリア、１１はデータ収集処理用の周期を格納
するデータ収集周期格納エリア、１２は、データ収集を
開始するための開始指令フラグを格納するデータ収集開
始指令フラグ格納エリア、１３はデータ収集完了フラグ
格納エリア、１４は一定周期毎に収集した収集データを
格納する収集データ格納エリアである。
ントローラのＡ／Ｄ変換ユニット６における２ポートメ
モリ７のエリア詳細図である。図１において、１０は逐
次変換されたＡ／Ｄ変換データを格納するＡ／Ｄ変換デ
ータ格納エリア、１１はデータ収集処理用の周期を格納
するデータ収集周期格納エリア、１２は、データ収集を
開始するための開始指令フラグを格納するデータ収集開
始指令フラグ格納エリア、１３はデータ収集完了フラグ
格納エリア、１４は一定周期毎に収集した収集データを
格納する収集データ格納エリアである。
【００１５】図２は、ＣＰＵユニット１のシーケンスプ
ログラムメモリ３に記憶されており、演算処理手段２で
実行されるＡ／Ｄ変換データ収集用のラダーチャートで
ある。
ログラムメモリ３に記憶されており、演算処理手段２で
実行されるＡ／Ｄ変換データ収集用のラダーチャートで
ある。
【００１６】図３は、Ａ／Ｄ変換ユニット６のデータ収
集処理手段としてのマイクロプロセッサ８で実行される
データ収集処理のフローチャートである。
集処理手段としてのマイクロプロセッサ８で実行される
データ収集処理のフローチャートである。
【００１７】次に、動作について説明する。図２に示し
たラダーチャートにおいて、ＣＰＵ１の演算処理手段２
は、ステップ１０１でデータ収集周期設定格納の入力に
より、接点ＸＥをＯＮとし、データ収集用の周期設定命
令で所定の周期情報を２ポートメモリＩ／Ｆ５を経由し
て、Ａ／Ｄ変換ユニットにおける２ポートメモリのデー
タ収集周期格納エリア１１に転送する。次にステップ１
０２を実行し、データ収集開始指令の入力により接点Ｘ
ＦをＯＮとし、データ収集開始指令フラグの設定命令を
実行し、データ収集開始を２ポートメモリＩ／Ｆ５を経
由して２ポートメモリ７のデータ収集開始指令フラグ格
納エリア１２へ転送し、上記データ収集開始指令フラグ
を立てる。
たラダーチャートにおいて、ＣＰＵ１の演算処理手段２
は、ステップ１０１でデータ収集周期設定格納の入力に
より、接点ＸＥをＯＮとし、データ収集用の周期設定命
令で所定の周期情報を２ポートメモリＩ／Ｆ５を経由し
て、Ａ／Ｄ変換ユニットにおける２ポートメモリのデー
タ収集周期格納エリア１１に転送する。次にステップ１
０２を実行し、データ収集開始指令の入力により接点Ｘ
ＦをＯＮとし、データ収集開始指令フラグの設定命令を
実行し、データ収集開始を２ポートメモリＩ／Ｆ５を経
由して２ポートメモリ７のデータ収集開始指令フラグ格
納エリア１２へ転送し、上記データ収集開始指令フラグ
を立てる。
【００１８】次に、Ａ／Ｄ変換ユニット６のマイロクプ
ロセッサ８が実行する内部処理を図３に示したフローチ
ャートで説明する。通常、Ａ／Ｄ変換ユニット６のマイ
クロプロセッサ８は、ステップ１１０で入力されたアナ
ログ量をデジタル値に変換するＡ／Ｄ変換処理を逐次実
行し、ステップ１１１でＡ／Ｄ変換されたデジタル値の
データを２ポートメモリ７のＡ／Ｄ変換データ格納エリ
ア１０へ転送し、次に、ステップ１１２でデータ収集開
始指令フラグ格納エリア１２のフラグ内容を参照し、デ
ータ収集開始指令フラグの立っていない時には、ステッ
プ１１０へジャンプし、この一連の動作を繰り返してい
る。
ロセッサ８が実行する内部処理を図３に示したフローチ
ャートで説明する。通常、Ａ／Ｄ変換ユニット６のマイ
クロプロセッサ８は、ステップ１１０で入力されたアナ
ログ量をデジタル値に変換するＡ／Ｄ変換処理を逐次実
行し、ステップ１１１でＡ／Ｄ変換されたデジタル値の
データを２ポートメモリ７のＡ／Ｄ変換データ格納エリ
ア１０へ転送し、次に、ステップ１１２でデータ収集開
始指令フラグ格納エリア１２のフラグ内容を参照し、デ
ータ収集開始指令フラグの立っていない時には、ステッ
プ１１０へジャンプし、この一連の動作を繰り返してい
る。
【００１９】データ収集開始指令フラグが立っているこ
とをステップ１１２で検知した場合、ステップ１１０へ
はジャンプせずステップ１１３を実行し、経過時間がデ
ータ収集周期格納エリア１１に設定されているデータ収
集周期に達しているか比較し、上記データ収集周期に達
していた場合、ステップ１１４，１１５を実行し、２ポ
ートメモリ７における収集データ格納エリア１４の指定
アドレスへＡ／Ｄ変換データを転送し、転送終了にて次
の転送先アドレスを設定する。ステップ１１６では、収
集データ格納エリア１４への所定数の収集データの転送
が完了したか確認し、完了の場合、ステップ１１７でデ
ータ収集完了フラグを立て（ＯＮ）、ステップ１１０へ
ジャンプし、前記一連の動作を繰り返し実行する。
とをステップ１１２で検知した場合、ステップ１１０へ
はジャンプせずステップ１１３を実行し、経過時間がデ
ータ収集周期格納エリア１１に設定されているデータ収
集周期に達しているか比較し、上記データ収集周期に達
していた場合、ステップ１１４，１１５を実行し、２ポ
ートメモリ７における収集データ格納エリア１４の指定
アドレスへＡ／Ｄ変換データを転送し、転送終了にて次
の転送先アドレスを設定する。ステップ１１６では、収
集データ格納エリア１４への所定数の収集データの転送
が完了したか確認し、完了の場合、ステップ１１７でデ
ータ収集完了フラグを立て（ＯＮ）、ステップ１１０へ
ジャンプし、前記一連の動作を繰り返し実行する。
【００２０】以上のように、Ａ／Ｄ変換ユニット６はデ
ータ収集処理を実行しているが、ステップ１１７でＯＮ
されたデータ収集完了フラグは、２ポートメモリ７にお
けるデータ収集完了フラグ格納エリア１３を経由してＣ
ＰＵユニット１へ読み込まれる。即ち、図２のステップ
１０３で、シーケンスプログラムの実行により演算処理
手段２でデータ収集の完了フラグを読み込み、検知され
る。データ収集完了ＯＮの検知信号にて、接点ＸＧがＯ
Ｎし、ステップ１０４が実行され、Ａ／Ｄ変換ユニット
６の２ポートメモリ７の収集データ格納エリア１３に既
に収集されている収集データを読み出し、内部デバイス
メモリ４へ格納する。図２のラダーチャートを繰り返し
実行することにより、連続的にデータの収集を行う。
ータ収集処理を実行しているが、ステップ１１７でＯＮ
されたデータ収集完了フラグは、２ポートメモリ７にお
けるデータ収集完了フラグ格納エリア１３を経由してＣ
ＰＵユニット１へ読み込まれる。即ち、図２のステップ
１０３で、シーケンスプログラムの実行により演算処理
手段２でデータ収集の完了フラグを読み込み、検知され
る。データ収集完了ＯＮの検知信号にて、接点ＸＧがＯ
Ｎし、ステップ１０４が実行され、Ａ／Ｄ変換ユニット
６の２ポートメモリ７の収集データ格納エリア１３に既
に収集されている収集データを読み出し、内部デバイス
メモリ４へ格納する。図２のラダーチャートを繰り返し
実行することにより、連続的にデータの収集を行う。
【００２１】以上のように、この実施例におけるＡ／Ｄ
変換ユニットにおいては、ＣＰＵユニットのプログラム
制御に影響されずに、Ａ／Ｄ変換ユニットでＡ／Ｄ変換
データの収集を可能としたので従来と全く同一構成のハ
ードウェア構成にもかかわらず、ユーザプログラムの作
成が容易で、かつ、極めて正確な所定の同期にて一定周
期毎のデータ収集ができるＡ／Ｄ変換機能付プログラマ
ブルコントローラが得られる。
変換ユニットにおいては、ＣＰＵユニットのプログラム
制御に影響されずに、Ａ／Ｄ変換ユニットでＡ／Ｄ変換
データの収集を可能としたので従来と全く同一構成のハ
ードウェア構成にもかかわらず、ユーザプログラムの作
成が容易で、かつ、極めて正確な所定の同期にて一定周
期毎のデータ収集ができるＡ／Ｄ変換機能付プログラマ
ブルコントローラが得られる。
【００２２】
【発明の効果】以上のように、この発明によれば、Ａ／
Ｄ変換部にＣＰＵ部から読み書き自在な２ポートメモリ
を備え、上記２ポートメモリに、Ａ／Ｄ変換して得られ
たデジタル値のデータの収集周期を格納するデータ収集
周期格納エリア、上記データの収集開始を指令する収集
開始指令フラグを設定するデータ収集周期指令フラグ設
定エリア、上記収集データを格納する収集データ格納エ
リア、上記収集データの収集完了を示すフラグを格納す
るデータ収集完了フラグ格納エリアを設け、上記２ポー
トメモリを介して収集データの授受を行なうようにした
ので、上記ＣＰＵ部におけるプログラム制御に影響され
ずにＡ／Ｄ変換部にて所定の周期毎にＡ／Ｄ変換データ
の収集が可能なものが得られる効果がある。
Ｄ変換部にＣＰＵ部から読み書き自在な２ポートメモリ
を備え、上記２ポートメモリに、Ａ／Ｄ変換して得られ
たデジタル値のデータの収集周期を格納するデータ収集
周期格納エリア、上記データの収集開始を指令する収集
開始指令フラグを設定するデータ収集周期指令フラグ設
定エリア、上記収集データを格納する収集データ格納エ
リア、上記収集データの収集完了を示すフラグを格納す
るデータ収集完了フラグ格納エリアを設け、上記２ポー
トメモリを介して収集データの授受を行なうようにした
ので、上記ＣＰＵ部におけるプログラム制御に影響され
ずにＡ／Ｄ変換部にて所定の周期毎にＡ／Ｄ変換データ
の収集が可能なものが得られる効果がある。
【図１】この発明の一実施例によるＡ／Ｄ変換機能付プ
ログラマブルコントローラのＡ／Ｄ変換ユニットにおけ
る２ポートメモリ詳細図である。
ログラマブルコントローラのＡ／Ｄ変換ユニットにおけ
る２ポートメモリ詳細図である。
【図２】この発明の一実施例によるＡ／Ｄ変換機能付プ
ログラマブルコントローラにおけるＣＰＵユニットで実
行されるプログラムのラダーチャートである。
ログラマブルコントローラにおけるＣＰＵユニットで実
行されるプログラムのラダーチャートである。
【図３】この発明の一実施例によるＡ／Ｄ変換機能付プ
ログラマブルコントローラにおけるＡ／Ｄ変換ユニット
の動作を示すフローチャートである。
ログラマブルコントローラにおけるＡ／Ｄ変換ユニット
の動作を示すフローチャートである。
【図４】従来例及び本発明に共通なＡ／Ｄ変換機能付プ
ログラマブルコントローラにおける構成図である。
ログラマブルコントローラにおける構成図である。
【図５】従来例におけるＡ／Ｄ変換機能付プログラマブ
ルコントローラにおけるＣＰＵユニットのラダーチャー
トである。
ルコントローラにおけるＣＰＵユニットのラダーチャー
トである。
１ プログラマブルコントローラ
２ 演算処理部
３ シーケンスプログラムメモリ
４ 内部デバイスメモリ
５ ２ポートメモリＩ／Ｆ部
６ Ａ／Ｄ変換ユニット
７ ２ポートメモリ
８ マイクロプロセッサ
９ Ａ／Ｄ変換部
１０ Ａ／Ｄ変換データ格納エリア
１１ データ収集周期設定エリア
１２ データ収集開始指令格納エリア１３ データ
収集完了信号エリア
収集完了信号エリア
Claims (1)
- 【請求項１】 制御対象をプログラム制御するＣＰＵ
部と、入力されたアナログ量を逐次デシタル値のデータ
に変換するＡ／Ｄ変換手段、Ａ／Ｄ変換された上記デー
タを上記ＣＰＵ部から読み込み可能に格納するための２
ポートメモリ、上記ＣＰＵ部からの収集開始指令により
上記データを所定の周期毎に上記２ポートメモリに格納
し、上記データの収集完了フラグを出力するデータ収集
処理手段を有するＡ／Ｄ変換部とを備え、上記Ａ／Ｄ変
換部における２ポートメモリは上記データの収集周期を
格納するデータ収集周期格納エリアと、上記データの収
集開始を指令する収集開始指令フラグを格納するデータ
収集開始指令フラグ格納エリアと、上記収集周期で収集
した上記収集データを格納する収集データ格納エリアと
、上記収集データの収集完了を示すフラグを上記ＣＰＵ
部から読み込み可能に格納するデータ収集完了フラグ格
納エリアとを有することを特徴とするＡ／Ｄ変換機能付
プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296491A JPH04288602A (ja) | 1991-02-27 | 1991-02-27 | Ａ／ｄ変換機能付プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296491A JPH04288602A (ja) | 1991-02-27 | 1991-02-27 | Ａ／ｄ変換機能付プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04288602A true JPH04288602A (ja) | 1992-10-13 |
Family
ID=12373600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3296491A Pending JPH04288602A (ja) | 1991-02-27 | 1991-02-27 | Ａ／ｄ変換機能付プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04288602A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011125178A1 (ja) * | 2010-04-06 | 2011-10-13 | 三菱電機株式会社 | 制御システム、制御装置および制御方法 |
| US8543744B2 (en) | 2009-03-23 | 2013-09-24 | Mitsubishi Electric Corporation | A/D converter and programmable controller system |
| DE112011104749T5 (de) | 2011-01-21 | 2013-11-07 | Mitsubishi Electric Corporation | Analogeingabeeinheit und programmierbare Steuereinrichtung |
| US9369145B2 (en) | 2012-10-26 | 2016-06-14 | Mitsubishi Electric Corporation | Analog conversion device and programmable controller system |
| JP2017021417A (ja) * | 2015-07-07 | 2017-01-26 | 東芝三菱電機産業システム株式会社 | データ収集装置、データ収集方法およびデータ収集プログラム |
-
1991
- 1991-02-27 JP JP3296491A patent/JPH04288602A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8543744B2 (en) | 2009-03-23 | 2013-09-24 | Mitsubishi Electric Corporation | A/D converter and programmable controller system |
| WO2011125178A1 (ja) * | 2010-04-06 | 2011-10-13 | 三菱電機株式会社 | 制御システム、制御装置および制御方法 |
| DE112011104749T5 (de) | 2011-01-21 | 2013-11-07 | Mitsubishi Electric Corporation | Analogeingabeeinheit und programmierbare Steuereinrichtung |
| US9369145B2 (en) | 2012-10-26 | 2016-06-14 | Mitsubishi Electric Corporation | Analog conversion device and programmable controller system |
| JP2017021417A (ja) * | 2015-07-07 | 2017-01-26 | 東芝三菱電機産業システム株式会社 | データ収集装置、データ収集方法およびデータ収集プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8543744B2 (en) | A/D converter and programmable controller system | |
| JPH04288602A (ja) | Ａ／ｄ変換機能付プログラマブルコントローラ | |
| JPS63200234A (ja) | デ−タ処理装置 | |
| JPH01258020A (ja) | データ読込み装置 | |
| JPH0664517B2 (ja) | ホールド型アナログ入力データの取込方式 | |
| JPS6186846A (ja) | プログラムデバツグ装置 | |
| JPS5826583B2 (ja) | デ−タニユウリヨクソウチ | |
| JPS6348989Y2 (ja) | ||
| JP4553998B2 (ja) | バス制御装置 | |
| JPH0769728B2 (ja) | プログラマブルコントローラ | |
| JPS63262716A (ja) | アナログ入力装置 | |
| JP2789737B2 (ja) | 時変データのサンプリング装置及びサンプリングデータの再現方法 | |
| SU1437865A1 (ru) | Устройство дл контрол цифровых узлов | |
| JPH049636Y2 (ja) | ||
| JPS6016992Y2 (ja) | カウンタ制御回路 | |
| CN113721501A (zh) | 编码器的低功耗控制方法、装置、控制器和编码器 | |
| JPS5833631B2 (ja) | デ−タ処理システム | |
| JPH1069305A (ja) | プログラマブルコントローラの命令実行方法 | |
| JPS6316390A (ja) | デ−タ処理方式 | |
| JPH0462093B2 (ja) | ||
| JPH0584547B2 (ja) | ||
| JPH0318444B2 (ja) | ||
| JPS6252321B2 (ja) | ||
| JPH0282334A (ja) | バスサイクルトレース回路 | |
| JPS61264404A (ja) | プログラマブル制御装置 |