JPS6186846A - プログラムデバツグ装置 - Google Patents
プログラムデバツグ装置Info
- Publication number
- JPS6186846A JPS6186846A JP59207968A JP20796884A JPS6186846A JP S6186846 A JPS6186846 A JP S6186846A JP 59207968 A JP59207968 A JP 59207968A JP 20796884 A JP20796884 A JP 20796884A JP S6186846 A JPS6186846 A JP S6186846A
- Authority
- JP
- Japan
- Prior art keywords
- data
- trace
- program
- display
- stop condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はストアードプログラム方式演算制御装置をプ
ログラムデバッグする場合に使用されるプログラムデバ
ッグ装置に関するものである。
ログラムデバッグする場合に使用されるプログラムデバ
ッグ装置に関するものである。
第２図は例えば三菱プラントコントローラＭＥＬＰＬＡ
Ｃ−５５０ｐＰ＠ＭＴＰＲ操作説明書（三菱電機株式会
社発行、５６８頁〜５７頁）に示された従来のプログラ
ムデバッグ装置のブロック図である。図において１はス
トアードプログラム方式演算制御装置４に対して任意に
指定した複数個のデータメモリアドレスの内容をトレー
ス表示するプルグラムデバッグ装置本体であり、１ａは
表示する前記複数個のデータメモリアドレスが設定され
るデータアドレス設定部、１ｂはデータの表示方式が設
定されるデータ表示情報設定部、１Ｃはストアードプロ
グラム方式演算制御装置４との情報の仲介を行う通信イ
ンターフェース部、１ｄはこの通信インターフェース部
１Ｃを介して定周期に複数個のデータメモリアドレスの
内容を読み出す定周期データ読出部、１ｅはこの定周期
データ読出部１ｄから読み出されたデータの格納を行う
データ格納部、１ｆは格納されたデータをデータ表示情
報設定部１ｂで設定された表示方式にてトレース表示す
るデータ表示制御部、１ｇはトレース表示を停止させる
トレース停止部である。２はデータ表示部、３はデータ
アドレス及びデータの表示方式等の設定を行う操作部で
ある。４はストアードプロシ′ラム方式演算制御装置（
以下ｐｃと呼ぶ）であり、４ａは中央演算処理部（以下
ＣＰＵと呼ぶ）、４ｂはプログラムメモリ部、４Ｃはデ
ータメモリ部、４ｄはデータ表示装置本体１との情報の
仲介を行う通信インターフェース部である。
Ｃ−５５０ｐＰ＠ＭＴＰＲ操作説明書（三菱電機株式会
社発行、５６８頁〜５７頁）に示された従来のプログラ
ムデバッグ装置のブロック図である。図において１はス
トアードプログラム方式演算制御装置４に対して任意に
指定した複数個のデータメモリアドレスの内容をトレー
ス表示するプルグラムデバッグ装置本体であり、１ａは
表示する前記複数個のデータメモリアドレスが設定され
るデータアドレス設定部、１ｂはデータの表示方式が設
定されるデータ表示情報設定部、１Ｃはストアードプロ
グラム方式演算制御装置４との情報の仲介を行う通信イ
ンターフェース部、１ｄはこの通信インターフェース部
１Ｃを介して定周期に複数個のデータメモリアドレスの
内容を読み出す定周期データ読出部、１ｅはこの定周期
データ読出部１ｄから読み出されたデータの格納を行う
データ格納部、１ｆは格納されたデータをデータ表示情
報設定部１ｂで設定された表示方式にてトレース表示す
るデータ表示制御部、１ｇはトレース表示を停止させる
トレース停止部である。２はデータ表示部、３はデータ
アドレス及びデータの表示方式等の設定を行う操作部で
ある。４はストアードプロシ′ラム方式演算制御装置（
以下ｐｃと呼ぶ）であり、４ａは中央演算処理部（以下
ＣＰＵと呼ぶ）、４ｂはプログラムメモリ部、４Ｃはデ
ータメモリ部、４ｄはデータ表示装置本体１との情報の
仲介を行う通信インターフェース部である。
従来のプログラムデバッグ装置は上記のように構成され
、実行要求が入るとＣＰ Ｕ ４ａはプログラムメモリ
４ｂのブキグラムを１ステツプずつ読込み、内容に従っ
た実行を行う。実行の過程でデータメモリ４Ｃ内のプロ
グラムで指定されたアドレスへの薔き込みや、内容の読
み出しが行われる。
、実行要求が入るとＣＰ Ｕ ４ａはプログラムメモリ
４ｂのブキグラムを１ステツプずつ読込み、内容に従っ
た実行を行う。実行の過程でデータメモリ４Ｃ内のプロ
グラムで指定されたアドレスへの薔き込みや、内容の読
み出しが行われる。
一方、プログラムデバッグ装置本体１側にお（・て、操
作部３を用いて表示させたいデータメモリアドレスをデ
ータアドレス設定部１ａに設定し、また該データの例え
ば１０進数表示、１６進数表示、あるいはデータのうち
特定の１ビツトデータをタイムチャート表示等の表示方
式につ℃・ての設定をデータ表示情報設定部１ｂに設定
する。このような設定は複数個のアドレスについて行う
ことｆＪ−でき、各アドレスのデータごとに表示方式の
設定カー可能である。以上の設定終了技、操作部３にて
表示スタートの起動をかけると定周期データ読出部１ｄ
はデータアドレス設定部１ａｌｃ設定された全アドレス
を通信インターフェース部１Ｃを経由してＰＯ４側の通
信インタ−７ユース４ｄに送（ｎ −ｒろ。以降、通信
インターフェース４ｄは送信された全アドレスのデータ
を定周期で通信インターフェース１Ｃを介して定周期デ
ータ読出部゛ｌ ｄへ送信する。定周期データ読出部１
ｄは送られてきた全データをデータ格納部１ｅの各アド
レスごとのエリアに順次格納する。データ格納部１ｅの
各アドレスごとのエリアが一杯であれば最も古いデータ
の代わりに新データが順次格納される。従って、データ
格納部１ｅの各アドレス対応エリアには該アドレスの時
系列データが常に格納されている。
作部３を用いて表示させたいデータメモリアドレスをデ
ータアドレス設定部１ａに設定し、また該データの例え
ば１０進数表示、１６進数表示、あるいはデータのうち
特定の１ビツトデータをタイムチャート表示等の表示方
式につ℃・ての設定をデータ表示情報設定部１ｂに設定
する。このような設定は複数個のアドレスについて行う
ことｆＪ−でき、各アドレスのデータごとに表示方式の
設定カー可能である。以上の設定終了技、操作部３にて
表示スタートの起動をかけると定周期データ読出部１ｄ
はデータアドレス設定部１ａｌｃ設定された全アドレス
を通信インターフェース部１Ｃを経由してＰＯ４側の通
信インタ−７ユース４ｄに送（ｎ −ｒろ。以降、通信
インターフェース４ｄは送信された全アドレスのデータ
を定周期で通信インターフェース１Ｃを介して定周期デ
ータ読出部゛ｌ ｄへ送信する。定周期データ読出部１
ｄは送られてきた全データをデータ格納部１ｅの各アド
レスごとのエリアに順次格納する。データ格納部１ｅの
各アドレスごとのエリアが一杯であれば最も古いデータ
の代わりに新データが順次格納される。従って、データ
格納部１ｅの各アドレス対応エリアには該アドレスの時
系列データが常に格納されている。
データ表示制御部１ｆはデータ格納部１Ｃに格納された
データを取り出して各アドレス対応にデータ表示情報設
定部１ｂに設定された表示方式に従って、データ表示部
２に複数のアドレスのデータを同時にトレース表示する
。
データを取り出して各アドレス対応にデータ表示情報設
定部１ｂに設定された表示方式に従って、データ表示部
２に複数のアドレスのデータを同時にトレース表示する
。
さて、プログラムメモリ４ｂＫ）レース停止命令が格納
されており、ＣＰＵ４ａが該停止命令を実行すると通信
インターフェース部４ｄを介してデータ表示装置本体１
ヘトレース停止指定が送信される。データ表示製蓋本体
１側の通信インターフェース部１Ｃは該指定を受は取る
とトレース停止部１ｇに伝える。トレース停止部１ｇは
該指定を受は取ると一定個数のデータを格納し、この格
納の終了後、定周期データ読出部ｉｄ［データ読出停止
指令を送り、定周期データ読出部１ｄは通信インタ−７
ユース部１Ｃを介してＰＯ４側の通信インターフェース
部４ｄにデータ読出停止を指 ・示し、データの読出は
停止する。データ表示部２によるデータのトレース表示
も停止するのでデータ表示部２にはトレース停止命令が
実行された前後のトレースデータが静的に表示されてお
り、操作者はトレース停止命令実行前後のデータの解析
を行うことができる。
されており、ＣＰＵ４ａが該停止命令を実行すると通信
インターフェース部４ｄを介してデータ表示装置本体１
ヘトレース停止指定が送信される。データ表示製蓋本体
１側の通信インターフェース部１Ｃは該指定を受は取る
とトレース停止部１ｇに伝える。トレース停止部１ｇは
該指定を受は取ると一定個数のデータを格納し、この格
納の終了後、定周期データ読出部ｉｄ［データ読出停止
指令を送り、定周期データ読出部１ｄは通信インタ−７
ユース部１Ｃを介してＰＯ４側の通信インターフェース
部４ｄにデータ読出停止を指 ・示し、データの読出は
停止する。データ表示部２によるデータのトレース表示
も停止するのでデータ表示部２にはトレース停止命令が
実行された前後のトレースデータが静的に表示されてお
り、操作者はトレース停止命令実行前後のデータの解析
を行うことができる。
上記のような従来のプログラムデバッグ装置では、ある
条件でトレース表示の更新を停止させてデータ解析など
を行なうためには、例えば第３図に示すように、ＰＯ４
側における通常のメインプログラム１０３の他にトレー
ス停止用プログラム１０４を定期的に実行させ、トレー
スを停止させる条件が成立したかどうかの判定処理を行
ってその条件成立時にトレース停止命令を実行するよう
トレース停止条件の変更を行なわなければならず、その
ためにはＰＯ４側のプログラムを変更する必要があり、
更には表示されるデータがプログラム実行周期とは無関
係に定周期で読み出されたものであるため、プログラム
の実行と関連させたデータ解析が困難であるなどの問題
点があった。
条件でトレース表示の更新を停止させてデータ解析など
を行なうためには、例えば第３図に示すように、ＰＯ４
側における通常のメインプログラム１０３の他にトレー
ス停止用プログラム１０４を定期的に実行させ、トレー
スを停止させる条件が成立したかどうかの判定処理を行
ってその条件成立時にトレース停止命令を実行するよう
トレース停止条件の変更を行なわなければならず、その
ためにはＰＯ４側のプログラムを変更する必要があり、
更には表示されるデータがプログラム実行周期とは無関
係に定周期で読み出されたものであるため、プログラム
の実行と関連させたデータ解析が困難であるなどの問題
点があった。
この発明は、かかる問題点を解決するためになされたも
ので、ＰＣのプログラムの１サイクル実行完了ごとにデ
ータを収集し、このデータをプログラムデバッグ装置本
体で設定されたトレース停止条件と一致判定するように
したことにより、容易に種々の条件成立時点前後の静的
なトレース表示可能とし、更にはプログラムの実行サイ
クルと関連させたデータ解析を容易に行なうことのでき
ろプログラムデバッグ装置を得ることを目的とする。
ので、ＰＣのプログラムの１サイクル実行完了ごとにデ
ータを収集し、このデータをプログラムデバッグ装置本
体で設定されたトレース停止条件と一致判定するように
したことにより、容易に種々の条件成立時点前後の静的
なトレース表示可能とし、更にはプログラムの実行サイ
クルと関連させたデータ解析を容易に行なうことのでき
ろプログラムデバッグ装置を得ることを目的とする。
この発明に係るプログラムデバッグ装置は、その本体に
ＰＣのプログラムの１サイクル実行完了ごとにデータを
収集するサンプリング続出部を設けると共にトレース停
止条件を設定、一致判定するトレース停止条件設定部と
、トレース停止条件判定部を設けたものである。
ＰＣのプログラムの１サイクル実行完了ごとにデータを
収集するサンプリング続出部を設けると共にトレース停
止条件を設定、一致判定するトレース停止条件設定部と
、トレース停止条件判定部を設けたものである。
この発明においては、プログラムデノくラグ’Ａ ｂ１
本体内のサンプリングデータ読出部力；指定された複数
のアドレスデータについてＣＰＵの１サイクル芙行ごと
のデータ収集を行なうので、設定力１容易に可能なプロ
グラムデノ（ラグ装置側でトレース停止条件の成立後に
データ収集を停止し、かつ条件成立時点前後の静的トレ
ース表示が可能となるつ〔実施例〕 第１図はこの発明の一実施例を示すブロック図である。
本体内のサンプリングデータ読出部力；指定された複数
のアドレスデータについてＣＰＵの１サイクル芙行ごと
のデータ収集を行なうので、設定力１容易に可能なプロ
グラムデノ（ラグ装置側でトレース停止条件の成立後に
データ収集を停止し、かつ条件成立時点前後の静的トレ
ース表示が可能となるつ〔実施例〕 第１図はこの発明の一実施例を示すブロック図である。
第１図において、第２図と同一符号のものは同−又は相
当部分を示し、その説明を省略する。１人はこの発明の
プログラムデノ（ラグ装置本体であり、１ｈはＣＰＵ４
ａがプログラムを１サイクルごとに実行する際、その完
了時ごとにデータアドレス設定部１ａに設定されたデー
タメモリ部４Ｃの全アドレスのデータを読み出すサンプ
リングデータ読出部、１１はトレースを停止させろ条件
と、このトレース停止条件が成立された後、データのサ
ンプリングを停止するまでのデータサンプリング回数等
が設定されるトレース停止条件設定部である。このトレ
ース停止条件の設定は例えば１ワード型データに対して
はデータごとに下限、上限値を設定してデータがその範
囲の値であれば条件成立、１ビツト型データに対しては
オン又はオフ条件を指定し一致すれば条件成立、という
設定が可能であり、さらに各々のアドレスデータに対し
て設定された条件を論理的に組合せて各アドレスのデー
タに対する条件が全て成立した場合にトレース停止条件
を成立させたり、いづれか１つのアドレスのデータに対
する条件が成立した場合にトレース停止条件を成立させ
るような柔軟な設定が操作部３から容易に行える構成と
なっている。１ｊは前記トレース停止条件設定部１１で
設定された条件が成立したかどうかを、サンプリングデ
ータ読出部１ｈにて読み出された各サンプリングごとの
データにつ（・て判定し、条件が成立していれば指定さ
れたサンプリング回数終了後、サンプリングデータ読出
部１ｈに対してデータ読出停止安来を行うトレース停止
条件判定部である。
当部分を示し、その説明を省略する。１人はこの発明の
プログラムデノ（ラグ装置本体であり、１ｈはＣＰＵ４
ａがプログラムを１サイクルごとに実行する際、その完
了時ごとにデータアドレス設定部１ａに設定されたデー
タメモリ部４Ｃの全アドレスのデータを読み出すサンプ
リングデータ読出部、１１はトレースを停止させろ条件
と、このトレース停止条件が成立された後、データのサ
ンプリングを停止するまでのデータサンプリング回数等
が設定されるトレース停止条件設定部である。このトレ
ース停止条件の設定は例えば１ワード型データに対して
はデータごとに下限、上限値を設定してデータがその範
囲の値であれば条件成立、１ビツト型データに対しては
オン又はオフ条件を指定し一致すれば条件成立、という
設定が可能であり、さらに各々のアドレスデータに対し
て設定された条件を論理的に組合せて各アドレスのデー
タに対する条件が全て成立した場合にトレース停止条件
を成立させたり、いづれか１つのアドレスのデータに対
する条件が成立した場合にトレース停止条件を成立させ
るような柔軟な設定が操作部３から容易に行える構成と
なっている。１ｊは前記トレース停止条件設定部１１で
設定された条件が成立したかどうかを、サンプリングデ
ータ読出部１ｈにて読み出された各サンプリングごとの
データにつ（・て判定し、条件が成立していれば指定さ
れたサンプリング回数終了後、サンプリングデータ読出
部１ｈに対してデータ読出停止安来を行うトレース停止
条件判定部である。
一つ二
また４人は前記プログラムデバッグ装置本体とインター
フェースするストアードプログラム方式演算制御装置で
ある。
フェースするストアードプログラム方式演算制御装置で
ある。
上記のように構成されたプログラムデバッグ装置におい
てはまずＣＰＵ４ａがプログラムメモリ部４ｂの内容を
１ステツプづつ読み出し内容に従った実行を行っている
場合について説明する。操作部３を使用してトレース表
示を行うデータメモリ部４Ｃのアドレスをデータアドレ
ス設定部１３に設定し、該アドレスのデータの表示方式
の設定をデータ表示情報設定部１ｂに対して行う。さら
に該アドレスのデータに対してトレース停止条件設定を
トレース停止条件設定部１１に対して行う。
てはまずＣＰＵ４ａがプログラムメモリ部４ｂの内容を
１ステツプづつ読み出し内容に従った実行を行っている
場合について説明する。操作部３を使用してトレース表
示を行うデータメモリ部４Ｃのアドレスをデータアドレ
ス設定部１３に設定し、該アドレスのデータの表示方式
の設定をデータ表示情報設定部１ｂに対して行う。さら
に該アドレスのデータに対してトレース停止条件設定を
トレース停止条件設定部１１に対して行う。
以上の設定は同時にトレース表示させようとする複数の
アドレスに対して自由に行える。即ち、個々のアドレス
のデータを１０進表示、１６進表示、あるいはデータの
うち特定の１ビツトデータのタイムチャート表示等の異
る表示方式で表示させるよう指定することが可能である
。また、１ワード型データ、ビット型データに対して個
々に条件設二− 定を行い、これらの全データに対する条件を任意に組合
せて条件設定を行える。この点がこの発明の大きな特徴
である。以上の設定完了後、操作部３にて表示スタート
の起動がかかると、サンプリングデータ読出部１ｈはデ
ータアドレス設定部１２に設定された全アドレスを通信
インターフェース部１Ｃを仔由してＰＣＪＡ側の通信イ
ンターフェース４１４Ｃ送信する。以降、通信インター
フェース４１はＣＰｔ）４ａが１サイクル実行完了のた
びに指定された全アドレスのデータを通信インターフェ
ース１１を介してサンプリングデータ読出部１ｈへ送信
する。このサンプリングデータ読出部１ｈは送られてき
た全データをデータ格納部１ｅの各アドレスごとのエリ
アに順次格納する。この場合データ格納部１ｅの各アド
レスごとのエリアが一杯であれば最も古いデータの代わ
りに新データが順次格納され、データ格納部１ｅの各ア
ドレス対応エリアには該アドレスの時系列データが常に
格納されている。一方、トレース停止条件判定部１ｊは
トレース停止条件設定部１ｉＫ設定された条件成立判定
をサンプリングデータ読出部１ｈが読出した各サンプリ
ングの全アドレスデータに対して行い、条件が成立して
いれば指定されたサンプリング回数のデータ収集完了後
、サンプリングデータ読出部１ｈに対してデータ続出停
止の指示を行い、通信インターフェース１１を介してＰ
Ｃ４Ａｆｉｌｌの通信インターフェース部４１ヘデータ
読出停止を指示し、データ読出は停止する。データ表示
部２によるデータのトレース表示も停止するので表示部
２には条件成立前後のＣＰＵ４ａｌサイクル実行ごとの
トレースデータが静的に表示され、操作者は条件成立前
後のデータの解析を容易に行うことが出来る。またトレ
ース表示を行うアドレスや表示方式、トレース停止条件
の変更等は操作部３を用いて容易に行うことが出来る。
アドレスに対して自由に行える。即ち、個々のアドレス
のデータを１０進表示、１６進表示、あるいはデータの
うち特定の１ビツトデータのタイムチャート表示等の異
る表示方式で表示させるよう指定することが可能である
。また、１ワード型データ、ビット型データに対して個
々に条件設二− 定を行い、これらの全データに対する条件を任意に組合
せて条件設定を行える。この点がこの発明の大きな特徴
である。以上の設定完了後、操作部３にて表示スタート
の起動がかかると、サンプリングデータ読出部１ｈはデ
ータアドレス設定部１２に設定された全アドレスを通信
インターフェース部１Ｃを仔由してＰＣＪＡ側の通信イ
ンターフェース４１４Ｃ送信する。以降、通信インター
フェース４１はＣＰｔ）４ａが１サイクル実行完了のた
びに指定された全アドレスのデータを通信インターフェ
ース１１を介してサンプリングデータ読出部１ｈへ送信
する。このサンプリングデータ読出部１ｈは送られてき
た全データをデータ格納部１ｅの各アドレスごとのエリ
アに順次格納する。この場合データ格納部１ｅの各アド
レスごとのエリアが一杯であれば最も古いデータの代わ
りに新データが順次格納され、データ格納部１ｅの各ア
ドレス対応エリアには該アドレスの時系列データが常に
格納されている。一方、トレース停止条件判定部１ｊは
トレース停止条件設定部１ｉＫ設定された条件成立判定
をサンプリングデータ読出部１ｈが読出した各サンプリ
ングの全アドレスデータに対して行い、条件が成立して
いれば指定されたサンプリング回数のデータ収集完了後
、サンプリングデータ読出部１ｈに対してデータ続出停
止の指示を行い、通信インターフェース１１を介してＰ
Ｃ４Ａｆｉｌｌの通信インターフェース部４１ヘデータ
読出停止を指示し、データ読出は停止する。データ表示
部２によるデータのトレース表示も停止するので表示部
２には条件成立前後のＣＰＵ４ａｌサイクル実行ごとの
トレースデータが静的に表示され、操作者は条件成立前
後のデータの解析を容易に行うことが出来る。またトレ
ース表示を行うアドレスや表示方式、トレース停止条件
の変更等は操作部３を用いて容易に行うことが出来る。
なお、上記実施例ではデータメモリ内容の表示について
示したが、ＰＣ４にプロセス入出力等が直結されている
場合には、データメモリ内容に加えてプロセス入出力の
内容を表示させてもよい。
示したが、ＰＣ４にプロセス入出力等が直結されている
場合には、データメモリ内容に加えてプロセス入出力の
内容を表示させてもよい。
また、データ格納部１Ｃに格納される各アドレスの時系
列データ個数は、データ表示部２に表示可能な最大個数
より大きく取り、操作部３により表示範囲を指定して表
示させる構成としてもよい。
列データ個数は、データ表示部２に表示可能な最大個数
より大きく取り、操作部３により表示範囲を指定して表
示させる構成としてもよい。
更にトレースデータの表示方式はｌＯ進数、１６進数等
の数値表示でもよいし、口約なグラフ表現等による表示
方式でも良い。
の数値表示でもよいし、口約なグラフ表現等による表示
方式でも良い。
この発明は以上説明したとおり、指定した複数アドレス
のデータについてＣｐｔＪ４ａの１サイクル実行ごとの
データ収集を行い、個々のアドレスごとに指定した表示
方式でデータのトレース表示を行い、プログラムデバッ
グ装置側にて容易に指定可能なトレース停止条件成立後
にデータ収集を停止、条件成立時点前後の静的トレース
表示を行うことが出来るので、さまざまな条件成立時点
前後のデータ解析を容易に行え、かつデバッグ効率を向
上することができるという効果がある。
のデータについてＣｐｔＪ４ａの１サイクル実行ごとの
データ収集を行い、個々のアドレスごとに指定した表示
方式でデータのトレース表示を行い、プログラムデバッ
グ装置側にて容易に指定可能なトレース停止条件成立後
にデータ収集を停止、条件成立時点前後の静的トレース
表示を行うことが出来るので、さまざまな条件成立時点
前後のデータ解析を容易に行え、かつデバッグ効率を向
上することができるという効果がある。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来のプログラムデバッグ装置を示すブロック図、第
３図は第２図の従来装置においてトレース停止を行う場
合のストアードプログラム方式演算制御装置のプログラ
ムのフローチャート図である。 図において、１人はプログラムデバッグ装置本体、１ｈ
はサンプリングデータ読出部、１１はトレース停止条件
設定部、１ｊはトレース停止条件判定部、２はデータ表
示部、３は操作部、４Ａはストアードプログラム方式演
算制御装置（ＰＣ）、４ａはＣＰＵである。 なお、各図中同一符号は同一または相当部分を示す。 特許出願人 三菱電機株式会社 １−′。 第３図 ′−“＼ １、旨’９ｆ−’Ｈ”長官殿
ン′１ 、 ：ｌ； 訃ノ表示’４．
’；、ｔｒｌ（ｒ昭５９−２０７９６８号２、発ｒ男力
名（ζ１、 プログラムデバッグ装置 ３、補正をする者 ５、補正の対象 ６、補正０内容 明細書をつぎのとおり訂正する。
は従来のプログラムデバッグ装置を示すブロック図、第
３図は第２図の従来装置においてトレース停止を行う場
合のストアードプログラム方式演算制御装置のプログラ
ムのフローチャート図である。 図において、１人はプログラムデバッグ装置本体、１ｈ
はサンプリングデータ読出部、１１はトレース停止条件
設定部、１ｊはトレース停止条件判定部、２はデータ表
示部、３は操作部、４Ａはストアードプログラム方式演
算制御装置（ＰＣ）、４ａはＣＰＵである。 なお、各図中同一符号は同一または相当部分を示す。 特許出願人 三菱電機株式会社 １−′。 第３図 ′−“＼ １、旨’９ｆ−’Ｈ”長官殿
ン′１ 、 ：ｌ； 訃ノ表示’４．
’；、ｔｒｌ（ｒ昭５９−２０７９６８号２、発ｒ男力
名（ζ１、 プログラムデバッグ装置 ３、補正をする者 ５、補正の対象 ６、補正０内容 明細書をつぎのとおり訂正する。
Claims (1)
- ストアードプログラム方式演算制御装置のプログラムデ
バッグ時に使用されるプログラムデバッグ装置において
、前記ストアードプログラム方式演算制御装置で実行さ
れるプログラムの１サイクル完了ごとに指定された複数
のメモリアドレスの内容を逐次読み出すサンプリングデ
ータ読出部と、前記メモリアドレスのデータを個別の表
示方式でトレース表示する際、このトレースを停止させ
る条件を設定するトレース停止条件設定部と、このトレ
ース停止条件設定部で設定されたトレース停止条件が成
立したかどうかを前記サンプリングデータ読出部で読み
出された各サンプリングごとのデータについて一致判定
を行なうトレース停止条件判定部とを具備し、前記トレ
ース停止条件の成立時前後のトレースデータを静的に表
示するようにしたことを特徴とするプログラムデバッグ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207968A JPS6186846A (ja) | 1984-10-05 | 1984-10-05 | プログラムデバツグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207968A JPS6186846A (ja) | 1984-10-05 | 1984-10-05 | プログラムデバツグ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6186846A true JPS6186846A (ja) | 1986-05-02 |
Family
ID=16548496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59207968A Pending JPS6186846A (ja) | 1984-10-05 | 1984-10-05 | プログラムデバツグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6186846A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112004A (ja) * | 1988-10-21 | 1990-04-24 | Fuji Electric Co Ltd | プログラマブルコントローラ |
| US5831967A (en) * | 1987-07-27 | 1998-11-03 | Hitachi, Ltd. | Cartridge for preventing misinsertion |
| JP2010066901A (ja) * | 2008-09-09 | 2010-03-25 | Mitsubishi Electric Corp | ログデータ取得システムおよびプログラマブル表示器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5520568A (en) * | 1978-08-02 | 1980-02-14 | Hitachi Denshi Ltd | Condition display system for digital computer |
| JPS59151250A (ja) * | 1983-02-17 | 1984-08-29 | Omron Tateisi Electronics Co | デバツグ装置 |
-
1984
- 1984-10-05 JP JP59207968A patent/JPS6186846A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5520568A (en) * | 1978-08-02 | 1980-02-14 | Hitachi Denshi Ltd | Condition display system for digital computer |
| JPS59151250A (ja) * | 1983-02-17 | 1984-08-29 | Omron Tateisi Electronics Co | デバツグ装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831967A (en) * | 1987-07-27 | 1998-11-03 | Hitachi, Ltd. | Cartridge for preventing misinsertion |
| US5859829A (en) * | 1987-07-27 | 1999-01-12 | Hitachi, Ltd. | Disc apparatus for accepting a disc having at least one portion for preventing misinsertion |
| JPH02112004A (ja) * | 1988-10-21 | 1990-04-24 | Fuji Electric Co Ltd | プログラマブルコントローラ |
| JP2010066901A (ja) * | 2008-09-09 | 2010-03-25 | Mitsubishi Electric Corp | ログデータ取得システムおよびプログラマブル表示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2544960B2 (ja) | プログラマブル制御装置 | |
| JPS6186846A (ja) | プログラムデバツグ装置 | |
| JP3358759B2 (ja) | プログラマブルコントローラのデータトレース方法 | |
| JP4085286B2 (ja) | Ｐｌｃのモニタシステム | |
| JPS59186054A (ja) | 計算機プログラムの試験方法 | |
| JPH0394331A (ja) | ソフトウェア開発進捗状況管理装置 | |
| JPH0632047B2 (ja) | デ−タ収集装置 | |
| JPS6325708A (ja) | 実行履歴表示装置 | |
| JPH0731309Y2 (ja) | シミュレ−ション機能を備える情報処理装置 | |
| JPS58149527A (ja) | システムの自動チユ−ニング方式 | |
| JPH0458303A (ja) | プログラマブルコントローラ | |
| JPH04288602A (ja) | Ａ／ｄ変換機能付プログラマブルコントローラ | |
| JPH02287636A (ja) | ログデータの収集方法 | |
| JP3335728B2 (ja) | プログラマブルコントローラ | |
| JPS63278151A (ja) | デバッグ装置 | |
| JPH0831012B2 (ja) | データ検証試験方法 | |
| JPS62162105A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JPH01223504A (ja) | プログラマブルコントローラのサンプリングトレース方式 | |
| JPH0277902A (ja) | プログラマブルコントローラのサンプリングトレース方式 | |
| JPH06101045B2 (ja) | データフロー型情報処理装置のシミュレーション装置 | |
| JPS63266502A (ja) | プログラマブルコントロ−ラの入出力制御方式 | |
| JPH0269837A (ja) | プログラムデバック支援装置 | |
| JPH064348A (ja) | プログラムデバッグ方式 | |
| JPS6320649A (ja) | トランザクシヨン実行時系列情報表示方式 | |
| JPS59208607A (ja) | デバツグ用簡易シミユレ−タ |