JPH01223504A - プログラマブルコントローラのサンプリングトレース方式 - Google Patents

プログラマブルコントローラのサンプリングトレース方式

Info

Publication number
JPH01223504A
JPH01223504A JP63048851A JP4885188A JPH01223504A JP H01223504 A JPH01223504 A JP H01223504A JP 63048851 A JP63048851 A JP 63048851A JP 4885188 A JP4885188 A JP 4885188A JP H01223504 A JPH01223504 A JP H01223504A
Authority
JP
Japan
Prior art keywords
trace
sampling trace
sampling
memory
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63048851A
Other languages
English (en)
Inventor
Daiji Uni
宇丹 大二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63048851A priority Critical patent/JPH01223504A/ja
Publication of JPH01223504A publication Critical patent/JPH01223504A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、プログラマブルコントローラに係り、特に
ユーザが作成したプログラムのデバッグおよびシステム
の障害原因の調査等に好適なサンプリングトレース方式
に関するものである。
〔従来の技術〕
第5図は従来のサンプリングトレース方式を採用したプ
ログラマブルコントローラ(以下PCと言う)の概略構
成を示すブロック図であり、図中(1)はpcのCPt
1ユニツト、(2) は中央処理装置、(3)はプログ
ラムメモリ、(4) はユーザが作成したプログラムを
格納するユーザプログラムメモリ、(5)はプログラム
作成に使用される作業領域メモリ、(6)はPCが自シ
ステムの所有する入出カニニット(7)に対して入出力
の制御を行う人出力制御回路、(8)はPCに接続され
るプログラミングユニット等の周辺装置(9)を制御す
る周辺装置制御回路である。
次に、このPCにおける従来のサンプリングトレース方
式を第6図のフローチャートに従って説明する。
ユーザが自分で作成したプロプラムのデバッグ作業また
は不具合現象の原因追皮を行うべく、すンプリングトレ
ース機能を用いて特定の事象の入出力の状態を調べる場
合、サンプリングトレース指定のできる周辺装置(9)
をCPt1ユニツト(1)の周辺装置制御回路(8)に
接続する。
そして、ユーザはCPUユニット(1)のユーザプログ
ラム領域を確保するために周辺装置(9)を用い、ステ
ップ(31)でパラメータ設定にてサンプリングトレー
ス“有”を指定し、ステップ(32)にてユーザプログ
ラムメモリ(4)に書き込む。
次に、ステップ(33)にてサンプリングトレースを行
う項目を設定し、項目内容をユーザプログラムメモリ(
4)に書き込んで準備を終了する。
続いて、実際のサンプリングトレースを実施するが、そ
の条件は例え幻第7図に示すようにサンプリングトレー
ス条件(41)と、サンプリングトレース実行命令を含
んたプログラム(42)を、周辺装置(9)を用い5.
ステップ(34)にて作成し、ステップ(35)にてユ
ーザプログラム(4)に書込みを行う。
その後、ユーザプログラムの実行中、ステップ(36)
にて、周辺装置(9)を用い再びサンプリングトレース
を開始する旨の指示を与えると、CPUユニット(1)
はその開始指示と同時に指定された項目についてプ占グ
ラムの一周毎、または、指定時間毎にユーザプログラム
メモリ(4)のサンプリングトレース部に格納する。
次に、ステップ(37)にてCPt1ユニツト(1)の
ユーザプログラム(4)ではサンプリングトレース命令
を実行する直前のサンプリングトレース成立条件あプロ
グラムを演算し、その結果に従ってトレース命令を実行
する。そして、その処理の中で条件が成立した演算結果
とサンプリングトレース開始指示の条件のもとで、その
後のプログラムの周回数分または一定周期時間分の指定
項目のデータをサンプリングトレースメモリ領域に格納
してサンプリングトレースを終了する。
このようにしてサンプリングトレースの終了後、ステッ
プ(38)にてCPt1ユニツト(1)から周辺装置(
9)にサンプリングトレースメモリ領域の内容を転送し
、ステップ(39)にてユーザは読出したデータを周辺
装置(9)の表示装置に表示し、サンプリングトレース
条件の成立した前後の指定デバイスの状態を調整し、プ
ログラムのデバッグまたは不具合現象の分析に利用する
〔発明が解決しようとする課題〕
上述した従来のサンプリングトレース方式は、サンプリ
ングトレース条件をユーザプログラムの一部としていた
がために、ユーザがサンプリング条件を変更する場合、
その都度、サンプリングトレース部のプログラムを周辺
装置で変更しなければならず、ユーザプログラムの実行
中、停止中の如何にかかわらず、ユーザプログラムの容
量が大きければ大きいだけ多くの時間を必要とし、操作
も複雑となるという問題点があった。
この発明は上記の問題点を解決するためになされたもの
で、サンプリングトレース成立条件の変更操作が容易で
しかも短時間で変更することのできるPCのサンプリン
グトレース方式を提供することを目的とする。
〔課題を解決するための手段〕
この発明に係るPCのサンプリングトレース方式は、ユ
ーザプログラムを第1のメモリに記憶させた場合、ユー
ザプログラムの内部で使用するデバイスの項目および記
憶動作を停止する条件を第2のメモリに記憶させ、ユー
ザプログラムをサイクリックに実行するとき、外部機器
からの記憶開始指令により指定されたデバイスを順次記
憶させ、条件を満たしたとき記憶動作を停止させるよに
したものである。
〔作用〕
この発明においては、サンプリングトレース成立条件を
、ユーザプログラムを記憶させる第1のメモリとは別の
第2のメモリに記憶させたので、サンプリングトレース
成立条件の変更に際してユーザプログラムを変更する操
作がなくなり、これによってデパック作業、不具合分析
のための時間を大幅に短縮できる。
(実施例) 第1図はこの発明のを実施するための装置の構成例であ
り、図中、第5図と同一の符号を付したものはそれぞれ
同一の要素を示す。そして、第5図ではサンプリングト
レース項目および条件をユーザプログラムに含ませてユ
ーザプログラムメモリ(4)に記憶させたが、ここでは
サンプリングトレース項目および条件を記憶させる領域
を作業領域メモリ(5a)に確保した点が第5図と異っ
ている。
以下、この装置の動作をpc内部の処理手順を示す第2
図のフローチャートおよび周辺装置(9)での操作手順
を示す第3図のフローチャートをも参照して説明する。
サンプリングトレースを実施する場合、ユーザはユーザ
プログラム内に第4図で示すサンプリングトレース命令
(28)を付加する。この場合、従来方式とは異り、サ
ンプリングトレースの条件をユーザプログラムに付加す
る必要はない、その後の操作は第3図のフローチャート
に示す通りである。
先ず、ユーザはステップ(21)で周辺装置(9)を用
いPCのパラメータ設定にサンプリングトレース“有”
と設定してユーザプログラムメモリ(4)のサンプリン
グトレースデータ領域の確保を宣言する。続いて、ステ
ップ(22)にてパラメータを書き込むことによりユー
ザプログラムメモリ(4)内にデータ領域が確保される
次に、ステップ(23)で周辺装置(9)を用いてサン
プリングトレースをするデバイスの項目とサンプリング
トレース条件を設定し、ステップ(24)でPCに対し
てサンプリングトレース項目、サンプリングトレース条
件およびサンプリングトレース開始指示を書き込む。
次に、ステップ(25)ではPC内部でサンプリングト
レース命令を実行するが、その詳細な処理手順を第2図
のフローチャー1・に従って説明する。
ユーザプログラム(4)内のサンプリングトレース命令
が実行されるとき、ステップ(11)で周辺装置(9)
 からサンプリングトレースの開始の指示があったか否
かをチエツクし、開始の指示がない場合には無処理であ
るが、開始の指示があった場合にはステップ(12)に
てサンプリングトレース条件成立後の処理かどうかのチ
エツクに入る。これはサンプリングトレースが条件成立
の直前および直後の指定項目の状態を保存するので、条
件成立後の指定項目の保存かどうかのチエツクである。
サンプリングトレース条件成立直後の状態もサンプリン
グトレース部に格納する必要があるので、ステップ(1
3)にてそのデータ量が指定された分だけ格納されたか
否か、すなわち、残トレース量なしか否かをチエツクす
る。そして、残トレース量がなくなった場合にはトレー
スを終了し、未だに残トレース量がある場合にはステッ
プ(14)にて指定項目をユーザメモリのサンプリング
トレース部に格納する。そして、ステップ(15)にて
サンプリングトレース項目およびサンプリングトレース
条件が作業領域メモリ(5a)に書き込まれ、ステップ
(16)にて作業領域メモリ(5a)内の成立条件を演
算することにより条件成立の有無をチエツクする。
ここで、条件が成立しなければそのまま処理を終了し、
次のサンプリングトレース命令の実行待ちとなり、条件
か成立しておけばステップ(17)の処理に穆り、条件
成立後の残トレースデータ量を指定して処理を終了する
かかるPC内部でのサンプリングトレース終了後、周辺
装置(9)を操作してサンプリングトレースデータを読
み出して、ステップ(27)にて周辺装置(9)の表示
部にサンプリングトレースデータを表示する。
なお、上記実施例ではサンプリングトレースについて説
明したが、指定した条件でその時のデバイス状態を記憶
するステータスラッチにも通用できる。また、サンプリ
ングトレースメモリをクリヤし、次のサンプリングトレ
ースを実施するサンプルトレースリセットにも応用でき
る。
〔発明の効果〕
以上の説明によって明らかなように、この発明によれば
、ユーザプログラムを記憶する第1のメモリとは別?第
2のメ、そりにサンプリングトレース項目および記憶動
作を停止する条件を記憶させるようにしたので、サンプ
リングトレース成立条件を変更するとき、ユーザプログ
ラムを変更する操作がなくなり、これによってデバッグ
作業、不具合分析のための時間を大幅に短縮することが
できるという効果がある。
【図面の簡単な説明】
第1図はこの発明を実施するための装置の構成例を示す
ブロック図、第2図および第3図は同装置の動作を説明
するためのフローチャート、第4図は同装置の動作を説
明するために、主要素の記憶内容を示す図、第5図は従
来のサンプリングトレース方式を採用した装置の構成例
、第6図は同装置の動作を説明するためのフローチャー
ト、第7図は同装置の動作を説明するために、主要素の
記憶内容を示す図である。 (1)・・・プログラマブルコントローラのCPUユニ
ット、(2)・・・中央処理装置、(3)・・・プログ
ラムメモリ、(4)・・・ユーザプログラムメモリ、(
5a)・・・作業領域メモリ、(8)・・・周辺装置制
御回路、(9)・・・周辺装置。 なお、各図中、同一符号は同一または相当部分を示す。 第1図 ロG:fFH4QtK/l゛ノ 第2図 第5図 5:作t4rA償メ1=°ノ

Claims (1)

    【特許請求の範囲】
  1. ユーザプログラムを記憶させる第1のメモリと、前記ユ
    ーザプログラムの内部で使用するデバイスの項目および
    記憶動作を停止する条件を記憶させる第2のメモリとを
    備え、前記第1のメモリのユーザプログラムをサイクリ
    ックに実行するとき、外部接続機器からの記憶開始指令
    により、前記ユーザプログラムの一周期毎、または、一
    定時間毎に指定されたデバイスを順次記憶させ、且、前
    記条件を満たしたとき記憶動作を停止することを特徴と
    するプログラマブルコントローラのサンプリングトレー
    ス方式。
JP63048851A 1988-03-02 1988-03-02 プログラマブルコントローラのサンプリングトレース方式 Pending JPH01223504A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63048851A JPH01223504A (ja) 1988-03-02 1988-03-02 プログラマブルコントローラのサンプリングトレース方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63048851A JPH01223504A (ja) 1988-03-02 1988-03-02 プログラマブルコントローラのサンプリングトレース方式

Publications (1)

Publication Number Publication Date
JPH01223504A true JPH01223504A (ja) 1989-09-06

Family

ID=12814766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63048851A Pending JPH01223504A (ja) 1988-03-02 1988-03-02 プログラマブルコントローラのサンプリングトレース方式

Country Status (1)

Country Link
JP (1) JPH01223504A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099058A (ja) * 2012-11-14 2014-05-29 Omron Corp 制御システムおよび制御装置
JP2015176387A (ja) * 2014-03-14 2015-10-05 オムロン株式会社 制御装置、制御システム、データトレース方法、及びプログラム
JP2016085559A (ja) * 2014-10-24 2016-05-19 ファナック株式会社 Sfcの活性状態ステップの信号アドレスをサンプリングするプログラマブルコントローラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099058A (ja) * 2012-11-14 2014-05-29 Omron Corp 制御システムおよび制御装置
JP2015176387A (ja) * 2014-03-14 2015-10-05 オムロン株式会社 制御装置、制御システム、データトレース方法、及びプログラム
JP2016085559A (ja) * 2014-10-24 2016-05-19 ファナック株式会社 Sfcの活性状態ステップの信号アドレスをサンプリングするプログラマブルコントローラ

Similar Documents

Publication Publication Date Title
EP0416512B1 (en) A programmable monitor system and method
JPH01223504A (ja) プログラマブルコントローラのサンプリングトレース方式
US6058333A (en) Animation of execution history
JPH0277902A (ja) プログラマブルコントローラのサンプリングトレース方式
JPH02275539A (ja) デバッグ処理方式
JPH01282653A (ja) バッチ処理実行時のウィンドウの自動制御方式
JPH06332507A (ja) プログラマブルコントローラのプレイバックシステム
JP3443184B2 (ja) プログラマブルコントローラ用プログラム作成装置
JPH0458303A (ja) プログラマブルコントローラ
JPS59208607A (ja) デバツグ用簡易シミユレ−タ
JPH0468446A (ja) デバッグ支援装置
JPS63180141A (ja) 対話型デバツガによるデバツグ方式
JPH08286734A (ja) プログラマブル表示器
JPH02253305A (ja) Pcの信号トレース方式
JPS63278151A (ja) デバッグ装置
JPS63201736A (ja) プログラマブルコントロ−ラのプログラミング装置
JPH1091477A (ja) 制御用マイクロコンピュータ装置及び該装置の保守ツール
JPH03109603A (ja) プログラマブルコントローラのプログラミング装置
JPH04191906A (ja) プログラマブルコントローラのユーザプログラム実行制御システム
JPS6238061A (ja) 回線シミユレ−シヨン装置
JPH0883108A (ja) プログラマブルコントローラのデバッグツール
JPH02226307A (ja) 数値制御装置
JPH02116902A (ja) Pcの工程時間計測方式
JPS63172307A (ja) プログラマブル・コントロ−ラ
JPH0214333A (ja) データフロープログラムのデバッグ装置