JPH02116902A - Ｐｃの工程時間計測方式 - Google Patents
Ｐｃの工程時間計測方式Info
- Publication number
- JPH02116902A JPH02116902A JP63270218A JP27021888A JPH02116902A JP H02116902 A JPH02116902 A JP H02116902A JP 63270218 A JP63270218 A JP 63270218A JP 27021888 A JP27021888 A JP 27021888A JP H02116902 A JPH02116902 A JP H02116902A
- Authority
- JP
- Japan
- Prior art keywords
- time
- execution time
- timer
- timeout
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000000691 measurement method Methods 0.000 claims description 11
- 238000005259 measurement Methods 0.000 abstract description 3
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＣの工程時間計測方式に関し、特に各工程の
実行時間とタイムアウト時間を同時に表示するようにし
たＰＣの工程時間計測方式に関する。
実行時間とタイムアウト時間を同時に表示するようにし
たＰＣの工程時間計測方式に関する。
ＰＣ（プログラマブル・コントローラ）はＦＡの不可欠
な要素として、加工工場等に広く使用され、加工工程を
制御している。これらの加工工程の時間表示をする場合
は、各工程毎にタイマ機能をプログラムで作成して組み
込んでいる。また、外部の不具合等によって、工程が通
常通り進行せず、タイムアウトを検出する場合も、個々
の工程ごとにプログラムでタイマ機能を作成する必要が
あった。
な要素として、加工工場等に広く使用され、加工工程を
制御している。これらの加工工程の時間表示をする場合
は、各工程毎にタイマ機能をプログラムで作成して組み
込んでいる。また、外部の不具合等によって、工程が通
常通り進行せず、タイムアウトを検出する場合も、個々
の工程ごとにプログラムでタイマ機能を作成する必要が
あった。
この結果、通常の工程を制御するプログラムに加えて、
工程の実行時間を計測及び表示、さらにタイムアウト等
を検出するために、特別のプログラムが必要であり、こ
れを各工程毎に設けると、そのプログラムステップ数は
相当のものとなり、シーケンスプログラムの作成も時間
がかかり、また、必要なメモリ領域も大きくなる。
工程の実行時間を計測及び表示、さらにタイムアウト等
を検出するために、特別のプログラムが必要であり、こ
れを各工程毎に設けると、そのプログラムステップ数は
相当のものとなり、シーケンスプログラムの作成も時間
がかかり、また、必要なメモリ領域も大きくなる。
本発明はこのような点に鑑みてなされたものであり、特
別のプログラムをせずに各工程の実行時間とタイムアウ
ト時間を同時に表示するようにしたＰＣの工程時間計測
方式を提供することを目的とする。
別のプログラムをせずに各工程の実行時間とタイムアウ
ト時間を同時に表示するようにしたＰＣの工程時間計測
方式を提供することを目的とする。
本発明では上記課題を解決するために、ＰＣ（プログラ
マブル・コントローラ）での制御すべき工程を計測する
ＰＣの工程時間計測方式各工程を示す工程歩進制御ビッ
トを工程毎に進め、 前記工程歩進制御ビットがオンになったことで、内蔵タ
イマをスタートさせ、オフになったことで実行時間を計
測し、 前記実行時間を予め各工程毎に指定されたタイムアウト
時間と共に表示することを特徴とするＰＣの工程時間計
測方式、 が提供される。
マブル・コントローラ）での制御すべき工程を計測する
ＰＣの工程時間計測方式各工程を示す工程歩進制御ビッ
トを工程毎に進め、 前記工程歩進制御ビットがオンになったことで、内蔵タ
イマをスタートさせ、オフになったことで実行時間を計
測し、 前記実行時間を予め各工程毎に指定されたタイムアウト
時間と共に表示することを特徴とするＰＣの工程時間計
測方式、 が提供される。
〔作用］
各工程毎に工程歩進制御ビットを割り当て、工程が進む
毎に内蔵されたタイマで各工程の実行時間を計測し、予
め設定された各工程のタイムアウト時間と共に表示する
。
毎に内蔵されたタイマで各工程の実行時間を計測し、予
め設定された各工程のタイムアウト時間と共に表示する
。
以下、本発明の一実施例を図面に基づいて説明する。
第１図に本発明のＰＣの工程時間計測方式の表示画面の
例を示す。表示画面１には工程２、各工程の実行時間３
、タイムアウト時間４を表示する。
例を示す。表示画面１には工程２、各工程の実行時間３
、タイムアウト時間４を表示する。
タイムアウト５は実行時間がタイムアウト時間を越えた
ときに出されるエラー表示であり、図では、第３工程で
タイムアウト時間が３分に対して、実行時間がこれを越
えて、４分１０秒になっており、タイムアウトエラーの
表示を記号「＊＊＊」６で示している。
ときに出されるエラー表示であり、図では、第３工程で
タイムアウト時間が３分に対して、実行時間がこれを越
えて、４分１０秒になっており、タイムアウトエラーの
表示を記号「＊＊＊」６で示している。
第２図に本発明を実施するためのＰＣ（プログラマブル
・コントローラ）のハードウェアのブロック図を示す。
・コントローラ）のハードウェアのブロック図を示す。
プロセッサ１１はＲＯＭ１２に格納されたシステムプロ
グラム１２ａの管理の下に、ＲＯＭ１８に格納されたユ
ーザプログラム１８ａによって、各工程を制御する。本
発明の工程の実行時間、タイムアウト時間の表示及びタ
イムアウトの表示等もシステムプログラム１２ａによっ
て行われる。
グラム１２ａの管理の下に、ＲＯＭ１８に格納されたユ
ーザプログラム１８ａによって、各工程を制御する。本
発明の工程の実行時間、タイムアウト時間の表示及びタ
イムアウトの表示等もシステムプログラム１２ａによっ
て行われる。
１３は内蔵タイマであり、図のように独立して設ける場
合もあるが、タイマを内蔵したプロセッサを使用して、
内蔵タイマ１３を省略することもできる。ＲＡＭ１４に
は、実行時間格納テーブル１５、タイムアウト時間格納
テーブル１６、工程歩進制御ビットテーブル１７等が設
けられている。
合もあるが、タイマを内蔵したプロセッサを使用して、
内蔵タイマ１３を省略することもできる。ＲＡＭ１４に
は、実行時間格納テーブル１５、タイムアウト時間格納
テーブル１６、工程歩進制御ビットテーブル１７等が設
けられている。
実行時間格納テーブル１５には、各工程の実行時間が格
納される。タイムアウト時間格納テーブル１６には、予
め各工程の実行に必要な時間に一定割合のマージンを加
えた時間が格納される。工程歩進制御ビットテーブル１
７はビット型テーブルであり、１個の工程に対して、１
ビツトのメモリが割り当てられており、実行中の工程の
ビットがオンになるように制御される。そして、各工程
の工程歩進制御ビットがオンになると、内蔵タイマ１３
の計測が開始され、オフになったときの計測時間が実行
時間格納テーブル１５に格納される。
納される。タイムアウト時間格納テーブル１６には、予
め各工程の実行に必要な時間に一定割合のマージンを加
えた時間が格納される。工程歩進制御ビットテーブル１
７はビット型テーブルであり、１個の工程に対して、１
ビツトのメモリが割り当てられており、実行中の工程の
ビットがオンになるように制御される。そして、各工程
の工程歩進制御ビットがオンになると、内蔵タイマ１３
の計測が開始され、オフになったときの計測時間が実行
時間格納テーブル１５に格納される。
各工程のタイムアウト時間と実行時間は第１図に示した
ように、表示装置１９の表示画面１に表示される。キー
ボード２０はタイムアウト時間等の入力に使用する。入
出力回路２１は外部からの入力信号を受け、また処理し
た信号を外部の機械側に出力する。
ように、表示装置１９の表示画面１に表示される。キー
ボード２０はタイムアウト時間等の入力に使用する。入
出力回路２１は外部からの入力信号を受け、また処理し
た信号を外部の機械側に出力する。
第３図に本発明のＰＣの工程時間計測方弐〇処理のフロ
ーチャートを示す。図において、Ｓに続く数値はステッ
プ番号を示す。
ーチャートを示す。図において、Ｓに続く数値はステッ
プ番号を示す。
〔Ｓ１〕工程の初期値をセットする。
〔Ｓ２〕工程ｎが開始されたらＳ３へ進む。
〔Ｓ３〕内蔵タイマをスタートさせ、実行時間を計測す
る。
る。
〔Ｓ４〕タイムアウトが有効か調べ、有効ならばＳ５へ
、有効でなければＳ６へいく。すなわち、全ての工程に
タイムアウト時間を設定することなく、特定の工程のみ
タイムアウト時間を設定することができるようにする。
、有効でなければＳ６へいく。すなわち、全ての工程に
タイムアウト時間を設定することなく、特定の工程のみ
タイムアウト時間を設定することができるようにする。
これは、工程のなかには外部の条件によって左右され、
実行前に正確に予想できない工程もあるからである。
実行前に正確に予想できない工程もあるからである。
〔Ｓ５〕計測時間とタイムアウト時間を比較し、計測時
間がタイムアウト時間以内ならＳ６へ、計測時間がタイ
ムアウト時間を越えたらＳＩＯへいく。
間がタイムアウト時間以内ならＳ６へ、計測時間がタイ
ムアウト時間を越えたらＳＩＯへいく。
〔Ｓ６〕工程ｎが終了したか調べ、終了していなければ
Ｓ４へ戻り、終了したらＳ７へいく。
Ｓ４へ戻り、終了したらＳ７へいく。
〔Ｓ７〕内蔵タイマをストップさせる。
〔Ｓ８〕計測時間を実行時間として実行時間格納テーブ
ルに格納する。
ルに格納する。
（Ｓ９〕工程ｎを次の工程ｎ＋１にする。
〔５１２）全工程が終了したか調べ、終了しないときは
Ｓ２へ戻り、次の工程を実行する。
Ｓ２へ戻り、次の工程を実行する。
（ＳＩＯ）計測時間がタイムアウト時間を越えているの
で、タイムアウトエラーを出力する。
で、タイムアウトエラーを出力する。
（Ｓｌｌ）エラーとなった工程を表示する。
このようにして、各工程ごとに工程歩進制御ビットを設
けて、時間を計測して表示する。また、予め設定したタ
イムアウト時間と比較して、実行時間がこれを越えたと
きは、エラー表示を行う。
けて、時間を計測して表示する。また、予め設定したタ
イムアウト時間と比較して、実行時間がこれを越えたと
きは、エラー表示を行う。
以上説明したように本発明では、各工程ごとに工程歩進
制御ビットを設けて、各工程の実行時間を予め設定した
タイムアウト時間と共に表示するようにしたので、特別
のプログラムをしなくても各工程の実行時間が表示され
、プログラムの作成が簡単になる。
制御ビットを設けて、各工程の実行時間を予め設定した
タイムアウト時間と共に表示するようにしたので、特別
のプログラムをしなくても各工程の実行時間が表示され
、プログラムの作成が簡単になる。
また、各工程の実行時間がタイムアウト時間を越えたと
きは、エラー表示するようにしたので、特別のプログラ
ムをしなくても工程の異常を簡単に知ることができる。
きは、エラー表示するようにしたので、特別のプログラ
ムをしなくても工程の異常を簡単に知ることができる。
第１図は本発明のＰＣの工程時間計測方式の表示画面の
例を示す図、 第２図は本発明を実施するためのＰＣ（プログラマブル
・コントローラ）のハードウェアのブロック図、 第３図は本発明のＰＣの工程時間計測方式の処理のフロ
ーチャートである。 １・−−・ ３− ・−・・ ａ プロセンサ 内蔵タイマ 実行時間格納テーブル タイムアウト時間格納テーブル 工程歩進制御ビットテーブル ユーザプログラム 特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖 １−・−−−−−・−−−一−−−表示画面２−・−−
−一−−−−−−−−−工程３−・・・−・・−実行時
間
例を示す図、 第２図は本発明を実施するためのＰＣ（プログラマブル
・コントローラ）のハードウェアのブロック図、 第３図は本発明のＰＣの工程時間計測方式の処理のフロ
ーチャートである。 １・−−・ ３− ・−・・ ａ プロセンサ 内蔵タイマ 実行時間格納テーブル タイムアウト時間格納テーブル 工程歩進制御ビットテーブル ユーザプログラム 特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖 １−・−−−−−・−−−一−−−表示画面２−・−−
−一−−−−−−−−−工程３−・・・−・・−実行時
間
Claims (2)
- （１）ＰＣ（プログラマブル・コントローラ）での制御
すべき工程を計測するＰＣの工程時間計測方式において
、 各工程を示す工程歩進制御ビットを工程毎に進め、 前記工程歩進制御ビットがオンになったことで、内蔵タ
イマをスタートさせ、オフになったことで実行時間を計
測し、 前記実行時間を予め各工程毎に指定されたタイムアウト
時間と共に表示することを特徴とするＰＣの工程時間計
測方式。 - （２）前記実行時間が前記タイムアウト時間を越えたと
きは、タイムアウトとして、エラー表示することを特徴
とする特許請求の範囲第１項記載のＰＣの工程時間計測
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63270218A JPH02116902A (ja) | 1988-10-26 | 1988-10-26 | Ｐｃの工程時間計測方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63270218A JPH02116902A (ja) | 1988-10-26 | 1988-10-26 | Ｐｃの工程時間計測方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02116902A true JPH02116902A (ja) | 1990-05-01 |
Family
ID=17483187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63270218A Pending JPH02116902A (ja) | 1988-10-26 | 1988-10-26 | Ｐｃの工程時間計測方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02116902A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0415802A (ja) * | 1990-05-09 | 1992-01-21 | Mitsubishi Heavy Ind Ltd | 自動化シーケンス制御装置 |
| JP2008225987A (ja) * | 2007-03-14 | 2008-09-25 | Koyo Electronics Ind Co Ltd | 工程異常条件自動抽出方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125974A (en) * | 1981-01-30 | 1982-08-05 | Tokyo Shibaura Electric Co | Control state indicator |
| JPS6065305A (ja) * | 1983-09-20 | 1985-04-15 | Nissan Motor Co Ltd | シ−ケンス機械の故障診断装置 |
-
1988
- 1988-10-26 JP JP63270218A patent/JPH02116902A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125974A (en) * | 1981-01-30 | 1982-08-05 | Tokyo Shibaura Electric Co | Control state indicator |
| JPS6065305A (ja) * | 1983-09-20 | 1985-04-15 | Nissan Motor Co Ltd | シ−ケンス機械の故障診断装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0415802A (ja) * | 1990-05-09 | 1992-01-21 | Mitsubishi Heavy Ind Ltd | 自動化シーケンス制御装置 |
| JP2008225987A (ja) * | 2007-03-14 | 2008-09-25 | Koyo Electronics Ind Co Ltd | 工程異常条件自動抽出方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225757B2 (ja) | プログラマブルコントローラ | |
| JPH02116902A (ja) | Ｐｃの工程時間計測方式 | |
| US6226555B1 (en) | Flowchart exception handling element | |
| JPH03144819A (ja) | ヘルプ機能発動装置 | |
| JP2540127B2 (ja) | プログラマブル・コントロ−ラの故障診断装置 | |
| JP3015793B1 (ja) | プログラマブルコントロ―ラ | |
| JPH01223504A (ja) | プログラマブルコントローラのサンプリングトレース方式 | |
| JPH06202712A (ja) | プログラマブルコントローラのシミュレーション装置 | |
| JP2533373B2 (ja) | 制御プログラム作成方法 | |
| JPH02112004A (ja) | プログラマブルコントローラ | |
| JPH04105101A (ja) | 制御装置における異常処理形態設定方法 | |
| JPH0447405A (ja) | プログラマブルコントローラのプログラム装置 | |
| JPS62256004A (ja) | プログラマブルコントロ−ラ | |
| JPH07271411A (ja) | プログラマブル・コントローラの故障診断装置 | |
| JPS63116214A (ja) | プログラミング装置 | |
| JPH02226307A (ja) | 数値制御装置 | |
| JPS6027956A (ja) | 自己診断方式 | |
| JPS63126007A (ja) | プログラマブル・コントロ−ラ | |
| JPS6182248A (ja) | メモリ内容のモニタ方法 | |
| JPH0277902A (ja) | プログラマブルコントローラのサンプリングトレース方式 | |
| JPH0411881B2 (ja) | ||
| JPH03282617A (ja) | プリンタ装置 | |
| JPS61121106A (ja) | プログラマブル制御装置の機能設定方法 | |
| JPH02113302A (ja) | プログラマブル・コントローラ | |
| JPH0192803A (ja) | プログラマブルコントローラ |