JPS6182248A - メモリ内容のモニタ方法 - Google Patents
メモリ内容のモニタ方法Info
- Publication number
- JPS6182248A JPS6182248A JP59204223A JP20422384A JPS6182248A JP S6182248 A JPS6182248 A JP S6182248A JP 59204223 A JP59204223 A JP 59204223A JP 20422384 A JP20422384 A JP 20422384A JP S6182248 A JPS6182248 A JP S6182248A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- processor
- address
- data
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はプロセッサシステムのメモリ内容をモニタす
る方法に関するものである。
る方法に関するものである。
従来、メモリ内容をモニタする方法として、■プロセッ
サシステムの外部にエミュレータ等を接続シて、当該エ
ミュレータの１幾能により上記プロセッサシステムのメ
モリ内容をモニタするシラ法と、■プロセッサシステム
のプロセッサにメモリ内容のモニタ機能を持たせ、当該
プロセッサに他の処理を中断させて上記モニタ機能によ
りメモリ内容をモニタする方法とが知ら扛ている。
サシステムの外部にエミュレータ等を接続シて、当該エ
ミュレータの１幾能により上記プロセッサシステムのメ
モリ内容をモニタするシラ法と、■プロセッサシステム
のプロセッサにメモリ内容のモニタ機能を持たせ、当該
プロセッサに他の処理を中断させて上記モニタ機能によ
りメモリ内容をモニタする方法とが知ら扛ている。
しかしながら、■の方法は実際のプロセッサの動作にエ
リ変更されるメモリ内容をリアルタイムでモニタするこ
とができないほか、外部にエミュレータ等を接続する作
業が煩雑であるという天産があった。また、■の方法で
は、プ１１セッサＧこよるメモリ内容の表示のために他
の動作が中断し、フロセッツシステムが通常の動作を行
なっているとき（こメモリ内容をモニタすることはでき
なかった。
リ変更されるメモリ内容をリアルタイムでモニタするこ
とができないほか、外部にエミュレータ等を接続する作
業が煩雑であるという天産があった。また、■の方法で
は、プ１１セッサＧこよるメモリ内容の表示のために他
の動作が中断し、フロセッツシステムが通常の動作を行
なっているとき（こメモリ内容をモニタすることはでき
なかった。
本発明は、以上述べた従来のメモリ内科・Ｄモニタ方法
が有する欠点に鑑みなされたもので、その目的は、プロ
セッサシステムが司常に動作しているとき【こ、リアル
タイムでメモリ内容ヲモニタできるメモリ内容のモニタ
方法を提供することである。
が有する欠点に鑑みなされたもので、その目的は、プロ
セッサシステムが司常に動作しているとき【こ、リアル
タイムでメモリ内容ヲモニタできるメモリ内容のモニタ
方法を提供することである。
〔発明の概要］
そこで、本発明では、メモリビｊの所定領域を指定する
アドレスを設定可能なアドレス設定デバイスと、上記メ
モリ内のデータを表示可能彦表示デバイスとを、プロセ
ッサから延びるバスに接続し、プロセッサのタイマ割込
機能Ｏこよる処理にて、上記アドレス設定デバイスによ
り設定されたアドレスにより指定さｒる上記メモリ内の
所定領域のデータを上記表示デバイスに表示することに
より、上記目的を達成したものである。
アドレスを設定可能なアドレス設定デバイスと、上記メ
モリ内のデータを表示可能彦表示デバイスとを、プロセ
ッサから延びるバスに接続し、プロセッサのタイマ割込
機能Ｏこよる処理にて、上記アドレス設定デバイスによ
り設定されたアドレスにより指定さｒる上記メモリ内の
所定領域のデータを上記表示デバイスに表示することに
より、上記目的を達成したものである。
以下図面を参照して本発明の一実施例を説明する。
犯２図において、１はプロセッサを示す。このプロセッ
サ１には、メモリバス４が接続さ扛、メモ１１バス４に
はＲＯＭ ２とＲＡＭ３とが接続されている。ブＩ′：
ＪセッサＩＩま、ＲＯＭＺ内のプログラムに従って、Ｒ
，ＡＭ３に必要なデータを格納し、また、読み出１〜な
がら所定の処理を実行する。また、プロセッサ１には■
１０バス１０が接続さ扛、工１０バスｌＯにはタイマコ
ントローラ５、アドレス設定デバイスで必るＤ Ｉ Ｐ
スイッチ６、データ表示デバイスであるＴ、ＥＤ （そ
のドライバ等も含む）７、Ｉ１０ポート８．９が接続さ
扛ている。タイマコントローラ５からは割込１＠号線１
１により割込信号が、プロセッサＪのＩＮＴ、４子に与
えら扛るように構成さ７′シている。タイマコントロー
ラ５は、例えばＩ１０ボー）８に接続さ扛た端末から割
込時間データが入力されることにより割込時間の設定を
受け、この割込時間毎Ｇこ割込信号を発生するように動
作する。ＤＩＰスイッチロは、ＲＯＭ２、ＲｉＶ３のア
ドレスＧこ対応するビット数のアドレスを設定可能なだ
けのスイッチ数を有している。ＬＥＤ７は、８個の７セ
グメントのもので、ＲＯＭ２、ＲＡＭａ内のデータを表
示可能である。
サ１には、メモリバス４が接続さ扛、メモ１１バス４に
はＲＯＭ ２とＲＡＭ３とが接続されている。ブＩ′：
ＪセッサＩＩま、ＲＯＭＺ内のプログラムに従って、Ｒ
，ＡＭ３に必要なデータを格納し、また、読み出１〜な
がら所定の処理を実行する。また、プロセッサ１には■
１０バス１０が接続さ扛、工１０バスｌＯにはタイマコ
ントローラ５、アドレス設定デバイスで必るＤ Ｉ Ｐ
スイッチ６、データ表示デバイスであるＴ、ＥＤ （そ
のドライバ等も含む）７、Ｉ１０ポート８．９が接続さ
扛ている。タイマコントローラ５からは割込１＠号線１
１により割込信号が、プロセッサＪのＩＮＴ、４子に与
えら扛るように構成さ７′シている。タイマコントロー
ラ５は、例えばＩ１０ボー）８に接続さ扛た端末から割
込時間データが入力されることにより割込時間の設定を
受け、この割込時間毎Ｇこ割込信号を発生するように動
作する。ＤＩＰスイッチロは、ＲＯＭ２、ＲｉＶ３のア
ドレスＧこ対応するビット数のアドレスを設定可能なだ
けのスイッチ数を有している。ＬＥＤ７は、８個の７セ
グメントのもので、ＲＯＭ２、ＲＡＭａ内のデータを表
示可能である。
第１図はＲＯＭＺ内に格納さ才じＣいるフローチャート
のプログラムを示す。プロセッサ１は、メイン処理１２
を行なっているときに、所定時間毎にタイマコントロー
ラ５から割込信号を与えらｎ１タイマ処理１３を実行す
る。ここ【こ、タイマ処理１３はメイン処理１２に属す
る所定時間毎に必要とされる処理である。次Ｇこ、プロ
セッサ１はＩ１０バス１０を介してＤＩＰスイッチ６、
から設定さｎているアドレスを読み取る（１４）。そし
て、プロセッサ１は読み取ったアドレスでメモリ （Ｒ
ＯＭ２、ＲＡＭ３ ）からデータを読み出しく１５）、
このデータをＬＥＤ７へ出力する（１６）。こｎによっ
て、ＬＥＤ７にはＤＩＰスイッチ６によって設定された
アドレスに対応するメモリ内のデータがリアルタイムで
表示さしることＧこなる。この部会、ＤＩＰスイッチロ
によってＲＯＭ２のアドレスが設定さｎると、ＬＥＤ７
には常に同じデータが表示されることになるが、ＤＩＰ
スイッチ６によってＲＡＭ３のアドレスが益ンばさルる
と、ＬＥＤ７には適宜に要ヂされるデータがリアルタイ
ムで表示されることになる。かくして、ＬＥＤ７にはタ
イマコントローラ５から割込信号が発生さｎる毎に、Ｄ
ＩＰスイッチロで示されるアドレス（こ対応するＲＯＭ
２、ＲＡＭａ内のデータがリアルタイムで表示されるこ
とになる。
のプログラムを示す。プロセッサ１は、メイン処理１２
を行なっているときに、所定時間毎にタイマコントロー
ラ５から割込信号を与えらｎ１タイマ処理１３を実行す
る。ここ【こ、タイマ処理１３はメイン処理１２に属す
る所定時間毎に必要とされる処理である。次Ｇこ、プロ
セッサ１はＩ１０バス１０を介してＤＩＰスイッチ６、
から設定さｎているアドレスを読み取る（１４）。そし
て、プロセッサ１は読み取ったアドレスでメモリ （Ｒ
ＯＭ２、ＲＡＭ３ ）からデータを読み出しく１５）、
このデータをＬＥＤ７へ出力する（１６）。こｎによっ
て、ＬＥＤ７にはＤＩＰスイッチ６によって設定された
アドレスに対応するメモリ内のデータがリアルタイムで
表示さしることＧこなる。この部会、ＤＩＰスイッチロ
によってＲＯＭ２のアドレスが設定さｎると、ＬＥＤ７
には常に同じデータが表示されることになるが、ＤＩＰ
スイッチ６によってＲＡＭ３のアドレスが益ンばさルる
と、ＬＥＤ７には適宜に要ヂされるデータがリアルタイ
ムで表示されることになる。かくして、ＬＥＤ７にはタ
イマコントローラ５から割込信号が発生さｎる毎に、Ｄ
ＩＰスイッチロで示されるアドレス（こ対応するＲＯＭ
２、ＲＡＭａ内のデータがリアルタイムで表示されるこ
とになる。
この工うＧこ本実施例によｎば、ＤＩＰスイッチ６、Ｌ
ＥＤ７といったｎ（ｉ単なハードウェアと、数ステップ
のプログラムとによって、リアルタイムでメモリ内容を
モニタできる。また、モニタのための処理が、メイン処
理にて生じるタイマ割込のタイマ処理の一環としてなさ
０るので、メモリ内容のモニタのためにプロセッサシス
テムの通常の動作が中断することない。このようにプロ
セッサシステムの動作に中断がないことを利用してメモ
リ内科の変化をモニタすることができ、デパック等に役
立てることができる。
ＥＤ７といったｎ（ｉ単なハードウェアと、数ステップ
のプログラムとによって、リアルタイムでメモリ内容を
モニタできる。また、モニタのための処理が、メイン処
理にて生じるタイマ割込のタイマ処理の一環としてなさ
０るので、メモリ内容のモニタのためにプロセッサシス
テムの通常の動作が中断することない。このようにプロ
セッサシステムの動作に中断がないことを利用してメモ
リ内科の変化をモニタすることができ、デパック等に役
立てることができる。
尚、実施例においては、メモリ内容のモニタの処理を、
メイン処理のタイマ処理に付随するようにして行なった
が、独自のタイマ割込【こよっても行なうことができる
。また、アドレス設定デバイスや表示デバイスは、ＤＩ
Ｐスイッチ６やＬＥＤ７でなくとも、プロセッサシステ
ムに組込ま扛ているその他のデバイスを利用したもので
あっても良い。
メイン処理のタイマ処理に付随するようにして行なった
が、独自のタイマ割込【こよっても行なうことができる
。また、アドレス設定デバイスや表示デバイスは、ＤＩ
Ｐスイッチ６やＬＥＤ７でなくとも、プロセッサシステ
ムに組込ま扛ているその他のデバイスを利用したもので
あっても良い。
以上説明したよう【こ本発明によｔば、エミュレータを
接続する等の煩雑な作業がなく便利である。
接続する等の煩雑な作業がなく便利である。
更に、プロセッサシステムの本来の動作を中断させると
と々り、シかもリアルタイムでメモリ内容のモニタが可
能であるという利点が２５る。
と々り、シかもリアルタイムでメモリ内容のモニタが可
能であるという利点が２５る。
８１！１図は不発明の一実施例を説明するためのフロー
チャート、第２図は第１図のフローチャートによって動
作するプロセッサシステムのブロック図である。
チャート、第２図は第１図のフローチャートによって動
作するプロセッサシステムのブロック図である。
Claims (3)
- （１）プロセッサが接続されたバスに、前記プロセッサ
に接続されたメモリ内の所定領域を指定するアドレスを
設定可能なアドレス設定デバイスと、前記メモリ内のデ
ータを表示可能な表示デバイスとを接続し、前記プロセ
ッサのタイマ割込機能による処理により前記アドレス設
定デバイスにより設定されたアドレスにより指定される
前記メモリ内の所定領域のデータを前記表示デバイスに
表示することを特徴とするメモリ内容のモニタ方法。 - （２）アドレス設定デバイスは、ＤＩＰスイッチである
ことを特徴とする特許請求の範囲第（１）項記載のメモ
リ内容のモニタ方法。 - （３）表示デバイスは、メモリのビット数に対応した数
のＬＥＤであることを特徴とする特許請求の範囲第（１
）項または第（２）項記載のメモリ内容のモニタ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204223A JPS6182248A (ja) | 1984-09-29 | 1984-09-29 | メモリ内容のモニタ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204223A JPS6182248A (ja) | 1984-09-29 | 1984-09-29 | メモリ内容のモニタ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182248A true JPS6182248A (ja) | 1986-04-25 |
Family
ID=16486874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204223A Pending JPS6182248A (ja) | 1984-09-29 | 1984-09-29 | メモリ内容のモニタ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182248A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004094561A (ja) * | 2002-08-30 | 2004-03-25 | Toppan Printing Co Ltd | Ｉｃカード |
| KR100619679B1 (ko) * | 1999-12-01 | 2006-09-06 | 엘지전자 주식회사 | 프로세서의 실시간 모니터링 장치 및 방법 |
-
1984
- 1984-09-29 JP JP59204223A patent/JPS6182248A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619679B1 (ko) * | 1999-12-01 | 2006-09-06 | 엘지전자 주식회사 | 프로세서의 실시간 모니터링 장치 및 방법 |
| JP2004094561A (ja) * | 2002-08-30 | 2004-03-25 | Toppan Printing Co Ltd | Ｉｃカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319783A (en) | Programmable controller with an operator messaging function | |
| JPS6182248A (ja) | メモリ内容のモニタ方法 | |
| JPH1185446A (ja) | トレンドグラフの表示方法 | |
| JPH10105212A (ja) | 表示制御システム | |
| JP3307568B2 (ja) | プログラム式表示装置 | |
| JPH04105101A (ja) | 制御装置における異常処理形態設定方法 | |
| JPH01244502A (ja) | Ｐｃのプログラム表示方式 | |
| JPH08286602A (ja) | 地図表示装置 | |
| JPH05224713A (ja) | プログラマブルコントローラの表示方法 | |
| JPH0413624Y2 (ja) | ||
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPH08286734A (ja) | プログラマブル表示器 | |
| JPS59220859A (ja) | 電子式計算機 | |
| JPH0192803A (ja) | プログラマブルコントローラ | |
| JPH0418032Y2 (ja) | ||
| JPS60101612A (ja) | プログラマブルコントロ−ラ | |
| JPS62256004A (ja) | プログラマブルコントロ−ラ | |
| JPS6113343A (ja) | コンソ−ル装置 | |
| JPS60108939A (ja) | メモリ使用状態表示装置 | |
| JPH02226307A (ja) | 数値制御装置 | |
| JPS60225934A (ja) | 情報処理装置 | |
| JPH01258144A (ja) | コモンｒａｍモニタ | |
| JPH01102630A (ja) | コメント表示装置 | |
| JPS6136846A (ja) | プログラム制御方式 | |
| JPH0346005A (ja) | プログラマブルコントローラ |