JPH0277902A - プログラマブルコントローラのサンプリングトレース方式 - Google Patents

プログラマブルコントローラのサンプリングトレース方式

Info

Publication number
JPH0277902A
JPH0277902A JP63230292A JP23029288A JPH0277902A JP H0277902 A JPH0277902 A JP H0277902A JP 63230292 A JP63230292 A JP 63230292A JP 23029288 A JP23029288 A JP 23029288A JP H0277902 A JPH0277902 A JP H0277902A
Authority
JP
Japan
Prior art keywords
sampling trace
conditions
sampling
programmable controller
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63230292A
Other languages
English (en)
Inventor
Daiji Uni
宇丹 大二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63230292A priority Critical patent/JPH0277902A/ja
Publication of JPH0277902A publication Critical patent/JPH0277902A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a業上の利用分野) この発明は、プログラマブルコントローラに係り、特に
ユーザが作成したプログラムのデバッグおよびシステム
の障害原因の調査等に好適なサンプリングトレース方式
に関するものである。
〔従来の技術〕
第4図は従来のプログラマブルコントローラ(以下PC
と称す)のサンプリングトレース機能を実行する時のp
c本体と周辺装置の状態接続図で、(1)〜(3) は
PC本体のCPuユニット、電源ユニット、及び入出カ
ニニット(■10ユニット)をそれぞれ示し、また、(
5) はサンプリングトレース機能を有するPCの周辺
装置であり、上記CPUユニットと周辺装置(5)は接
続ケーブル(4) によって接続されており、上記CP
Uユニット(1)としては第5図構成を備えている。
すなわち、第5図において、(6)は中央処理装置、(
7)はプログラムメモリ、(8)はユーザが作成したプ
ログラムを格納するユーザプログラムメモリ、(9)は
プログラム作成に使用される作業領域メモリ、  (1
0)はPCが自システムの所有する入出カニニット(3
)に対して入出力の制御を行う入出力制御回路、(11
)はPCに接続されるプログラミングユニット等の周辺
装置(5)を制御する周辺装置制御回路である。
次に、第6図の操作フローチャートに従って従来のサン
プリングトレース機能における周辺装置(5)での操作
について説明する。
ユーザがPCプログラムのデバッグ又はトラブルシュー
ティングを、PCの持つサンプリングトレース機能によ
り実行する場合、先ずPCのCPuユニット(1)と周
辺装置(5)を接続ケーブル(4)により接続する。し
かして、周辺装置(5)においては、PCのユーザプロ
グラムにおいて、サンプリングトレースのデータ領域を
確保すべく、パラメータ設定にて「サンプリングトレー
ス有」 (ステップ561)と、トレースするデバイス
(入力、出力、一時記憶等)を設定する「サンプリング
トレース項目」 (ステップ562)の設定を行なう。
これらの設定をCPUユニット内ユーザプログラムメモ
リ(8)のパラメータエリアに書き込み(ステップ56
3)、サンプリングトレース準備を終了させ、次に実際
のサンプリングトレースの実行に入る。
サンプリングトレースを実行するための条件設定は、周
辺装置においてはPCよりユーザプログラムを読み出し
くステップ564)、そのユーザプログラムに、第7図
に示すように、サンプリングトレース条件(71)、と
サンプリングトレース実行命令(72)を含んだプログ
ラムをプログラム作成モードにて追加する(ステップ5
65)。その後、この修正プログラムをPCのCPt1
へ書き込み(ステップ566)、PCを稼動状態にする
次に、pcの稼動状態において、周辺装置(5)でサン
プリングトレース開始指示を与える(ステップ567)
と、PCはその開始指定と同時に指定された項目につい
てプログラム−周毎又はユーザプログラム1周毎にPC
内部のメモリ(8)のサンプリングトレース部に格納し
て行き、サンプリングトレース条件成立とともにその後
の指定項目の指定時間又は指定プログラム周回分のデー
タを格納してサンプリングトレースを終了する(ステッ
プ568)。
このよ、うにしてサンプリングトレースの終了後、ステ
ップS89にてCPUユニット(1)から周辺装置(5
)にサンプリングトレースメモリ領域のデータを読み出
し、ステップ570にてユーザは読出したデータを周辺
装置(5)の表示装置に表示し、サンプリングトレース
条件の成立した前後の指定デバイスの状態を調整し、プ
ログラムのデバッグまたは不具合現象の分析に利用する
(発明が解決しようとする課題) 上述した従来のサンプリングトレース方式におて、サン
プリングトレース条件はユーザ作成のプログラムに含ま
れていたために、ユーザがサンプリング条件を変更する
場合、その都度、サンプリングトレース条件部のプログ
ラムを周辺装置で変更してPCへ書き込まねばならず、
PCにおいてユーザプログラムの実行中、停止中の如何
にかかわらず、ユーザプログラムの容量が大きければ大
きいだけ多くの時間を必要とし、PCへのプログラムの
書き換えに時間を要し操作も複雑になるという問題点が
あった。
この発明は上記の問題点を解決するためになされたもの
で、ユーザプログラムの変更なしにサンプリングトレー
ス条件の変更および実行開始のできるプログラマブルコ
ントローラのサンプリングトレース方式を得ることを目
的とする。
Cwi題を解決するための手段〕 この発明に係るプログラマブルコントローラのサンプリ
ングトレース方式は、プログラマブルコントローラの入
力、出力、タイマ、カウンタ、一時記憶メモリ等のデバ
イス状態をユーザプログラムの1サイクル又は一定時間
毎にメモリに格納してφき、ユーザが指定する特定のサ
ンプリングトレース条件の成立時に一定のプログラム実
行サイクル後又は一定時間後に指定デバイスの格納を停
止するプログラマブルコントローラのサンプリングトレ
ース方式において、周辺装置側で上記サンプリングトレ
ース条件を作成すると共にそのプログラマブルコン、ト
ローラが有するプログラム形式の実行コードに変換して
プログラマブルコントローラのメモリ内サンプリングト
レース部に送出することを特徴とするものである。
〔作用〕
この発明においては、周辺装置側でサンプリングトレー
ス条件のPCの実行プログラム変換データが作成され、
PCのCPuユニットのメモリ内サンプリングトレース
部に送出されて書き込まれることにより、PCのCPu
においてその条件成立チエツクが行なわれ、条件成立と
ともにサンプリングトレース終了処理が行なわれる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図はサンプリングトレース機能を有するPCの周辺装置
(5)側での操作フローチャートを示し、周辺装置(5
)のサンプリングトレース機能としては、PCのCPU
においてサンプリングトレースの実施の有無を設定する
処理手順(ステップSl) 、サンプリングトレースを
行なう入力、出力、一時記憶タイマ、カウンタ等の0N
10FF状態又はデータレジスタ、タイマ、カウンタ値
の内容を設定する処理手順(ステップS2)、サンプリ
ングトレース条件の作成を行なうIA埋手順(ステップ
S3)、サンプリングトレース条件をPCのCPuが実
際に実行できるコードに変換しCPuユニット(1)の
メモリ(8)内サンプリングトレース部を確保する処理
手順(ステップS4)、処理手順S1、S2、S3で作
成された設定データをPCのCPUへ書き込む処理手順
(ステップS5)を有すると共に、サンプリングトレー
スの実行開始に際しては、サンプリングトレース実行開
始指示を行う処理手順(ステップ56) 、 PCでの
サンプリングトレース命令の実行を行うm埋手順(ステ
ップ57) 、PCからサンプリングトレースデータの
読み出しを行う処理手順(ステップS8)、及びサンプ
リングトレースデータの表示処理手順(ステップ59)
を有し、指定された入力、出力等PCの持つデバイスの
状態を経時的に記憶してその変化の状態を調査すること
を可能とするようになされている。
上記の如く周辺装置(5)側でのサンプリングトレース
機能を実行する場合、PCにおいて、ユーザはユーザプ
ログラム内に第3図のシーケンスラダー図で示されるサ
ンプリングトレース命令を付加する。この場合、第7図
に示す従来例とは異なり条件はプログラム中には不要と
なる。すなわち、周辺装置(5)において、サンプリン
グトレース条件を作成すると共にプログラム実行コード
に変換し、PCのCPUユニット(1)のメモリ(8)
内のサンプリングトレース部に書き込むことにより、P
CのCPU側ではサンプリングトレース命令の実行時は
第7図の従来例で示されたサンプリングトレース命令の
条件部(71)は不要となり、第2図で示されるフロー
チャートにしたがってサンプリングトレース命令が実行
される。
第2図に示されるフローチャートにしたがってサンプリ
ングトレース命令が実行される時、ステップ521で周
辺装置(5)からサンプリングトレースの指定があった
か否かをチエツクし、指定された時はサンプリングトレ
ース条件エリアの読み込みを行い(ステップ522)、
サンプリングトレース条件の演算が実行され(ステップ
523)、ステップS24において条件成立の有無がチ
エツクされる。
ここで、条件が成立しなければそのまま処理を終了し、
次のサンプリングトレース命令の実行待ちとなり、条件
が成立していればステップ525の処理に移り、条件成
立後の残トレースデータの格納回数を指定して処理を終
了する。
かかるPC内部でのサンプリングトレース終了後、周辺
装置(5)を操作してサンプリングトレースデータを読
み出して、第1図のステップS9にて周辺装置(5)の
表示部にサンプリングトレースデータを表示する。
なお、上記実施例ではサンプリングトレースについて説
明したが、指定した条件でその時のデバイス状態を記憶
するステータスラッチにも適用できる。また、サンプリ
ングトレースメモリをクリヤし、次のサンプリングトレ
ースを実施するサンプルトレースリセットにも応用でき
る。
(発明の効果) 以上の説明によって明らかなように、この発明によれば
、周辺装置側で上記サンプリングトレース条件を作成す
ると共にそのプログラマブルコントローラが有するプロ
グラム形式の実行コードに変換してプログラマブルコン
トローラのメモリ内サンプリングトレース部に送出する
ようにしたので、プログラムのデバッグ、不具合現象の
分析時においてサンプリングトレース条件を設定、変更
しようとする時、ユーザプログラムを読み出し、変更す
る操作がなくなり、デバッグ作業、不具合分析のための
操作が簡略化され、操作時間も短縮されるという効果が
得られる。
【図面の簡単な説明】
第1図はこの発明における周辺装置のサンプリングトレ
ース機能を説明するための操作フローチャート、第2図
はPCのCPU内でのサンプリングトレース命令の処理
フローチャート、第3図はこの実施例におけるPCのシ
ーケンスラダー図、第4図はサンプリングトレース機能
時におけるPC本体とpcの周辺装置の構成図、第5図
は従来例におけるPCユニット内構成図、第6図は従来
例における周辺装置の操作フローチャート、第7図は従
来例におけるPCのシーケンスラダー図である。 (1) ・・・プログラマブルコントローラのCPUユ
ニット、(2)・・・中央処理装置、(5)・・・周辺
装置、(7)・・・プログラムメモリ、(8)・・・ユ
ーザプログラムメモリ。 なお、各図中、同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. プログラマブルコントローラの入力、出力、タイマ、カ
    ウンタ、一時記憶メモリ等のデバイス状態をユーザプロ
    グラムの1サイクル又は一定時間毎にメモリに格納して
    ゆき、ユーザが指定する特定のサンプリングトレース条
    件の成立時に一定のプログラム実行サイクル後又は一定
    時間後に指定デバイスの格納を停止するプログラマブル
    コントローラのサンプリングトレース方式において、周
    辺装置側で上記サンプリングトレース条件を作成すると
    共にそのプログラマブルコントローラが有するプログラ
    ム形式の実行コードに変換してプログラマブルコントロ
    ーラのメモリ内サンプリングトレース部に送出すること
    を特徴とするプログラマブルコントローラのサンプリン
    グトレース方式。
JP63230292A 1988-09-14 1988-09-14 プログラマブルコントローラのサンプリングトレース方式 Pending JPH0277902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63230292A JPH0277902A (ja) 1988-09-14 1988-09-14 プログラマブルコントローラのサンプリングトレース方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63230292A JPH0277902A (ja) 1988-09-14 1988-09-14 プログラマブルコントローラのサンプリングトレース方式

Publications (1)

Publication Number Publication Date
JPH0277902A true JPH0277902A (ja) 1990-03-19

Family

ID=16905531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63230292A Pending JPH0277902A (ja) 1988-09-14 1988-09-14 プログラマブルコントローラのサンプリングトレース方式

Country Status (1)

Country Link
JP (1) JPH0277902A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020889A1 (en) * 1993-03-03 1994-09-15 Fanuc Ltd Method for debugging sequence program
WO2020202473A1 (ja) * 2019-04-02 2020-10-08 三菱電機株式会社 駆動制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020889A1 (en) * 1993-03-03 1994-09-15 Fanuc Ltd Method for debugging sequence program
US5687074A (en) * 1993-03-03 1997-11-11 Fanuc Ltd. System for debugging sequence program
WO2020202473A1 (ja) * 2019-04-02 2020-10-08 三菱電機株式会社 駆動制御装置

Similar Documents

Publication Publication Date Title
US7302676B2 (en) Method for debugging flowchart programs for industrial controllers
US6275955B1 (en) Diagnostic software for facilitating flowchart programming
US6058333A (en) Animation of execution history
JPH0277902A (ja) プログラマブルコントローラのサンプリングトレース方式
JPH07334211A (ja) プログラマブルコントローラのデータトレース方法
JP2003248504A (ja) 制御プログラムのデバッグ方法
JPH01223504A (ja) プログラマブルコントローラのサンプリングトレース方式
JPS59186054A (ja) 計算機プログラムの試験方法
JPS58222357A (ja) 駆動制御プログラムデバツグ方式
JP3167245B2 (ja) プログラマブルコントローラ動作状態監視装置
JPS5946002B2 (ja) シ−ケンス制御装置における停電時および復電時の処理方式
JPH0458303A (ja) プログラマブルコントローラ
JP4192380B2 (ja) Plcシミュレータ装置及びシミュレーションするためのプログラムとこれが記録された記録媒体
CN114137854A (zh) 一种多功能机器人教学仿真工作站
JPS59208607A (ja) デバツグ用簡易シミユレ−タ
JPS62162105A (ja) フロ−チヤ−ト式プログラマブルコントロ−ラ
JPH06101045B2 (ja) データフロー型情報処理装置のシミュレーション装置
JP3443184B2 (ja) プログラマブルコントローラ用プログラム作成装置
JPS6186846A (ja) プログラムデバツグ装置
JP2852402B2 (ja) プログラム開発装置
JP2615222B2 (ja) 分散形ディジタル制御システムのオペレータズコンソール
JPS63317840A (ja) プログラムデバック方式
JPS63180141A (ja) 対話型デバツガによるデバツグ方式
JPH01244502A (ja) Pcのプログラム表示方式
JPS63206802A (ja) プログラマブル・コントロ−ラ