JPS59208607A - デバツグ用簡易シミユレ−タ - Google Patents

デバツグ用簡易シミユレ−タ

Info

Publication number
JPS59208607A
JPS59208607A JP58081686A JP8168683A JPS59208607A JP S59208607 A JPS59208607 A JP S59208607A JP 58081686 A JP58081686 A JP 58081686A JP 8168683 A JP8168683 A JP 8168683A JP S59208607 A JPS59208607 A JP S59208607A
Authority
JP
Japan
Prior art keywords
input
computer
output
section
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58081686A
Other languages
English (en)
Inventor
Takashi Okamoto
隆志 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58081686A priority Critical patent/JPS59208607A/ja
Publication of JPS59208607A publication Critical patent/JPS59208607A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、プロセス用計算機システムのP I10処理
機能をデバッグする為の、プログラマブルなデバッグ用
簡易シミュレータに関する。
〔発明の技術的背景とその問題点〕
周知のように従来のシミュレータにおいては。
マニアルで計算機に対し出力する内容を設定し。
この設定出力信号に対し計算機からの応答信号の入力状
況を入力表示部、で確認し、次の出力内容を設定すると
いう作業を繰)返すマニアル式のものと、小、中型計算
機を用いた大規模なダイナミックシミュレータとがある
。しかしマニアル式のものにおいては、同時に多点数の
入力や、矯い時間で時間的に正確に入力することは不可
能であった。
又、大規模なターイナミックシミュレーションモQ地調
整等には不向きであるし、又、シミュレーションプログ
ラミング技術を必要とすると共にプログラミングの手間
が多くかかる欠点を有した。
〔発明の目的〕
本発明は上記事由に鑑みてなされ、マニュアル式のシミ
ュレータの欠点であると同時に、多数点の出力設定や、
シーケンシャルに決められた正確々時間ごとの出力を可
能とすると共に、計算機からの応答信号が決められた時
間内にあるかをチェックする機能を有し、設定部・出力
条件をプログラムのステップとして記憶し、各ステップ
を連続、又は単独に実行する機能を備えたデバッグ用簡
易シミュレータを提供することを目的とする。
〔発明の概要〕
本発明は、各入力に対し計算機から出力されるはずの推
定出力を1つのステップとして入力部よシ入力し、これ
を連続した各ステップとしメモリに記憶し、必要に応じ
一連のステップを自動的に計算機に出力する自動モード
と、1ステツプ出力する半自動モードと、スイッチから
の接点入力をそのまま計算機に出力するマニアルモード
と、計算機からの応答接点出力を表示すると共に、この
応答が予定時間内で行なわれたかどうかをチェックする
機能とを持たせることにより、上記目的を達成するもの
である。
〔発明の実施例〕
以下1本発明の実施例を図面を参照して説明する。第1
図及び第2図は本発明の主要な構成要素のみを抽出した
ブロック図を示すものである。これらの図において5は
システムコントロール入力部で、プログ2ムの実行・停
止を制御するための入力手段を持つプログラム実行制御
入力部5aと。
本装置をマニュアルモード、半自動モード5自動モード
、プログラムモードと各モードに切シ換える入力手段を
持つシステムモード切換部5bと、プログラムのステッ
プ番号を設定する為の入力手段を持つプログラムステッ
プ番号設定部5cと、システムモード切換部5bでプロ
グラムモードになっている時、プログラムステップ番号
設定部5cにょシ設定されたステップ番号に対し、接点
データ入力部6とタイマー設定部7で設定されたデータ
をプログラムの1つのステップとして、プログラム記憶
部2に書き込ませるための入力手段と、プログラム記憶
部2に書き込まれた内容の内、プログラムステップ番号
設定部5cにより設定されたステップ番号の内容を読み
出し、ディジタル表示出力部10の第2表示部10bと
LED表示入カ部9に表示するだめの入力手段を持つプ
ログラム実行制御入力部5dで構成されている。
接点データ入力部6は、デバッグ対象となる計算機へ出
力するディジタル信号内容を設定する手段となる外部出
力データ設定部6aと、との出力内容に対する計算機か
らの応答出方とじて考えられるディジタル信号の内容を
設定する手段となる外部入力データ設定部6bと、外部
入力データ設定部6bによシ設定された入力内容がAN
Dの条件時、次のステップへ実行を移していいのか、そ
れとも。
OR条件かNAND条件か又はNOR条件かということ
を設定する入力手段とガる外部入力データ論理設定部6
Cで構成されている。タイマー設定部7は。
設定された外部出力データを出力後、何秒以内に設定さ
れた通りの外部入力がなされるかという予測入力時間の
設定と、設定された通シの外部入力が実際になされた後
、何秒後に次の外部出力を行うかという、出力待ち時間
の設定を行う入力手段となるものである。又、8は外部
信号入力部で。
ディバッグ対象の計算機から出力されるディジタル信号
を1本装置に入力する手段となるものである。
3は入力制御装置部で、システムコントロール入力部5
と接点データ入力部6と、タイマー設定部7と、外部信
号入力部8で設定されたデータや入力データを、システ
ムモード切換部5bによシ設定されたモードに従2て、
演算制御装置部1、又は、直接に出力制御装置部4との
受は渡しを行うものである。LED表示出力部9は、接
点データ入力部6で設定された入力内容を直接LED表
示出力する場合と、プログラム実行中の各ステップでの
外部信号出力状況と外部から入力される信号入力状況を
LED表示出力する場合とがあシ、それぞれ外部出力の
内容(状況)は外部出力内容表示出力部9aに、外部入
力の内容(状況)は外部入力内容表示出力部gb K 
LB、D表示出力する手段を持っている。
ディジタル表示出力部10は、設定したステップ番号や
プログラム実行中のステップ番号をディジタル表示する
第1表示部と、設定したタイマ一時間やプログラム記憶
部に書き込まれた各ステップの情報の内、各ステップの
予測入力時間と出力待ち時間を読み出しディジタル表示
する第2表示部とから構成される。又、11は外部信号
出力部で。
デバッグ対象の計算機に対し、出力制御装置部4から受
けた内容のディジタル信号を出力する手段となるもので
ある。出力制御装置部4は、設定されたモードに従って
入力制御装置部3又は演算制御装置部1から出力データ
を受けとシ、各々LED表示出力部9やディジタル表示
出力部や外部信号出力部にデータを受は渡すものである
上記演算制御装置1はステップカウンタ1a及び待ち時
間カウンタ1bを有し、設定されたモードに従ってプロ
グラムモードでは入力制御装置部5からの登録すべきス
テップの情報(ステップ番号と設定条件)を読み取シ、
プログラム記憶部2の指定されたステップ番号に対応す
るエリアに設定条件を書き込んだシ、設定されたステッ
プ番号に剰応するエリアの情報を読み出して出力制御装
置部4に受は渡しし、LBD表示出力部9やディジタル
表示出力部10に表示出力するよう制御する。又。
半自動モードでは、プログラム実行制御入力部5aから
の実行入力がされる都度、プログラム記憶部2にストア
ーされたプログラムを1ステツプずつ実行し、1ステッ
プ実行後はストップ状態となる様にシステムを制御する
。、又、自動モードでは。
実行入力がされると、プログラムモード2.にストアさ
れたプログラムのステップを順次ステップ番号順に実行
し、実行中に予定された計算機からの入力がされなかっ
た場合、実行を中止しステップ番号の表示を点滅させる
ように制御する。なお、第3図は本発明の外観図を示す
ものである。
以上で構成についての説明が終シ1次に本発明の主体を
なすシステムモード切換部5bで設定される各モードで
の作用について説明する。
(1)マニュアルモード マニュアルモードでは、外部出力データ設定部6aで設
定した状況をプログラム実行制御入力部の実行入力によ
シ、そのまま外部信号出力部11よシ計算機に対し接点
信号を出力する。又、外部信号入力部8から入力された
計算機からのディジタル信号により、外部入力内容表示
出力部の該尚するLPIDを表示し、従来のマニュアル
式のシミュレータと同様に単純な入出力確認に用いるこ
とが出来る。
(11)プログラムモード プログラムモードでは、接点データ入力部6で設定され
たデータを、プログラム記憶部2上の指定されたステッ
プ番号エリアにプログラムH制御入力部5dの書き込み
入力によシ書き込む。又、読み出し入力によシ、プログ
ラム記憶部2上の指定されたステップ番号エリアの内容
を読み出す。
尚、プログラムモードでは設定したデータや読み出した
データの内容は、LED表示出力部9やディジタル表示
出力部10に表示出力は行うが、外部信号出力部11か
ら計算機への出力は行なわない。
01+)半自動及び自動モード 第4図は半自動、及び自動モードにおける処理動作を示
すフローチャートで、処理の開始は、プログラム実行制
御入力部5aの実行入力によシ行なわれる。すなわち2
0では、演算制御装置部1内のステップカウンタ1aの
内容を、これから実行しようとするステップ番号として
第1表示部10aに表示する。21では、プログラム記
憶部2からステップカウンタ1aで指定されるエリアの
内、外部出力データを読み出す。22では読み出した外
部出力データを、外部出力内容表示出力部9a、及び外
部信号出力部11に受は渡して1表示信号を出力し、又
計算機に対してディジタル信号を出力する。
23ではプログラム記憶部2から、ステップカウンタ1
aで指定されるエリアの内予測入力時間を読み出し、こ
れを待ち時間カウンタ1bにセットする。
24では、外部信号入力部8を通して計算機からの入力
状況を読み取る。25では、読み取った外部信号人力状
況と、プログラム記憶部2のステップカウンタ1aで指
定されるエリアの内、設定した外部入力データ、及び論
理データbと比較する。もし、比較の結果1条件が一致
した場合は30を実行し、そうでない場合は26を実行
する。26では待ち時間カウンター1bから、一定時量
分のカウンターを減算する。
27では待ち時間カウンター1bの値が負となり、予測
入力時間となったかどうか判定する。判定の結果、値が
正でまだ予測入力時間となって々い場合には、再び24
を実行する。そうでない場合は28を実行する。28で
は設定した時間内に、予定した入力が力されなかったと
して第1表示部10aに表示しているステップ番号を点
滅表示にする。29では実行を停止する。30ではプロ
グラム記憶部2からステップ番号1aで指定されるエリ
アの内、出力待ち時間を読み出し、この時間だけ次の処
理にうつるのを遅らせる。31ではステップカウンタ1
aの内容を1カウントアツプする。
32ではプログラム実行制御入力部5aから、停止入力
があるかどうかを判定する。停止入力があった場合は3
4を実行し、そうでない場合は33を実行する。33で
はシステムモード切換部5bの設定モードが自動か半自
動かを判定し、自動の場合は20を実行し、半自動の場
合は34を実行する。34ではプログラム実行制御入力
部5aから実行入力があるかどうかを判定をし、実行の
入力があった場合は20を実行し、そうでない場合は実
行の入力があるまで待つ。
〔発明の効果〕
以上詳記したように本発明によればシミュレーションし
ようとするテストパターン(入力条件や出力条件)を記
憶させて、おくことによシ、何度でも繰ル返して同じバ
、ターンを計算機に対し出力することか出来るので、デ
バッグしようとするプログラムの確認、及び修正を確実
に行なうことかできると共に、繰シ返し入力する手間を
省くことができる。又、マニュアル式のシミュレータで
は不可能な、非常に短い時間間隔での正確な計算機への
出力や、この出力に対する非常に短い時間間隔での計算
機からの応答信号を設定データと比較し、自動的に確認
しながら連続的に各ステップのデバッグを行なうことが
出来る。さらに又、大規模なダイナミックシミュレータ
と比較し複雑なプログラミングを必製としない等、効果
的なデバッグ用\ 簡易シミュレータが提供できる。
【図面の簡単な説明】
図面は本発明の一実施例を示し、第1図及び第2図は本
発明の構成要素のブロック図、第3図は本発明の外観図
、第4図は本発明の半自動及び自動モードにおける処理
動作を示すフローチャートである。 1a・・ステップカウンタ、  1b・・待ち時間カウ
ンタ。 5a・・・プログラム実行制御入力部、5b・・・シス
テムモード切換部、5C・・・プログラムやステップ番
号設定部、 5d・・・プログラム明W制御入力部。 6a・・・外部出力データ設定部・、6b・・・外部入
力データ設定部、 5c・・・列部入力データ論理設定
部。 7・・・タイマー設定部、8・・・外部信号入力部、9
a・・・外部出力内容表示出力部、11・・・外部信号
出力部、12・・・電源スィッチ。 (7317)  代理人 弁理士 則 近 憲 佑 (
ほか1名)第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. プロセス制御用電子計算機の入出力信号処理機能のデバ
    ッグ用シミュレータにおいて、シミュレータから前記計
    算機に入力する出力信号の内容とこれに応答して計算機
    からシミュレータに入力すると考えられる入力信号の内
    容を設定する手段と、前記出力信号の内容に対する計算
    機からの応答入力の予測時間を設定する手段と、計算機
    から実際に入力される信号の入力状況が前記設定した入
    力信号の内容を満足した揚台に次の出力を行うまでの待
    ち時間を設定する手段と、とれら設定した条件をプログ
    ラムの1つのステップとして個々のステップが一連のス
    テップフローの何番目であるかのステップ番号を設定し
    設定された条件をステップ番号順に記憶する手段と、記
    憶された条件を順次読5み出し該条件に従って計算機に
    信号を出力しこねに対する計算機の出力信号をシミュレ
    ータに入力する手段と、前記設定した入力内容及び計算
    機からの入力状況を表示し前記ステップ番号、設定した
    予測時間、及び待ち時間を表示する手段と、前記入力状
    況を設定した入力内容と比較判断し次のステップを実行
    しかつ中止し、中止したステップ番号を点滅表示させる
    手段とを具備し、入出力条件の設定・記憶を行ガい、必
    要に応じて繰シ返し設定した条件を実行することを特徴
    とするデノ(ラグ用簡易シミュレータ。
JP58081686A 1983-05-12 1983-05-12 デバツグ用簡易シミユレ−タ Pending JPS59208607A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58081686A JPS59208607A (ja) 1983-05-12 1983-05-12 デバツグ用簡易シミユレ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58081686A JPS59208607A (ja) 1983-05-12 1983-05-12 デバツグ用簡易シミユレ−タ

Publications (1)

Publication Number Publication Date
JPS59208607A true JPS59208607A (ja) 1984-11-27

Family

ID=13753236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58081686A Pending JPS59208607A (ja) 1983-05-12 1983-05-12 デバツグ用簡易シミユレ−タ

Country Status (1)

Country Link
JP (1) JPS59208607A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112403A (ja) * 1987-10-27 1989-05-01 Mitsubishi Electric Corp プログラマブルコントローラにおけるシーケンスプログラムのデバッグ方法
JPH07168609A (ja) * 1994-10-11 1995-07-04 Mitsubishi Electric Corp シーケンスプログラムのデバッグ方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112403A (ja) * 1987-10-27 1989-05-01 Mitsubishi Electric Corp プログラマブルコントローラにおけるシーケンスプログラムのデバッグ方法
JPH07168609A (ja) * 1994-10-11 1995-07-04 Mitsubishi Electric Corp シーケンスプログラムのデバッグ方法

Similar Documents

Publication Publication Date Title
JPS59208607A (ja) デバツグ用簡易シミユレ−タ
JPH01177609A (ja) Pcのシュミレーション方式
CA2193466C (en) Game apparatus and method for debugging game program
JPH0458303A (ja) プログラマブルコントローラ
JPS58178408A (ja) 模擬実行機能を備えたプログラマブル・コントロ−ラ
JPS6261963B2 (ja)
JPH01223504A (ja) プログラマブルコントローラのサンプリングトレース方式
JPH05297913A (ja) プログラマブルコントロ−ラ
JPS62162105A (ja) フロ−チヤ−ト式プログラマブルコントロ−ラ
JPS59119413A (ja) プログラマブルコントロ−ラ
JPH0277902A (ja) プログラマブルコントローラのサンプリングトレース方式
JPH06101045B2 (ja) データフロー型情報処理装置のシミュレーション装置
JPS59178552A (ja) 自己診断制御方式
JPH0233178B2 (ja)
JPS63201736A (ja) プログラマブルコントロ−ラのプログラミング装置
Mitchell Manual and automatic vhdl/verilog test bench coding techniques
JPH04191906A (ja) プログラマブルコントローラのユーザプログラム実行制御システム
JPS5828272Y2 (ja) 計算機のデバツク装置
JPH04262402A (ja) プログラマブルコントローラ
JPS63170702A (ja) プログラマブル電子機器
JPH02253305A (ja) Pcの信号トレース方式
JPH0789284B2 (ja) シーケンサーのシュミレーション装置
JPS61292757A (ja) マイクロプログラム制御装置のトレ−ス方式
JPS62190542A (ja) シミユレ−タによる入出力処理装置検査方式
JPH02272947A (ja) 障害監視方式