JPS59119413A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS59119413A JPS59119413A JP57226951A JP22695182A JPS59119413A JP S59119413 A JPS59119413 A JP S59119413A JP 57226951 A JP57226951 A JP 57226951A JP 22695182 A JP22695182 A JP 22695182A JP S59119413 A JPS59119413 A JP S59119413A
- Authority
- JP
- Japan
- Prior art keywords
- function
- program
- memory
- sequence
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14098—Displaying instructions for monitoring state of machine
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24055—Trace, store a working, operation history
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はプログラマブルコントローラに係シ、特にシー
ケンスプログラムをファンクショ７単位に分割して管理
、実行するプログラマブルコントローラに関する。
ケンスプログラムをファンクショ７単位に分割して管理
、実行するプログラマブルコントローラに関する。
プログラマブルコントローラは、従来シーケンス制調に
主として用いられてきたリレー接点論理回路や、無接点
論理回路やアナログ増幅器回路などと同等な機能を、電
子計算機と同様なストアードプログラム方式の汎用電子
回路を用いて実現した装置である。
主として用いられてきたリレー接点論理回路や、無接点
論理回路やアナログ増幅器回路などと同等な機能を、電
子計算機と同様なストアードプログラム方式の汎用電子
回路を用いて実現した装置である。
第１図はこの種のプログラマブルコントローラの一般的
構成全示すブロック図である。図においてｌＯは、演算
制御部１１、メモリ１２、シーケンス制御対象とのイン
ターフェイス部１３とからなるプログラマブルコントロ
ーラである。１４はプログラムローダである。
構成全示すブロック図である。図においてｌＯは、演算
制御部１１、メモリ１２、シーケンス制御対象とのイン
ターフェイス部１３とからなるプログラマブルコントロ
ーラである。１４はプログラムローダである。
シーケンス実行時においては、メモリ１２に書き込まれ
ているシーケンスプログラム全演算制御部ＩＩに導き、
インターフェイス部１３全通して外部から入力した信号
に基づき演算処理を行い、この結果をインターフェイス
部１３に４き、シーケンス制御対象を制御する。また操
作者は、プログラムローダ１４を通して、シーケンスプ
ログラムの入力、修正、および表示を行なうことができ
る。
ているシーケンスプログラム全演算制御部ＩＩに導き、
インターフェイス部１３全通して外部から入力した信号
に基づき演算処理を行い、この結果をインターフェイス
部１３に４き、シーケンス制御対象を制御する。また操
作者は、プログラムローダ１４を通して、シーケンスプ
ログラムの入力、修正、および表示を行なうことができ
る。
従来、プログラマブルコントローラにおけるシーケンス
プログラムの実行は、第２図に示すような周期的な処理
が基本的に行なわれている。
プログラムの実行は、第２図に示すような周期的な処理
が基本的に行なわれている。
これは、一般にスキャンタイムと称し、一定の周期でシ
ーケンスプログラム全高速に繰返し実行することによっ
て、大力信号を読み込み、シーケンスプログラムの論理
で定まる出方１ｇ号に変換して外部への出力全行なうも
のである。
ーケンスプログラム全高速に繰返し実行することによっ
て、大力信号を読み込み、シーケンスプログラムの論理
で定まる出方１ｇ号に変換して外部への出力全行なうも
のである。
さて、近年高機能なプログラマブルコントローラにおい
ては、マルチプログラミングが可能となってきている。
ては、マルチプログラミングが可能となってきている。
これはシーケンスプログラムを前述した定周期実行のプ
ログラムに加え、外部割込みに対応して実行する刷込み
処理プログラムや定周期時間（スキャンタイム）内で割
込み処理プログラム２よび定周期実行プログラムの実行
の残り時間に処理されるバッチ処理プログラムナトに分
割して実行させるものである。
ログラムに加え、外部割込みに対応して実行する刷込み
処理プログラムや定周期時間（スキャンタイム）内で割
込み処理プログラム２よび定周期実行プログラムの実行
の残り時間に処理されるバッチ処理プログラムナトに分
割して実行させるものである。
このように、シーケンスプログラムを実行周期や外部割
込み要因、制御対象などの機能に応じて分割することは
、シーケンスプログラムの構造をわかりやすくできるの
で、プログラムのテスト、保守において有用となってい
る。また、標準的なプログラムモジュールを用意するこ
とによってプログラム設計の省力化がはかられている。
込み要因、制御対象などの機能に応じて分割することは
、シーケンスプログラムの構造をわかりやすくできるの
で、プログラムのテスト、保守において有用となってい
る。また、標準的なプログラムモジュールを用意するこ
とによってプログラム設計の省力化がはかられている。
（以下、機：泪に応じて分割さルたシーケンスプログラ
ム（Ｄ単位をファンクションと称スル。） 第３図は、シーケンスプログラムを上述した定周期実行
ファンクション、割込みファンクション。
ム（Ｄ単位をファンクションと称スル。） 第３図は、シーケンスプログラムを上述した定周期実行
ファンクション、割込みファンクション。
ハツチファンクションに分割した場合のファンクション
の実行状態を示す一例である。
の実行状態を示す一例である。
第３図からもわかるように、割込みファンクションやバ
ッチファンクションはランダムな時間に起動され実行き
れる。このためこれまで述べてきたように１シーケンス
プログラムの分割によってファンクション単位での設計
、テスト、保守は容易となってきている。しかし数多く
の７アンクシヨンの組合せによるオンラインのテスト時
や、割込みが異潜に多く発生する状態においては、シー
ケンスプログラム全体の動作、実行状態を把握すること
がきわめてむずかしくなっているという問題がある。
ッチファンクションはランダムな時間に起動され実行き
れる。このためこれまで述べてきたように１シーケンス
プログラムの分割によってファンクション単位での設計
、テスト、保守は容易となってきている。しかし数多く
の７アンクシヨンの組合せによるオンラインのテスト時
や、割込みが異潜に多く発生する状態においては、シー
ケンスプログラム全体の動作、実行状態を把握すること
がきわめてむずかしくなっているという問題がある。
本発明は、前記の事情に鑑みてな式れたものでアリ、シ
ーケンスプログラムをファンクション単位に分割して管
理、実行する場合に、ファンクションの実行履歴を保存
することによりシーケンスプログラムの動作、実行状Ｗ
＋監視することのできるプログラマブルコントローラを
提供すること全目的とする。
ーケンスプログラムをファンクション単位に分割して管
理、実行する場合に、ファンクションの実行履歴を保存
することによりシーケンスプログラムの動作、実行状Ｗ
＋監視することのできるプログラマブルコントローラを
提供すること全目的とする。
本発明はシーケンスプログラム全格納するプログラムメ
モリと、演算の途中結果、データ等の保存全行うデータ
メモリと、外部よりの人力信号全取込む入力部と、前記
シーケンスプログラムに基づいて前記入力部より入力さ
れる情報あるいは前記プログラムメモリに保存されるデ
ータとの間で演算を行う演算制御部と、前記演算制御部
の演算結果を出力する出力部と、プログラムあるいはデ
ータ等の人力あるいは表示を行うプログラムローダとの
間でインターフェイス部行うインターフェイス部とから
構成され、前記シーケンスプログラムをその機能に応じ
て定周期処理２割込み処理。
モリと、演算の途中結果、データ等の保存全行うデータ
メモリと、外部よりの人力信号全取込む入力部と、前記
シーケンスプログラムに基づいて前記入力部より入力さ
れる情報あるいは前記プログラムメモリに保存されるデ
ータとの間で演算を行う演算制御部と、前記演算制御部
の演算結果を出力する出力部と、プログラムあるいはデ
ータ等の人力あるいは表示を行うプログラムローダとの
間でインターフェイス部行うインターフェイス部とから
構成され、前記シーケンスプログラムをその機能に応じ
て定周期処理２割込み処理。
バッチ処理等のファンクションに分割して前記プログラ
ムメモリに格納し、前記演算制御部に前記ファンクショ
ンを選択して実行させる機能を有するプログラマブルコ
ントローラに於て、前記データメモリに前記ファンクシ
ョンが実行される毎にそのファンクションの識別データ
を記憶するファンクション実行履歴メモリエリア全段は
シーケンスプログラム全体の動作、実行状態全容易に把
握できる様にしたプログラマブルコントローラである。
ムメモリに格納し、前記演算制御部に前記ファンクショ
ンを選択して実行させる機能を有するプログラマブルコ
ントローラに於て、前記データメモリに前記ファンクシ
ョンが実行される毎にそのファンクションの識別データ
を記憶するファンクション実行履歴メモリエリア全段は
シーケンスプログラム全体の動作、実行状態全容易に把
握できる様にしたプログラマブルコントローラである。
以下、図面を参照して本発明の一実施例について説明す
る。第４図はプログラマブルコントローラ、およびプロ
グラムローダの構成発示すブロック図である。同図にお
いて、２０は、プログラムメモリ２１、演算制御部２２
、入力部２３、出力部２４、データメモリ２５、インタ
ーフェイス回路２６から成るプログラマブルコントロー
ラであ゛る。
る。第４図はプログラマブルコントローラ、およびプロ
グラムローダの構成発示すブロック図である。同図にお
いて、２０は、プログラムメモリ２１、演算制御部２２
、入力部２３、出力部２４、データメモリ２５、インタ
ーフェイス回路２６から成るプログラマブルコントロー
ラであ゛る。
プログラムメモリ２１には、シーケンスｉ＆ｆｌ ＃
’ｊｃ指示するさまざまなシーケンスプログラムが、機
能に応じて定周期実行ファンクション、割込みファンク
ション、バッチファンクションに分割されて書き込まれ
ている。演算制御部２２は、起動要因に応じてプログラ
ムメモリ２１に記憶されているファンクション全選択し
、そのシーケンスプログラムに基づいて入力部２３およ
び出力部２４に接続されている入出力要素の演算を行な
い、演算結果に基づき出力要素のオン、オフ全繰返した
り、あるいは演算結果をデータメモリ２５に書き込んだ
りしてシーケンス制御を実行する。また、インターフェ
イス回路２６は次に述べるプログラムローダ３０との間
でデータの交換を行なう。
’ｊｃ指示するさまざまなシーケンスプログラムが、機
能に応じて定周期実行ファンクション、割込みファンク
ション、バッチファンクションに分割されて書き込まれ
ている。演算制御部２２は、起動要因に応じてプログラ
ムメモリ２１に記憶されているファンクション全選択し
、そのシーケンスプログラムに基づいて入力部２３およ
び出力部２４に接続されている入出力要素の演算を行な
い、演算結果に基づき出力要素のオン、オフ全繰返した
り、あるいは演算結果をデータメモリ２５に書き込んだ
りしてシーケンス制御を実行する。また、インターフェ
イス回路２６は次に述べるプログラムローダ３０との間
でデータの交換を行なう。
３０はシーケンスプログラムをラダーダイヤグラムに変
換して表示するプログラムローダで、キーボード３１、
中央処理回路３２、画面編集回路３３、リフレッシュメ
モリ３４、パターン発生回路３５、表示制御回路３６、
表示装置３７、ラダーダイヤグラム変換回路３８、バッ
ファメモリ３９、ラダーダイヤグラム再生回路４０、イ
ンターフニー（ス回路４１から構成されている。
換して表示するプログラムローダで、キーボード３１、
中央処理回路３２、画面編集回路３３、リフレッシュメ
モリ３４、パターン発生回路３５、表示制御回路３６、
表示装置３７、ラダーダイヤグラム変換回路３８、バッ
ファメモリ３９、ラダーダイヤグラム再生回路４０、イ
ンターフニー（ス回路４１から構成されている。
操作者は、キーボード３１でプログラムの入力や種々の
操作指令を与えることができる。中央処理回路３２は、
キーボード３１から与えられる各種の操作指令を解読し
、その実際の処理指令を以下に述べる各処理回路に与え
ている。
操作指令を与えることができる。中央処理回路３２は、
キーボード３１から与えられる各種の操作指令を解読し
、その実際の処理指令を以下に述べる各処理回路に与え
ている。
画面編集回路３３は、キーボード３１から入力されたプ
ログラム全リフレッシュメモリ３４に書き込んだり、ま
たキーボード３１から入力される画面編集指令をもとに
、ラダーダイヤグラムの作成または修正などの編集処理
を行なう。
ログラム全リフレッシュメモリ３４に書き込んだり、ま
たキーボード３１から入力される画面編集指令をもとに
、ラダーダイヤグラムの作成または修正などの編集処理
を行なう。
リフレッシュメモリ３４は表示装置３７に表示すべきデ
ータを拡納する。
ータを拡納する。
リフレッシュメモリ３４に格納されたデータは表示制御
回路３６から与えられるタイミングによシ順次読み出さ
れ、パターン発生回路３５で文字やラダーダイヤグラム
の図形要素に変換され、表示制御回路３６の制御により
表示装置３７に表示される。
回路３６から与えられるタイミングによシ順次読み出さ
れ、パターン発生回路３５で文字やラダーダイヤグラム
の図形要素に変換され、表示制御回路３６の制御により
表示装置３７に表示される。
ラダーダイヤグラム変換回路３８は、リフレッシュメモ
リ３４に書き込まれているラダーダイヤグラムの表示情
報をもとに、これをプログラマブルコントローラのシー
ケンス命令に変換シテハツファメモリ３９に書き込む。
リ３４に書き込まれているラダーダイヤグラムの表示情
報をもとに、これをプログラマブルコントローラのシー
ケンス命令に変換シテハツファメモリ３９に書き込む。
ラダーダイヤグラム再生回路４０ば、逆にプログラマブ
ルコントローラのシーケンス命令全ラダーダイヤグラム
の形にもどしりフレッシュメモリ３４に薯き込む。
ルコントローラのシーケンス命令全ラダーダイヤグラム
の形にもどしりフレッシュメモリ３４に薯き込む。
インターフェイス回路４１は、バッファメモリ３９に」
き込まれているシーケンス命令をプログラマブルコント
ローラ２０内のインターフェイス回路２６を通してプロ
グラムメモリ２１に書き込んだり、あるいは制御データ
をデータメモリ２５に書き込む。また逆にプログラムメ
モリ２１からシーケンス命令をあるいはデータメモリ２
５から制御データをインターフェイス回路２６を通して
読み出して、バックアメモリ３９に書き込む機能を有す
る。
き込まれているシーケンス命令をプログラマブルコント
ローラ２０内のインターフェイス回路２６を通してプロ
グラムメモリ２１に書き込んだり、あるいは制御データ
をデータメモリ２５に書き込む。また逆にプログラムメ
モリ２１からシーケンス命令をあるいはデータメモリ２
５から制御データをインターフェイス回路２６を通して
読み出して、バックアメモリ３９に書き込む機能を有す
る。
第５図は、前述した演算制御部２２の詳Ｓ構成図である
。プログラムメモリ２１に拡納されているシーケンスプ
ログラムの命令はプログラムカウンタ２２１の指定する
アドレスから順次読み出され、命令レジスタ２２２へ移
される。命令レジスタ２２２に取り出されたシーケンス
命令は命令解読部２２３で解読され、中央制却部２２４
でその命令を実行するために必要な制御信号が逐次発生
される。これによって人力部２３、出力部２４を制御し
、あるいは演算の途中結果を貯えるレジスタ群２２５と
入力情報との間でシーケンス論理演算を行い、あるいけ
演算結果のデータメモリ２５への書き込みを行い、ある
いはデータメモリ２５からのデータの読み出しなど全行
い、プログラムの指定する処理を実行する。また、中央
制御部２２４は入力部２３あるいはインターフェイス回
路２６からの割込み入力が入ると、割込み入力の解析、
割込み人力に対応するファンクションの選択７実行全制
御する。
。プログラムメモリ２１に拡納されているシーケンスプ
ログラムの命令はプログラムカウンタ２２１の指定する
アドレスから順次読み出され、命令レジスタ２２２へ移
される。命令レジスタ２２２に取り出されたシーケンス
命令は命令解読部２２３で解読され、中央制却部２２４
でその命令を実行するために必要な制御信号が逐次発生
される。これによって人力部２３、出力部２４を制御し
、あるいは演算の途中結果を貯えるレジスタ群２２５と
入力情報との間でシーケンス論理演算を行い、あるいけ
演算結果のデータメモリ２５への書き込みを行い、ある
いはデータメモリ２５からのデータの読み出しなど全行
い、プログラムの指定する処理を実行する。また、中央
制御部２２４は入力部２３あるいはインターフェイス回
路２６からの割込み入力が入ると、割込み入力の解析、
割込み人力に対応するファンクションの選択７実行全制
御する。
第６図（ａ） （ｂ）は中央制御部２２４によるファン
クションの選択、実行の機能を示す７０−チャートであ
る。ファンクションの選択、実行はステップ６１）〜ｔ
５ωにより制御され、新しいファンクンヨンＯ−起動時
にファンクションの実行履歴を保存することを行なって
いる。また、中断されたファンクションの継続、実行は
ステップ６υ〜鏝により制御される。
クションの選択、実行の機能を示す７０−チャートであ
る。ファンクションの選択、実行はステップ６１）〜ｔ
５ωにより制御され、新しいファンクンヨンＯ−起動時
にファンクションの実行履歴を保存することを行なって
いる。また、中断されたファンクションの継続、実行は
ステップ６υ〜鏝により制御される。
次に上記のように構成した本発明のファンクションの実
行開始時に実行履歴の登録を行うプログラマブルコント
ローラの作用について説明する。
行開始時に実行履歴の登録を行うプログラマブルコント
ローラの作用について説明する。
今、シーケンスプログラムのある？アンクションの実行
中に、入力部２３ある贋はインターフェイス回路２６か
らの割込み入力が入った場合金考える。割込み入力が入
ると中央制御部２２４は、第６図（ａ）のステップ６υ
により、現在実行中のプログラムカウンタ２２１の内容
をデータメモリ２５へ待退させる。
中に、入力部２３ある贋はインターフェイス回路２６か
らの割込み入力が入った場合金考える。割込み入力が入
ると中央制御部２２４は、第６図（ａ）のステップ６υ
により、現在実行中のプログラムカウンタ２２１の内容
をデータメモリ２５へ待退させる。
次にステップ５３により、現在実行中の演算の途中結果
を貯えるレジスタ群２２５の内容をデータメモリ２５へ
待退させる。
を貯えるレジスタ群２２５の内容をデータメモリ２５へ
待退させる。
次にステップ（５■により、割込み入力を解析し、割込
み入力に対応するファンクションＦＮＩ〜ＦＮｏのいず
れかのファンクションを判定、選択させる。
み入力に対応するファンクションＦＮＩ〜ＦＮｏのいず
れかのファンクションを判定、選択させる。
次にステップ６４）により、選択されたファンクション
の登録アドレスをデータメモリ２５のファンクションを
管理するテーブルより読み出し、プログラムカウンタ２
２１に設定させる。
の登録アドレスをデータメモリ２５のファンクションを
管理するテーブルより読み出し、プログラムカウンタ２
２１に設定させる。
次にステップ６つにより、選択されたファンクションの
ファンクション番号（即ちファンクションの識別データ
）をデータメモリ２５のファンクションの実行履歴を登
録するテーブル（即ちファンクション実行履歴メモリエ
リア）へ保存させる。
ファンクション番号（即ちファンクションの識別データ
）をデータメモリ２５のファンクションの実行履歴を登
録するテーブル（即ちファンクション実行履歴メモリエ
リア）へ保存させる。
同ファンクションの処理が終了すると、第６図（１））
のステップ６υにより、プログラムメモリ２５へ待避し
たプログラムカウンタ２２１の内容音読み出し、プログ
ラムカウンタ２２１へ復ｉ サセる。
のステップ６υにより、プログラムメモリ２５へ待避し
たプログラムカウンタ２２１の内容音読み出し、プログ
ラムカウンタ２２１へ復ｉ サセる。
次にステップ鋤により、プログラムメモリ２５へ待避し
た演算の途中結果を貯えるレジスタ群２２５の内容を読
み出し、レジスタ群２２５へ復帰させる。また、同図に
は図示していないが、定周期実行ファンクションあるい
けバッチファンクショ／の起動時にもステップ５５）と
同様に、選択されたファンクションのファンクション番
号ヲテータメモリ２５のファンクションの実行履歴を登
録するテーブルへ保存させる。
た演算の途中結果を貯えるレジスタ群２２５の内容を読
み出し、レジスタ群２２５へ復帰させる。また、同図に
は図示していないが、定周期実行ファンクションあるい
けバッチファンクショ／の起動時にもステップ５５）と
同様に、選択されたファンクションのファンクション番
号ヲテータメモリ２５のファンクションの実行履歴を登
録するテーブルへ保存させる。
第７図は、データメモリ２５内に２けるファンクション
の実行履歴の登録状態を示す一例である。
の実行履歴の登録状態を示す一例である。
以上述べてさたように割込み人力が入ると割込み人力に
対応するファンクションが実行され、ファンクションの
実行Ｂ歴がデータメモリ２５のテブルへ保存され、同側
込み処理が終了すると、割込みが入る以前の状態へ戻さ
れる。また、定周期実行ファンクションあるいはバッチ
ファンクションが起動される場合も、ファンクションの
実行履歴がデータメモリ２５内のテーブルへ保存される
。
対応するファンクションが実行され、ファンクションの
実行Ｂ歴がデータメモリ２５のテブルへ保存され、同側
込み処理が終了すると、割込みが入る以前の状態へ戻さ
れる。また、定周期実行ファンクションあるいはバッチ
ファンクションが起動される場合も、ファンクションの
実行履歴がデータメモリ２５内のテーブルへ保存される
。
ファンクションの動作、実行状態を監視したい時に操作
員は、キーボード３１よシデータメモリ２５のファンク
ションの実行履歴全保存するテーブルの読み出しを指示
する。
員は、キーボード３１よシデータメモリ２５のファンク
ションの実行履歴全保存するテーブルの読み出しを指示
する。
この指示を受けた中央制御１１１回路３２は、インター
フェイス回路・１１にプログラマブルコントローラ２０
内のデータメモリ２５の読み出しを指示する。インター
フェイス回路４１は、プログラマブルコントローラ２０
内のインターフェイス回路２６全通してｆ−タメモリ２
５からバッファメモリ３９ヘフアンクシヨンの実行履歴
音読み出す。ファンクションの実行履歴は、リフレッシ
ュメモリ３４、パターン発生回路３５、表示制御回路３
６全通して表示装置３７に表示きれる。
フェイス回路・１１にプログラマブルコントローラ２０
内のデータメモリ２５の読み出しを指示する。インター
フェイス回路４１は、プログラマブルコントローラ２０
内のインターフェイス回路２６全通してｆ−タメモリ２
５からバッファメモリ３９ヘフアンクシヨンの実行履歴
音読み出す。ファンクションの実行履歴は、リフレッシ
ュメモリ３４、パターン発生回路３５、表示制御回路３
６全通して表示装置３７に表示きれる。
第８図はファンクション実行履歴表示の一例を示す図で
ある。操作員はこの画面表示全参照してファンクション
の動作、実行状態全監視することができる。
ある。操作員はこの画面表示全参照してファンクション
の動作、実行状態全監視することができる。
なお、本実施例ではファンクションの起動時ニファンク
ション番号をデータメモリに書き込む動作のみであるが
、演算制御部２２に時計を内蔵させ、これを読み出しフ
ァンクション番号とともに保存するようにし、表示の際
にファンクション番号とあわせて表示させてもよい。
ション番号をデータメモリに書き込む動作のみであるが
、演算制御部２２に時計を内蔵させ、これを読み出しフ
ァンクション番号とともに保存するようにし、表示の際
にファンクション番号とあわせて表示させてもよい。
また、割込みファンクションの場合には、ファンクショ
ン番号とあわせて割込みの発生したプログラムカウンタ
２２１の内容を保存するようだし、表示の際にファンク
ショ番号とあわせて表示させてもよい。
ン番号とあわせて割込みの発生したプログラムカウンタ
２２１の内容を保存するようだし、表示の際にファンク
ショ番号とあわせて表示させてもよい。
その他、不発明はでの要旨を変更しない範囲で種々に変
形して実流することができるものである。
形して実流することができるものである。
以上説明のように、本発明のプログラマブルコントロー
ラに工几ばシーケンスプログラムをノアンクション単位
に−ｉｆ理、実行し、ファンクションの実行履歴全保存
することが可能となり、故多くのブアンクションの組合
せによるオンラインのテスト時や、異常に多く割込みが
発生する状態においてシーケンスプログラム全体の動作
、実行状態をき、ｂめで容易に把握゛ノーることを可能
としたプログラマブルコントローラを提供することがで
きる。
ラに工几ばシーケンスプログラムをノアンクション単位
に−ｉｆ理、実行し、ファンクションの実行履歴全保存
することが可能となり、故多くのブアンクションの組合
せによるオンラインのテスト時や、異常に多く割込みが
発生する状態においてシーケンスプログラム全体の動作
、実行状態をき、ｂめで容易に把握゛ノーることを可能
としたプログラマブルコントローラを提供することがで
きる。
第１図はプログラマブルコントローラの一般的ブロック
溝成図、第２図はシーケンスプログラムが定周期実行の
７アンクノヨンのみのプログラマブルコントローラの実
行状態を示す図、第３１Ａはシーケンスプログラムを定
周期実行のクアノクンヨン＋訓、ｓ’＞み７アンクノヨ
ン、バンチファンクションに分割した場訃のファンクシ
ョンの実行状態の一列を示す図、第４図８−１：不発明
のプログラマブルコントローラＪ？よびプログラムロー
ダの構成列を示す図、第う図は７アンクノ」ンの選択と
実行。 演算処理の制御を行う中央制１Ｉｉ１部の詳、１州構成
図、第６１Ｊ （ａｌ ｔｂ）は中央ｉ１１［１＋ｍ部
によるファンクションの選択、実行の・２表１正金示す
フロルチャート、第７図は本発明のプログラマブルコン
トローラのデータメモリ２５に登録きれたファンクショ
ン番号の状、訴因、第８図は表示装置Ｑて表示さルたフ
ァンクション実行履歴表示の一例を示した図である。 １０プロクラマプルコントローラ １１ 演算制御部 ］２ メモリ１３ イ
ンターフェイス部１４フログラムローダ２０プログラマ
ブルコントローラ ２１ プログラムメモリ２２ 演算制御部２３
人力部 ２４ 出力部２５、データメモ
リ ３０ プログラムローダ、（１キーボード
３２ 中央制御卸回路３３ 画面編集回
路 ３４ リフレツノユメモリ３５ パタ
ーン発生回路 ３６−表示制御回路３７ 表示装置 ３８ラダ一ダイヤグラム変換回路 ３９ バックアメモリ ４０ ラダーダイヤグラム再生回路 ４トインターフエイス回路 ２２１ プログラムカウンタ ２２２命令ンジスタ ２２．３ 命令解読部２２４
−中央１ｉｉｌＪ御部 ２２５ レジスタ群代理
人 弁理士 則 近 斎 佑 （ほか１名）第１図 １０ 第２図 第３図 第７図 第８図
溝成図、第２図はシーケンスプログラムが定周期実行の
７アンクノヨンのみのプログラマブルコントローラの実
行状態を示す図、第３１Ａはシーケンスプログラムを定
周期実行のクアノクンヨン＋訓、ｓ’＞み７アンクノヨ
ン、バンチファンクションに分割した場訃のファンクシ
ョンの実行状態の一列を示す図、第４図８−１：不発明
のプログラマブルコントローラＪ？よびプログラムロー
ダの構成列を示す図、第う図は７アンクノ」ンの選択と
実行。 演算処理の制御を行う中央制１Ｉｉ１部の詳、１州構成
図、第６１Ｊ （ａｌ ｔｂ）は中央ｉ１１［１＋ｍ部
によるファンクションの選択、実行の・２表１正金示す
フロルチャート、第７図は本発明のプログラマブルコン
トローラのデータメモリ２５に登録きれたファンクショ
ン番号の状、訴因、第８図は表示装置Ｑて表示さルたフ
ァンクション実行履歴表示の一例を示した図である。 １０プロクラマプルコントローラ １１ 演算制御部 ］２ メモリ１３ イ
ンターフェイス部１４フログラムローダ２０プログラマ
ブルコントローラ ２１ プログラムメモリ２２ 演算制御部２３
人力部 ２４ 出力部２５、データメモ
リ ３０ プログラムローダ、（１キーボード
３２ 中央制御卸回路３３ 画面編集回
路 ３４ リフレツノユメモリ３５ パタ
ーン発生回路 ３６−表示制御回路３７ 表示装置 ３８ラダ一ダイヤグラム変換回路 ３９ バックアメモリ ４０ ラダーダイヤグラム再生回路 ４トインターフエイス回路 ２２１ プログラムカウンタ ２２２命令ンジスタ ２２．３ 命令解読部２２４
−中央１ｉｉｌＪ御部 ２２５ レジスタ群代理
人 弁理士 則 近 斎 佑 （ほか１名）第１図 １０ 第２図 第３図 第７図 第８図
Claims (1)
- シーケンスプログラムを格納するプログラムメモリと、
演算の途中結果、データ等の保存を行うデータメモリと
、外部よりの入力信号を取込む入力部と、前記シーケン
スプログラムに基づいて前記入力部より入力される情報
あるいは前記プログラムメモリに保存されるデータとの
間で演算を行う演算制御部と、前記演算制御部の演算結
果を出力する出力部と、プログラムあるいはデータ等の
入力あるいは表示を行うプログラムローダとの間でイン
ターフェイスを行うインターフェイス部とから構成され
、前記シーケンスプログラムをその機能に応じて定周期
処理９割込み処理、バッチ処理等のファンクションに分
割して前記プログラムメモリに格納し、前記演算制御部
に前記ファンクション全選択して実行させる機能を有す
るプログラマブルコントローラに於て、前記データメモ
リに前記ファンクションが実行される毎にそのファンク
ションの識別データを記憶するファンクション実行履歴
メモリエリアを設けたことを特徴とするプログラマブル
コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226951A JPS59119413A (ja) | 1982-12-27 | 1982-12-27 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226951A JPS59119413A (ja) | 1982-12-27 | 1982-12-27 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119413A true JPS59119413A (ja) | 1984-07-10 |
Family
ID=16853169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57226951A Pending JPS59119413A (ja) | 1982-12-27 | 1982-12-27 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119413A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61267804A (ja) * | 1985-05-23 | 1986-11-27 | Meidensha Electric Mfg Co Ltd | プログラムロ−ダによるプロセスデ−タの監視方法 |
| WO1991001197A1 (fr) * | 1989-07-20 | 1991-02-07 | Fanuc Ltd | Procede d'affichage de l'historique du fonctionnement d'une machine |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185548A (en) * | 1981-05-12 | 1982-11-15 | Olympus Optical Co Ltd | Detecting method for computer operation failure |
-
1982
- 1982-12-27 JP JP57226951A patent/JPS59119413A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185548A (en) * | 1981-05-12 | 1982-11-15 | Olympus Optical Co Ltd | Detecting method for computer operation failure |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61267804A (ja) * | 1985-05-23 | 1986-11-27 | Meidensha Electric Mfg Co Ltd | プログラムロ−ダによるプロセスデ−タの監視方法 |
| WO1991001197A1 (fr) * | 1989-07-20 | 1991-02-07 | Fanuc Ltd | Procede d'affichage de l'historique du fonctionnement d'une machine |
| US5323325A (en) * | 1989-07-20 | 1994-06-21 | Fanuc Ltd. | Method of displaying an operation history of a machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59119413A (ja) | プログラマブルコントロ−ラ | |
| JP3167245B2 (ja) | プログラマブルコントローラ動作状態監視装置 | |
| JPS58178408A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
| JP3331357B2 (ja) | プログラマブルコントローラ | |
| JPS60101612A (ja) | プログラマブルコントロ−ラ | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| KR100258893B1 (ko) | 단일 중앙처리부를 이용한 수치제어장치의 구현방법 | |
| JPS60217401A (ja) | プログラムロ−ダ | |
| JPS59216228A (ja) | 文字デ−タ変換処理方式 | |
| JPS59208607A (ja) | デバツグ用簡易シミユレ−タ | |
| JPS62293452A (ja) | メモリｉｃ診断回路 | |
| JPS62162107A (ja) | プログラマブルコントロ−ラにおけるプログラム変更方法 | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
| JPH0527661A (ja) | 任意再現可能なシミユレータ | |
| JP2000056991A (ja) | マルチタスク機能を備えたマイクロコンピュ―タプログラマブルコントロ―ラ及びその制御方法 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPH0619518A (ja) | プログラム呼出し方式 | |
| JPH02226307A (ja) | 数値制御装置 | |
| JPH05297913A (ja) | プログラマブルコントロ−ラ | |
| WO1990001734A1 (en) | Trace control method for pc | |
| JPH02130638A (ja) | データ処理装置 | |
| JPH02183330A (ja) | データ処理装置 | |
| JPS60160466A (ja) | 階層形シ−ケンス制御装置 | |
| JPH04191906A (ja) | プログラマブルコントローラのユーザプログラム実行制御システム | |
| JPH051481B2 (ja) |