JPH051481B2 - - Google Patents
Info
- Publication number
- JPH051481B2 JPH051481B2 JP58088164A JP8816483A JPH051481B2 JP H051481 B2 JPH051481 B2 JP H051481B2 JP 58088164 A JP58088164 A JP 58088164A JP 8816483 A JP8816483 A JP 8816483A JP H051481 B2 JPH051481 B2 JP H051481B2
- Authority
- JP
- Japan
- Prior art keywords
- failures
- abnormality
- failure
- processing
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 51
- 230000006870 function Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004092 self-diagnosis Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14112—Diagnostic, troubleshooting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Description
本発明は、計装制御用プログラマブル・コント
ローラに係り、特にコントローラの異常処理に関
する。 この種のプログラマブル・コントローラ（PC）
は、計装制御用数値演算機能や各種機器のシーケ
ンス制御用論理演算機能を持たせるほかに、確実
な機能動作を得るための異常処理機能を付属させ
ている。この異常処理は、コントローラのハード
ウエア又はソフトウエアによつて自己診断を行
い、その診断結果に異常が検出されると該異常の
内容によつて重故障又は軽故障というような故障
モードを決定して表示、警告等のための出力を得
るようにしている。 ここで、従来の異常処理は、コントローラ毎に
異常の内容によつて一義的に重故障又は軽故障と
して決定する論理が組込まれている。この従来の
異常処理方法では、コントローラがシーケンス処
理重点のシーケンス又は計装処理重点のDDC
（Direct Degital Control）というように用途が
限られる場合には何ら問題はないが、シーケンス
処理と計装処理が同等のレベルのプログラマブ
ル・コントローラの場合には各種異常に対して軽
重の故障モードが一義的に決定されていると制御
対象プラント、設備に適合した故障モード決定が
できなくなり、ユーザの使い勝手も悪くなる欠点
があつた。 例えば、コントローラが発電機、ポンプ等をオ
ン・オフ処理をするシーケンス処理が多いシステ
ムに使用される場合、シーケンス処理の入出力で
あるステータスデータ入力部DI、ステータスデ
ータ出力部DOが故障したときには異常モードと
しては重故障である。これに対して、同じコント
ローラが水処理の薬注制御などDDC処理が多い
システムに使用される場合にはステータスデータ
入出力部DI／DOの故障は異常モードとしては軽
故障になる。このように、シーケンス処理と計装
処理が同等レベルのプログラマブル・コントロー
ラは各種異常に対して該コントローラ側で一義的
に故障モードを決定する方法ではユーザの使い勝
手が悪くなる等の欠点があつた。 本発明は、上述までの事情に鑑みてなされたも
ので、ハードウエア及びソフトウエアで自己診断
した各種異常に対応づけてフラグを持たせ、この
フラグのうち軽重故障を不定とするフラグを持た
せ、各種異常に対する軽重故障モードの設定をユ
ーザが該軽重故障を不定とするフラグについては
ユーザがプログラム設定によつて軽故障か重故障
かを設定可能とすることで同種のコントローラを
使つて制御対象プラント、設備に適合した異常処
理が容易にできるようにしたプログラマブル・コ
ントローラを提供することを目的とする。 第１図は本発明の一実施例を示すプログラマブ
ル・コントローラのブロツク図である。このコン
トローラは、ユーザのシーケンス処理内容が格納
されるシーケンス用ユーザプログラムメモリ１
と、ユーザのDDC処理内容が格納されるDDC用
ユーザプログラムメモリ２と、シーケンス処理を
高速で行う論理演算ユニツト３と、外部ステータ
スデータI1〜Ioの読込みと外部機器へのステータ
スデータO1〜Ooの出力とを行うシーケンス用入
出力回路４と、この入出力回路４の入出力データ
を記憶するバツフアメモリ５と、DDC用入出力
データLM1〜LMnを外部との間で授受するDDC
用入出力回路６と、各種異常の有無を記憶するフ
ラグレジスタ７と、各ブロツクを以下のようにコ
ントロールするCPU８と、故障モードを軽重故
障別に出力するための論理回路９Ｈ，９Ｗ及びフ
アン異常など外部装置の異常検出信号を得る各種
センサ１０とから構成される。 CPU８は入出力回路４から周期的にデータ入
力I1〜Ioを読込んでバツフアメモリ５に書込む。
この書込みが全項目のデータ入力I1〜Ioについて
完了すると、CPU８は論理演算ユニツト３に対
して演算スタートを指令する。論理演算ユニツト
３がシーケンス用論理演算を実行中に、CPU８
はDDC用ユーザプログラムメモリ２のプログラ
ムに従つて入出力回路６から外部情報を読込み、
該情報についてDDC用数値演算を行い、この演
算結果を入出力回路６から出力される。 論理演算ユニツト３はCPU８によつて演算ス
タートをかけられると、シーケンス用ユーザプロ
グラムメモリ１からシーケンス用プログラムを読
出し、入出力バツフアメモリ５のデータを使つた
演算をし、この演算結果を入出力バツフアメモリ
５に書込んでおく。この演算と結果の書込みをユ
ーザシーケンスの最終まで行つた後、論理演算ユ
ニツト３はCPU８に演算完了を知らせる。この
演算完了を通知されたCPU８は、DDC用数値演
算を中止して入出力バツフアメモリ５からシーケ
ンス用出力情報を読出し、読情報を入出力回路４
に書込んで外部に出力させる。この出力制御を終
えるとCPU８は再びDDC用数値演算に戻り、論
理演算ユニツト３による演算完了でシーケンス用
論理演算結果の出力制御に入るという手順をサイ
クリツクに実行する。 次に、フラグレジスタ７のフラグを中心として
異常処理を説明する。 本実施例においては、各種異常に対する軽重故
障モードの振分けを以下の表のように決める。
ローラに係り、特にコントローラの異常処理に関
する。 この種のプログラマブル・コントローラ（PC）
は、計装制御用数値演算機能や各種機器のシーケ
ンス制御用論理演算機能を持たせるほかに、確実
な機能動作を得るための異常処理機能を付属させ
ている。この異常処理は、コントローラのハード
ウエア又はソフトウエアによつて自己診断を行
い、その診断結果に異常が検出されると該異常の
内容によつて重故障又は軽故障というような故障
モードを決定して表示、警告等のための出力を得
るようにしている。 ここで、従来の異常処理は、コントローラ毎に
異常の内容によつて一義的に重故障又は軽故障と
して決定する論理が組込まれている。この従来の
異常処理方法では、コントローラがシーケンス処
理重点のシーケンス又は計装処理重点のDDC
（Direct Degital Control）というように用途が
限られる場合には何ら問題はないが、シーケンス
処理と計装処理が同等のレベルのプログラマブ
ル・コントローラの場合には各種異常に対して軽
重の故障モードが一義的に決定されていると制御
対象プラント、設備に適合した故障モード決定が
できなくなり、ユーザの使い勝手も悪くなる欠点
があつた。 例えば、コントローラが発電機、ポンプ等をオ
ン・オフ処理をするシーケンス処理が多いシステ
ムに使用される場合、シーケンス処理の入出力で
あるステータスデータ入力部DI、ステータスデ
ータ出力部DOが故障したときには異常モードと
しては重故障である。これに対して、同じコント
ローラが水処理の薬注制御などDDC処理が多い
システムに使用される場合にはステータスデータ
入出力部DI／DOの故障は異常モードとしては軽
故障になる。このように、シーケンス処理と計装
処理が同等レベルのプログラマブル・コントロー
ラは各種異常に対して該コントローラ側で一義的
に故障モードを決定する方法ではユーザの使い勝
手が悪くなる等の欠点があつた。 本発明は、上述までの事情に鑑みてなされたも
ので、ハードウエア及びソフトウエアで自己診断
した各種異常に対応づけてフラグを持たせ、この
フラグのうち軽重故障を不定とするフラグを持た
せ、各種異常に対する軽重故障モードの設定をユ
ーザが該軽重故障を不定とするフラグについては
ユーザがプログラム設定によつて軽故障か重故障
かを設定可能とすることで同種のコントローラを
使つて制御対象プラント、設備に適合した異常処
理が容易にできるようにしたプログラマブル・コ
ントローラを提供することを目的とする。 第１図は本発明の一実施例を示すプログラマブ
ル・コントローラのブロツク図である。このコン
トローラは、ユーザのシーケンス処理内容が格納
されるシーケンス用ユーザプログラムメモリ１
と、ユーザのDDC処理内容が格納されるDDC用
ユーザプログラムメモリ２と、シーケンス処理を
高速で行う論理演算ユニツト３と、外部ステータ
スデータI1〜Ioの読込みと外部機器へのステータ
スデータO1〜Ooの出力とを行うシーケンス用入
出力回路４と、この入出力回路４の入出力データ
を記憶するバツフアメモリ５と、DDC用入出力
データLM1〜LMnを外部との間で授受するDDC
用入出力回路６と、各種異常の有無を記憶するフ
ラグレジスタ７と、各ブロツクを以下のようにコ
ントロールするCPU８と、故障モードを軽重故
障別に出力するための論理回路９Ｈ，９Ｗ及びフ
アン異常など外部装置の異常検出信号を得る各種
センサ１０とから構成される。 CPU８は入出力回路４から周期的にデータ入
力I1〜Ioを読込んでバツフアメモリ５に書込む。
この書込みが全項目のデータ入力I1〜Ioについて
完了すると、CPU８は論理演算ユニツト３に対
して演算スタートを指令する。論理演算ユニツト
３がシーケンス用論理演算を実行中に、CPU８
はDDC用ユーザプログラムメモリ２のプログラ
ムに従つて入出力回路６から外部情報を読込み、
該情報についてDDC用数値演算を行い、この演
算結果を入出力回路６から出力される。 論理演算ユニツト３はCPU８によつて演算ス
タートをかけられると、シーケンス用ユーザプロ
グラムメモリ１からシーケンス用プログラムを読
出し、入出力バツフアメモリ５のデータを使つた
演算をし、この演算結果を入出力バツフアメモリ
５に書込んでおく。この演算と結果の書込みをユ
ーザシーケンスの最終まで行つた後、論理演算ユ
ニツト３はCPU８に演算完了を知らせる。この
演算完了を通知されたCPU８は、DDC用数値演
算を中止して入出力バツフアメモリ５からシーケ
ンス用出力情報を読出し、読情報を入出力回路４
に書込んで外部に出力させる。この出力制御を終
えるとCPU８は再びDDC用数値演算に戻り、論
理演算ユニツト３による演算完了でシーケンス用
論理演算結果の出力制御に入るという手順をサイ
クリツクに実行する。 次に、フラグレジスタ７のフラグを中心として
異常処理を説明する。 本実施例においては、各種異常に対する軽重故
障モードの振分けを以下の表のように決める。
【表】
上記表に示すように、CPU関連異常や論理演
算ユニツト異常はコントローラの使用状況がシー
ケンス用、DDC用の何れの場合にも重故障に相
当するとして固定の重故障モードとし、逆にフア
ン異常は固定の軽故障モードとしている。そし
て、ステータスDI，DO異常やDDC用入出力異常
は軽重不定の故障モードとし、この故障にはコン
トローラが主にシーケンス用又はDDC用に使わ
れるかによつて重故障又は軽故障に振分け設定さ
れる。この設定は後述の処理プログラムでユーザ
が任意に軽重故障モードを設定可能とする。な
お、各異常に対するフラグの割当ては重故障に
FOH、軽故障にFOL、ステータスDI異常にF1、ス
テータスDO異常にF2、DDC用入出力異常にF3を
当てる。 従つて、フラグレジスタ７の各フラグは、異常
発生の種別に応じて割当てられ、例えばCPU関
連異常又は論理演算ユニツト異常の発生ではフラ
グFOHの論理“１”として記憶（フラグを立てる）
され、フアン異常発生ではフラグFOLの論理“１”
として記憶される。また、ステータスDI異常の
発生ではフラグF1の論理“１”として記憶され、
ステータスDO異常の発生にはフラグF2が、DDC
用入出力異常の発生にはフラグF3が夫々論理
“１”として記憶される。 ここで、フラグF1〜F3は該当する異常が発生
したか否かをその記憶で特定するが、当該異常が
軽故障か重故障かの判別はユーザが設定するもの
で、この設定は後述の軽重故障モードの処理プロ
グラム中で行われる。 こうした故障モードの振分けとフラグの割当て
における軽重故障出力処理を説明する。CPU８
が何らかの処理実行中に入出力回路４又は６のハ
ードウエアによる自己診断で異常を通知してくる
と、CPU８は通知された内容を判断して入力回
路４のうちデータ入力（DI）側の異常発生では
フラグレジスタ７のフラグF1を立て、データ出
力（DO）側の異常発生ではフラグF2を立て、入
出力回路６の異常発生ではフラグF3を立てる。
ここで、シーケンス用ユーザプログラムメモリ１
の一部にユーザによつて予め作製されるフラグ
F1〜F3に対する軽重故障モードの処理プログラ
ムを有し、このプログラムを使つて論理演算ユニ
ツト３がフラグF1〜F3の成立とこれに対するユ
ーザの軽重故障設定から重故障又は軽故障を判別
し、この判別から対応するフラグFOH又はFOLを立
てる。この論理演算ユニツト３による軽重故障モ
ードの処理完了通知はCPU８に与えられ、この
ときCPU８は夫々の軽重故障モードに従つて論
理回路９Ｈ，９Ｗに振分けて重故障信号出力、軽
故障信号出力を外部に出力する。この論理回路は
前記の表に従つて決められ、軽故障はフアン異常
とフラグFOLの論理和条件になり、重故障は論理
演算ユニツト３の異常とCPU８の異常（ウオツ
チドグドタイマ・メモリバリテイ等）とフラグ
FOHの論理和条件になる。 第２図は論理演算ユニツト３におけるユーザ設
定になる軽重故障モードの決定処理プログラムを
等価回路で例示し、フラグF1又はF2の成立には
重故障フラグFOHを立て、フラグF3の成立には軽
故障フラグFOLを立てるようユーザが処理プログ
ラム中で設定しておく。この例ではコントローラ
が主にシーケンス用として使われる場合のプログ
ラムであり、DDC用として使われる場合にはFOH
とFOLが逆になる。何れの場合も軽重故障モード
の決定処理プログラムはユーザ設定によつて軽重
故障の割当てがシーケンス用ユーザプログラムメ
モリ１上に書込まれており、ユーザによつて任意
に軽重故障モードを設定可能にされ、そのプログ
ラム言語は制御のため他のプログラム言語と同じ
ものを使用してユーザによる故障モード設定を容
易にする。 本実施例によれば、コントローラが主にシーケ
ンス処理に使われる場合、計装処理に使われる場
合、シーケンス処理と計装処理の両方同等に使わ
れる場合など何れの場合にも異常発生に対する処
理を同じにしたコントローラを使用でき、しかも
コントローラの使用状況に応じて各種異常に対す
る故障モードの軽重をユーザが処理プログラム中
で任意に設定することができるし、制御対象に適
合した異常処理を可能にする。また、各種異常に
対して個別のフラグを設け、さらに各個別フラグ
に対する軽重故障を処理プログラム中でユーザが
設定するため、ユーザによる異常処理プログラム
開発を容易にするし、各種異常から軽重故障モー
ドの決定に制御対象の制御状態を条件に組込むこ
とも容易になる。また、異常処理プログラム言語
を使用せずにシーケンスで表現することが可能と
なり、ユーザによる異常処理の管理を容易にす
る。 なお、実施例では入出力回路の異常について故
障モードを設定する場合を示すが、これはハード
ウエア又はソフトウエアで自己診断した結果の各
種異常に対して全てフラグを持たせ、ユーザが各
種異常に対して任意に軽重故障モードをプログラ
ムする構成にできるのは勿論である。 以上のとおり、本発明によれば、異常発生に対
する軽重故障出力処理を同じにするコントローラ
を使用しながらコントローラの使用状況に応じて
軽故障と重故障に分けた異常処理をユーザが容易
に設定できるという効果がある。
算ユニツト異常はコントローラの使用状況がシー
ケンス用、DDC用の何れの場合にも重故障に相
当するとして固定の重故障モードとし、逆にフア
ン異常は固定の軽故障モードとしている。そし
て、ステータスDI，DO異常やDDC用入出力異常
は軽重不定の故障モードとし、この故障にはコン
トローラが主にシーケンス用又はDDC用に使わ
れるかによつて重故障又は軽故障に振分け設定さ
れる。この設定は後述の処理プログラムでユーザ
が任意に軽重故障モードを設定可能とする。な
お、各異常に対するフラグの割当ては重故障に
FOH、軽故障にFOL、ステータスDI異常にF1、ス
テータスDO異常にF2、DDC用入出力異常にF3を
当てる。 従つて、フラグレジスタ７の各フラグは、異常
発生の種別に応じて割当てられ、例えばCPU関
連異常又は論理演算ユニツト異常の発生ではフラ
グFOHの論理“１”として記憶（フラグを立てる）
され、フアン異常発生ではフラグFOLの論理“１”
として記憶される。また、ステータスDI異常の
発生ではフラグF1の論理“１”として記憶され、
ステータスDO異常の発生にはフラグF2が、DDC
用入出力異常の発生にはフラグF3が夫々論理
“１”として記憶される。 ここで、フラグF1〜F3は該当する異常が発生
したか否かをその記憶で特定するが、当該異常が
軽故障か重故障かの判別はユーザが設定するもの
で、この設定は後述の軽重故障モードの処理プロ
グラム中で行われる。 こうした故障モードの振分けとフラグの割当て
における軽重故障出力処理を説明する。CPU８
が何らかの処理実行中に入出力回路４又は６のハ
ードウエアによる自己診断で異常を通知してくる
と、CPU８は通知された内容を判断して入力回
路４のうちデータ入力（DI）側の異常発生では
フラグレジスタ７のフラグF1を立て、データ出
力（DO）側の異常発生ではフラグF2を立て、入
出力回路６の異常発生ではフラグF3を立てる。
ここで、シーケンス用ユーザプログラムメモリ１
の一部にユーザによつて予め作製されるフラグ
F1〜F3に対する軽重故障モードの処理プログラ
ムを有し、このプログラムを使つて論理演算ユニ
ツト３がフラグF1〜F3の成立とこれに対するユ
ーザの軽重故障設定から重故障又は軽故障を判別
し、この判別から対応するフラグFOH又はFOLを立
てる。この論理演算ユニツト３による軽重故障モ
ードの処理完了通知はCPU８に与えられ、この
ときCPU８は夫々の軽重故障モードに従つて論
理回路９Ｈ，９Ｗに振分けて重故障信号出力、軽
故障信号出力を外部に出力する。この論理回路は
前記の表に従つて決められ、軽故障はフアン異常
とフラグFOLの論理和条件になり、重故障は論理
演算ユニツト３の異常とCPU８の異常（ウオツ
チドグドタイマ・メモリバリテイ等）とフラグ
FOHの論理和条件になる。 第２図は論理演算ユニツト３におけるユーザ設
定になる軽重故障モードの決定処理プログラムを
等価回路で例示し、フラグF1又はF2の成立には
重故障フラグFOHを立て、フラグF3の成立には軽
故障フラグFOLを立てるようユーザが処理プログ
ラム中で設定しておく。この例ではコントローラ
が主にシーケンス用として使われる場合のプログ
ラムであり、DDC用として使われる場合にはFOH
とFOLが逆になる。何れの場合も軽重故障モード
の決定処理プログラムはユーザ設定によつて軽重
故障の割当てがシーケンス用ユーザプログラムメ
モリ１上に書込まれており、ユーザによつて任意
に軽重故障モードを設定可能にされ、そのプログ
ラム言語は制御のため他のプログラム言語と同じ
ものを使用してユーザによる故障モード設定を容
易にする。 本実施例によれば、コントローラが主にシーケ
ンス処理に使われる場合、計装処理に使われる場
合、シーケンス処理と計装処理の両方同等に使わ
れる場合など何れの場合にも異常発生に対する処
理を同じにしたコントローラを使用でき、しかも
コントローラの使用状況に応じて各種異常に対す
る故障モードの軽重をユーザが処理プログラム中
で任意に設定することができるし、制御対象に適
合した異常処理を可能にする。また、各種異常に
対して個別のフラグを設け、さらに各個別フラグ
に対する軽重故障を処理プログラム中でユーザが
設定するため、ユーザによる異常処理プログラム
開発を容易にするし、各種異常から軽重故障モー
ドの決定に制御対象の制御状態を条件に組込むこ
とも容易になる。また、異常処理プログラム言語
を使用せずにシーケンスで表現することが可能と
なり、ユーザによる異常処理の管理を容易にす
る。 なお、実施例では入出力回路の異常について故
障モードを設定する場合を示すが、これはハード
ウエア又はソフトウエアで自己診断した結果の各
種異常に対して全てフラグを持たせ、ユーザが各
種異常に対して任意に軽重故障モードをプログラ
ムする構成にできるのは勿論である。 以上のとおり、本発明によれば、異常発生に対
する軽重故障出力処理を同じにするコントローラ
を使用しながらコントローラの使用状況に応じて
軽故障と重故障に分けた異常処理をユーザが容易
に設定できるという効果がある。
第１図は本発明の一実施例を示すプログラマブ
ル・コントローラのブロツク図、第２図は本発明
における故障モード決定プログラムを等価的に示
す回路図である。 １……シーケンス用ユーザプログラムメモリ、
２……DDC用ユーザプログラムメモリ、３……
論理演算ユニツト、４……ステータスDI／DO用
入出力回路、５……ステータスDI／DO用入出力
バツフアメモリ、６……DDCデータ用入出力回
路、７……フラグレジスタ、８……CPU、９Ｈ，
９Ｗ……論理回路、１０……センサ。
ル・コントローラのブロツク図、第２図は本発明
における故障モード決定プログラムを等価的に示
す回路図である。 １……シーケンス用ユーザプログラムメモリ、
２……DDC用ユーザプログラムメモリ、３……
論理演算ユニツト、４……ステータスDI／DO用
入出力回路、５……ステータスDI／DO用入出力
バツフアメモリ、６……DDCデータ用入出力回
路、７……フラグレジスタ、８……CPU、９Ｈ，
９Ｗ……論理回路、１０……センサ。
Claims (1)
- １ シーケンス制御用演算機能と計装制御用演算
機能を有する計装制御用プログラマブル・コント
ローラにおいて、ハードウエア又はソフトウエア
で自己診断した各種異常の発生に対し該異常種別
を重故障と軽故障及び軽重不定の故障に分けて
夫々記憶するフラグレジスタと、前記軽重不定の
故障を軽故障と重故障に振分ける設定がなされ前
記フラグレジスタが記憶する該軽重不定の故障を
該設定に応じて軽故障又は重故障として判定して
出力する処理手段とを備えたことを特徴とする計
装制御用プログラマブル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58088164A JPS59214916A (ja) | 1983-05-19 | 1983-05-19 | 計装制御用プログラマブル．コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58088164A JPS59214916A (ja) | 1983-05-19 | 1983-05-19 | 計装制御用プログラマブル．コントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59214916A JPS59214916A (ja) | 1984-12-04 |
| JPH051481B2 true JPH051481B2 (ja) | 1993-01-08 |
Family
ID=13935283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58088164A Granted JPS59214916A (ja) | 1983-05-19 | 1983-05-19 | 計装制御用プログラマブル．コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59214916A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0820638B2 (ja) * | 1986-08-08 | 1996-03-04 | 株式会社半導体エネルギ−研究所 | 液晶装置およびその作製方法 |
-
1983
- 1983-05-19 JP JP58088164A patent/JPS59214916A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59214916A (ja) | 1984-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH051481B2 (ja) | ||
| JPS5946002B2 (ja) | シ−ケンス制御装置における停電時および復電時の処理方式 | |
| JPS6232510A (ja) | シ−ケンサの異常診断装置 | |
| JPS59114648A (ja) | 診断装置 | |
| JPH0152762B2 (ja) | ||
| JPS59119413A (ja) | プログラマブルコントロ−ラ | |
| JPS58158715A (ja) | プログラマブル・コントロ−ラ | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPH0413728B2 (ja) | ||
| JPS58140815A (ja) | 入出力モジユ−ルの插入ミスを自己診断する機能を備えたプログラマブルシ−ケンスコントロ−ラ | |
| JP2021149290A (ja) | 電子制御装置、情報処理方法、およびプログラム | |
| JPH0192803A (ja) | プログラマブルコントローラ | |
| JPS5833758A (ja) | プログラマブル・コントロ−ラ | |
| JPS62182929A (ja) | マイクロ命令訂正回路 | |
| JPS6215606A (ja) | プログラマブルコントロ−ラの実行速度確認方法 | |
| JPH0411881B2 (ja) | ||
| WO1990001734A1 (en) | Trace control method for pc | |
| JPS6132688B2 (ja) | ||
| JPH03142503A (ja) | プログラマブルコントローラ | |
| JPS6029128B2 (ja) | マイクロプログラム制御装置 | |
| JPH01270102A (ja) | 異常監視方式 | |
| JPH0844583A (ja) | 情報処理装置における診断システム | |
| JPH0640282B2 (ja) | プログラマブルコントロ−ラにおけるプログラムの検証方法 | |
| JPH04123236A (ja) | アラーム処理装置 | |
| JPS6370348A (ja) | プログラムテスト用回路 |