JPS59216228A - 文字デ−タ変換処理方式 - Google Patents
文字デ−タ変換処理方式Info
- Publication number
- JPS59216228A JPS59216228A JP9097983A JP9097983A JPS59216228A JP S59216228 A JPS59216228 A JP S59216228A JP 9097983 A JP9097983 A JP 9097983A JP 9097983 A JP9097983 A JP 9097983A JP S59216228 A JPS59216228 A JP S59216228A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dma
- kanji
- memory
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、漢字を含む文字データを処理するデータ処理
システムにおいて、文字データをドツトパターンへ変換
する処理取代に関する。
システムにおいて、文字データをドツトパターンへ変換
する処理取代に関する。
漢字を含む文字データを扱う端末システム等においては
、処理効率を改善するためにシステム全体・の制御等を
司る・主プロセツサとは別に副プロセッサを設け、文字
データからドツトパターンへの変換処理を以−トに述べ
るような方式で実行している。
、処理効率を改善するためにシステム全体・の制御等を
司る・主プロセツサとは別に副プロセッサを設け、文字
データからドツトパターンへの変換処理を以−トに述べ
るような方式で実行している。
先ず、漢字や英数字等の文字データをメモリに蓄積する
と、主プロセツサは副プロセツサに対しＤ Ｍ Ａパラ
メータ（１）ＭＡ転送の開始アドレスとバイト数）をセ
ットし、起動をかげる。副プロセツサは内部のＤ Ｍ
Ａ ｉ！ｉ制御機構により、ＤＭＡ転送にてメモリから
文字データを順にリードし、漢字以外の文字データは内
部の変換手段でドツトパターンへ変換する。
と、主プロセツサは副プロセツサに対しＤ Ｍ Ａパラ
メータ（１）ＭＡ転送の開始アドレスとバイト数）をセ
ットし、起動をかげる。副プロセツサは内部のＤ Ｍ
Ａ ｉ！ｉ制御機構により、ＤＭＡ転送にてメモリから
文字データを順にリードし、漢字以外の文字データは内
部の変換手段でドツトパターンへ変換する。
漢字データをリードしたＪＪ３合、副プロセツサは主プ
ロセツサに割込みをかける。この割込みを受けた主プロ
セツサは、実行中の処理を中断し、その時点のＤＭＡパ
ラメータ（ＤＭＡ転送バイｌ−ｉとアドレス）を退避し
た後、当該漢字データのドツトパターンの先頭アドレス
とバイト数を新ＤＭＡパラメータとして副プロセツサに
セットし、起動をかける。副プロセツサはその新Ｄ’
Ｍ ＡパラメータにしたがってＤＭＡ転送を行い、メモ
リより該当のドラ；ドパターンをリードする。ドツトパ
ターンのリードを完了すると、副プロセツサは主プロセ
ツサへ終了割込みをかける。主プロセツサは退避中の旧
ＤＭＡパラメータを副プロセツサにセットして（１）起
動をかけ、後続文字データのドツトパターン変換処理を
続行させる。
ロセツサに割込みをかける。この割込みを受けた主プロ
セツサは、実行中の処理を中断し、その時点のＤＭＡパ
ラメータ（ＤＭＡ転送バイｌ−ｉとアドレス）を退避し
た後、当該漢字データのドツトパターンの先頭アドレス
とバイト数を新ＤＭＡパラメータとして副プロセツサに
セットし、起動をかける。副プロセツサはその新Ｄ’
Ｍ ＡパラメータにしたがってＤＭＡ転送を行い、メモ
リより該当のドラ；ドパターンをリードする。ドツトパ
ターンのリードを完了すると、副プロセツサは主プロセ
ツサへ終了割込みをかける。主プロセツサは退避中の旧
ＤＭＡパラメータを副プロセツサにセットして（１）起
動をかけ、後続文字データのドツトパターン変換処理を
続行させる。
このように従来は、漢字データのドツトパターン変換の
度に主プロセツサでＤＭＡパラメータと動作状態の管理
を行うため、主プロセツサのプログラムが複雑化すると
いう問題があった。また主プロセツサを汎用マイクロプ
ロセッサで構成した場合、副プロセツサからの割込み処
理と再起動処理に最底でも数ミリ秒を必要とするため、
処理データ中に漢字データが多いと、その処理のために
主プロセツサが占有される時間が増加し、システム全体
の性能低下を招くという問題があった。
度に主プロセツサでＤＭＡパラメータと動作状態の管理
を行うため、主プロセツサのプログラムが複雑化すると
いう問題があった。また主プロセツサを汎用マイクロプ
ロセッサで構成した場合、副プロセツサからの割込み処
理と再起動処理に最底でも数ミリ秒を必要とするため、
処理データ中に漢字データが多いと、その処理のために
主プロセツサが占有される時間が増加し、システム全体
の性能低下を招くという問題があった。
本発明の目的は、上記の如き問題点を解消した新しい文
字データ変換処理方式を提供することにある。
字データ変換処理方式を提供することにある。
本発明によれば、文字データのドラしくターン変換処理
は、主プロセツサとは独立に副プロセツサだけで行われ
、主プロセツサは副プロセツサに対し最初にＩ） Ｍ
Ａパラメータをセットし起動をかけるだけである。副プ
ロセツサは独力で文字データをＤＭＡ転送によりメモリ
からリードし、漢字データをリードした場合も、内部で
ＤＭＡノ（ラメータの退避、新Ｄ Ｍ Ａパラメータの
作成・設定を行い、該当ドツトパターンをメモリからリ
ードする。
は、主プロセツサとは独立に副プロセツサだけで行われ
、主プロセツサは副プロセツサに対し最初にＩ） Ｍ
Ａパラメータをセットし起動をかけるだけである。副プ
ロセツサは独力で文字データをＤＭＡ転送によりメモリ
からリードし、漢字データをリードした場合も、内部で
ＤＭＡノ（ラメータの退避、新Ｄ Ｍ Ａパラメータの
作成・設定を行い、該当ドツトパターンをメモリからリ
ードする。
また、ＤＭＡパラメータの作成に伴う副プロセツサの複
雑化や速度低下を回避するため、本発明によれば、漢字
のドツトパターンは定長データとしてメモリの連続した
アドレスに順番に格納され、漢字データは対応ドツトパ
ターンのメモリにおける配列順番のコードとしてメモリ
に格納される。
雑化や速度低下を回避するため、本発明によれば、漢字
のドツトパターンは定長データとしてメモリの連続した
アドレスに順番に格納され、漢字データは対応ドツトパ
ターンのメモリにおける配列順番のコードとしてメモリ
に格納される。
以下、本発明の一実施例について詳、ｔ、ｌｌＩ Ｋ説
明する。
明する。
第１図は本発明に係る端末システムの全体構成図である
。
。
１はシステム全体の制御を司る主プロセツサ、２はプロ
グラムや漢字ドツトパターン、文字データ等を記憶する
主メモリ、３は主メモリ２のリード／ライトを制御する
メモリ制御部、４はシステムの電源投入時に、フロッピ
ディスク駆動装置５に装填されたフロッピディスクに書
き込まれていルフログラムや漢字ドツトパターンを主メ
モリ２ヘライトさせる機能を有するフロッピディスク制
御部である。６は通信回線制御部であり、ホスト・シス
テムから送られて来るデータを直並列変換し、規定され
た手順に基づいて、有効なデータのみを主メモリ２の通
信専用バッファエリアに書き込んだり、ホストシステム
へ応答を返したりする機能を有する。
グラムや漢字ドツトパターン、文字データ等を記憶する
主メモリ、３は主メモリ２のリード／ライトを制御する
メモリ制御部、４はシステムの電源投入時に、フロッピ
ディスク駆動装置５に装填されたフロッピディスクに書
き込まれていルフログラムや漢字ドツトパターンを主メ
モリ２ヘライトさせる機能を有するフロッピディスク制
御部である。６は通信回線制御部であり、ホスト・シス
テムから送られて来るデータを直並列変換し、規定され
た手順に基づいて、有効なデータのみを主メモリ２の通
信専用バッファエリアに書き込んだり、ホストシステム
へ応答を返したりする機能を有する。
７は副プロセツサであり、（１）主プロセツサ１からの
起動でＤＭＡ転送にて文字データを主メモリ２からリー
ドする。、（１υ英数字やカナ等の非漢字データを内部
でドツトパターンに変換する、（＋＋＋）漢字データを
リードした場合、］） Ｍ Ａバラメークを退避し、醍
「ＤΔ４Ａパラメータを生成する１、ＧＶ）新Ｄ ＭＡ
パラメータにしたがって漢字のドツトパターンをＤＭ
Ａ転送で主メモリ２がらリードする、（Ｖ−漢字ドツト
パターンのリードを完了すると、退避中の旧Ｉ）ＭＡパ
ラメータを復旧し、文字データのＤＭＡ転送を杓υ：１
する、υＯドツトパターンをビデオメモリ制御部８を介
しビデオメモリ１ｏヘライトさせたり、ビデオ装置の表
示部分のどの位置に文字を表示させるかな制御する、等
々のイ２七能を有する。
起動でＤＭＡ転送にて文字データを主メモリ２からリー
ドする。、（１υ英数字やカナ等の非漢字データを内部
でドツトパターンに変換する、（＋＋＋）漢字データを
リードした場合、］） Ｍ Ａバラメークを退避し、醍
「ＤΔ４Ａパラメータを生成する１、ＧＶ）新Ｄ ＭＡ
パラメータにしたがって漢字のドツトパターンをＤＭ
Ａ転送で主メモリ２がらリードする、（Ｖ−漢字ドツト
パターンのリードを完了すると、退避中の旧Ｉ）ＭＡパ
ラメータを復旧し、文字データのＤＭＡ転送を杓υ：１
する、υＯドツトパターンをビデオメモリ制御部８を介
しビデオメモリ１ｏヘライトさせたり、ビデオ装置の表
示部分のどの位置に文字を表示させるかな制御する、等
々のイ２七能を有する。
９はビデオ制御部であり、ビデオメモリＩＯのデータを
ビデオメモリ制御部８を介し′℃リードし、ビデオ装９
ｊへ送出する機能を有する。１ｊはシステムバスである
。
ビデオメモリ制御部８を介し′℃リードし、ビデオ装９
ｊへ送出する機能を有する。１ｊはシステムバスである
。
第２図は上記副プロセツサ７の概略ブロック図である。
同図において、２１はＰＩＯ制ｉｒｒ′１１部、２２は
ＤＭＡ制御部、るはマイクロプログラム実行部、冴はマ
イクロプログラムを格納するＲＯＭ、２５はＲＡＭ、届
は英数字やカナ文字のドツトパターンを発生する文字発
生器（ＣＧ）である。
ＤＭＡ制御部、るはマイクロプログラム実行部、冴はマ
イクロプログラムを格納するＲＯＭ、２５はＲＡＭ、届
は英数字やカナ文字のドツトパターンを発生する文字発
生器（ＣＧ）である。
Ｐ １０１ｉ１ｉ御部２１は主プロセツサ１からのＰＩ
Ｏ（Ｐｒｏｇｒａｍ Ｉｎｐｕｔ ＆、 ０ｕｔｐｕｔ
）命令を解読し、ライト系命令ならば内部の各独レジ
スタ、カウンタにシステムバス１１のデータをセットし
、！ｊ −ト糸命令ならば内部の各種レジスタ、カウン
タの値ｒシステノ・バス１１へ出力する制御を主に実行
する。
Ｏ（Ｐｒｏｇｒａｍ Ｉｎｐｕｔ ＆、 ０ｕｔｐｕｔ
）命令を解読し、ライト系命令ならば内部の各独レジ
スタ、カウンタにシステムバス１１のデータをセットし
、！ｊ −ト糸命令ならば内部の各種レジスタ、カウン
タの値ｒシステノ・バス１１へ出力する制御を主に実行
する。
Ｄ ｈｉ Ａ ’＋ｉｉ：Ｊ御部２２は、Ｄ Ｍ Ａア
ドレスレジスタ／カウンタ、ＤＭＡバイトカウンタ、Ｉ
）ＭＡフシ−ンスコントローラを有し、これらによりシ
ステムバス１１を介して主メモリ２のデータをＩ） Ｍ
Ａ転送にてリードし”’ＣＩ−’ｉ部の］） ）Ｊ
Ａデータｌ／ラスタへ七ツトする制御を行う。マイクロ
プログラム実行部んは、Ｊ、ｔ ＯＭ ７Ａに格納され
ているマイクロプログラムにしたがって、内部バス２７
経出でＰＩＯ制Ｅｌ１１部２１、ＤＭＡ制御部２２、ビ
デオメモリ制御部８の制御、それらとの間のデータ授受
、＠詐や判定等を実行する。
ドレスレジスタ／カウンタ、ＤＭＡバイトカウンタ、Ｉ
）ＭＡフシ−ンスコントローラを有し、これらによりシ
ステムバス１１を介して主メモリ２のデータをＩ） Ｍ
Ａ転送にてリードし”’ＣＩ−’ｉ部の］） ）Ｊ
Ａデータｌ／ラスタへ七ツトする制御を行う。マイクロ
プログラム実行部んは、Ｊ、ｔ ＯＭ ７Ａに格納され
ているマイクロプログラムにしたがって、内部バス２７
経出でＰＩＯ制Ｅｌ１１部２１、ＤＭＡ制御部２２、ビ
デオメモリ制御部８の制御、それらとの間のデータ授受
、＠詐や判定等を実行する。
第３図はＤＭＡ制御部２２の要部構成を示すブロック図
である。
である。
ＰＩＯコマンドデコーダ３１は、主プロセツサ１からｆ
） Ｉ Ｏ命令発行時に確定するＰＩＯライト信号ｌ０
ＷＳ’ｌｌ’Ｂ−Ｎが低レベルの時にシステムノくス１
１のアドレス信号ＣＡ２〜０−Ｐの２進値によって、Ｄ
ＭＡバイトカウンタ３５及びＤＭＡアドレスタジスタ
／カウンタ３７へのロード信号ＬＤ１３ＣＲ−ＮとＬ
Ｉ） Ｄ Ａ Ｒ−Ｎを出力し、それを各々２人カオア
回路３４と３６の一方の入力端子に与える。
） Ｉ Ｏ命令発行時に確定するＰＩＯライト信号ｌ０
ＷＳ’ｌｌ’Ｂ−Ｎが低レベルの時にシステムノくス１
１のアドレス信号ＣＡ２〜０−Ｐの２進値によって、Ｄ
ＭＡバイトカウンタ３５及びＤＭＡアドレスタジスタ
／カウンタ３７へのロード信号ＬＤ１３ＣＲ−ＮとＬ
Ｉ） Ｄ Ａ Ｒ−Ｎを出力し、それを各々２人カオア
回路３４と３６の一方の入力端子に与える。
オア回路３４の出力が低レベルになっている間、セレク
タあと３９はそれぞれシステムノくス１１のデータ信号
ＣＤ Ｂ １５〜８−ＰとＣＤＢ７〜ｏ −ｐを選択し
て、出力端子に出力し、それをＤＭＡアドレスレジスタ
／カウンタあのＩ １５〜■８と■７〜ＩＯの各入力へ
与える。これによってＤＭＡバイトカウンタあに主プロ
セツサからのＤＭＡ転送ノくイト数がセットされる。同
様にＤＭＡアドレスレジスタ／カウンタ３７にも、オア
回路３６の出力が低レベルになる事によって、ＤＭＡス
タートアドレスかセットされる。このようにし゛〔セッ
トされたＤＭＡアドレスレジスタ／カウンタ３７の内容
は、ＤＭＡ転送時に主プロセツサ側より送出されて来る
ＤＭ Ａ ＷＦ可個号ＤＭＡＡＣＫ−Ｎの低レベル時に
イネーブルされるバッファ回路４１をブｒし、７ステノ
＼バス１１のアドレスノ（ス’ＩＢ号ＣＡ １５〜０−
Ｐへ出力される。
タあと３９はそれぞれシステムノくス１１のデータ信号
ＣＤ Ｂ １５〜８−ＰとＣＤＢ７〜ｏ −ｐを選択し
て、出力端子に出力し、それをＤＭＡアドレスレジスタ
／カウンタあのＩ １５〜■８と■７〜ＩＯの各入力へ
与える。これによってＤＭＡバイトカウンタあに主プロ
セツサからのＤＭＡ転送ノくイト数がセットされる。同
様にＤＭＡアドレスレジスタ／カウンタ３７にも、オア
回路３６の出力が低レベルになる事によって、ＤＭＡス
タートアドレスかセットされる。このようにし゛〔セッ
トされたＤＭＡアドレスレジスタ／カウンタ３７の内容
は、ＤＭＡ転送時に主プロセツサ側より送出されて来る
ＤＭ Ａ ＷＦ可個号ＤＭＡＡＣＫ−Ｎの低レベル時に
イネーブルされるバッファ回路４１をブｒし、７ステノ
＼バス１１のアドレスノ（ス’ＩＢ号ＣＡ １５〜０−
Ｐへ出力される。
一方、ＥＯコマンドデコータ３２ハ、マイクロプログラ
ム実行郡乙かものレジスタリード／ライト命令発行時に
確定するレジスタライト信号ＥＯＷＳＴＢ−Ｎの低レベ
ル時に内部〕くスｄのアドレス信号ＩＡ２〜０−Ｐの２
進値によって、ＤＭＡノくイトカウンタ３５及びｌ）
Ｍ Ａアドレスレジスタ／カウンタ３７へのロード信号
、即ちＥＯＬＤＢＣＲ−ＮとＥ ＯＬ Ｊ） Ｄ Ａ
Ｒ−Ｎを出力し、これを各々２人カオア回路３４と３６
の他方の入力端子に与えて（・る。オア回路３４の出力
が低レベルに７．Ｃつで（・る間、セレクタ３８と３９
は、マイクロプログラム実行部おのライト命令発行時に
高レベルとなる信号ＥＯＷ−ｐによって、内部バス２７
のデータ信号Ｇ Ｄ Ｂ １５〜８−ＰとＧＤＢ７〜０
−Ｐをそれぞれ選択して、出力端子に出力し、これをＤ
ＭＡアドレスレジスタ／カウンタ３５の入力Ｉ １５〜
工８と入力Ｉ７〜■０へと与えている。これによって、
カウンタ３５にはマイクロプログラム制御部２７からＤ
Ｍ Ａ転送バイト数がセットされる。同様にＤＭＡ７
ドレスレジスタ／カウンタ３７にも、オア回路＋３０の
出力がイ氏しヘルになる午によってＤ Ｍ Ａスタート
アドレスがセットされる。
ム実行郡乙かものレジスタリード／ライト命令発行時に
確定するレジスタライト信号ＥＯＷＳＴＢ−Ｎの低レベ
ル時に内部〕くスｄのアドレス信号ＩＡ２〜０−Ｐの２
進値によって、ＤＭＡノくイトカウンタ３５及びｌ）
Ｍ Ａアドレスレジスタ／カウンタ３７へのロード信号
、即ちＥＯＬＤＢＣＲ−ＮとＥ ＯＬ Ｊ） Ｄ Ａ
Ｒ−Ｎを出力し、これを各々２人カオア回路３４と３６
の他方の入力端子に与えて（・る。オア回路３４の出力
が低レベルに７．Ｃつで（・る間、セレクタ３８と３９
は、マイクロプログラム実行部おのライト命令発行時に
高レベルとなる信号ＥＯＷ−ｐによって、内部バス２７
のデータ信号Ｇ Ｄ Ｂ １５〜８−ＰとＧＤＢ７〜０
−Ｐをそれぞれ選択して、出力端子に出力し、これをＤ
ＭＡアドレスレジスタ／カウンタ３５の入力Ｉ １５〜
工８と入力Ｉ７〜■０へと与えている。これによって、
カウンタ３５にはマイクロプログラム制御部２７からＤ
Ｍ Ａ転送バイト数がセットされる。同様にＤＭＡ７
ドレスレジスタ／カウンタ３７にも、オア回路＋３０の
出力がイ氏しヘルになる午によってＤ Ｍ Ａスタート
アドレスがセットされる。
以上のように、主プロセツザ１或いはマイクロプログラ
ム制御部邪の何れによってもセラトスることができるＤ
ＭＡバイトカウンタ３５及びＤ Ｍ Ａアドレスレジス
タ／カウンタ３７の値は、以下に述べる方法にてマイク
ロプログラムｆｉｉｌＪ御部Ｚうにり、１：み取らせる
事ができる。ｆｆ１Ｊち、ＥＯコマンドデコーダ３２に
於いて、副プロセツサの１７ジスタリ一ド命令発行時に
確定するレジスタリード信号Ｅ ＯＲ５ＴＢ−Ｎが低レ
ベルのとき、内部バス２７のアドレス信号ＩＡ２〜０．
−Ｐの２進値によって、ＤＭＡアドレスレジスタ／カウ
ンタ３７の出力０１５〜Ｏ０の通訳信号であるＤ Ａ
ＲＳ Ｅ Ｌ −１３か高レベルとなって、これがセレ
クタ４０のＳ人力に与えられる。
ム制御部邪の何れによってもセラトスることができるＤ
ＭＡバイトカウンタ３５及びＤ Ｍ Ａアドレスレジス
タ／カウンタ３７の値は、以下に述べる方法にてマイク
ロプログラムｆｉｉｌＪ御部Ｚうにり、１：み取らせる
事ができる。ｆｆ１Ｊち、ＥＯコマンドデコーダ３２に
於いて、副プロセツサの１７ジスタリ一ド命令発行時に
確定するレジスタリード信号Ｅ ＯＲ５ＴＢ−Ｎが低レ
ベルのとき、内部バス２７のアドレス信号ＩＡ２〜０．
−Ｐの２進値によって、ＤＭＡアドレスレジスタ／カウ
ンタ３７の出力０１５〜Ｏ０の通訳信号であるＤ Ａ
ＲＳ Ｅ Ｌ −１３か高レベルとなって、これがセレ
クタ４０のＳ人力に与えられる。
この時、セレクタ４０はイネーブル人力Ｅに先述したＥ
ＯＲ８ＴＩＪ−Ｎが与えられ′Ｃいるので、入力Ｉ １
５〜ＩＯ人力に与えられたＤＭＡアドレスレジスタ／カ
ウンタ３７の出力０１５〜００を副プロセツサの内部バ
ス２７のデータイ１１号Ｇ Ｄ Ｂ １５〜ｏ −ｐに
反映させる。これによって、マイクロプログラム実行部
おはＤＭＡアドレスレジスタ／カウンタ３７の値を読み
取ることができる。
ＯＲ８ＴＩＪ−Ｎが与えられ′Ｃいるので、入力Ｉ １
５〜ＩＯ人力に与えられたＤＭＡアドレスレジスタ／カ
ウンタ３７の出力０１５〜００を副プロセツサの内部バ
ス２７のデータイ１１号Ｇ Ｄ Ｂ １５〜ｏ −ｐに
反映させる。これによって、マイクロプログラム実行部
おはＤＭＡアドレスレジスタ／カウンタ３７の値を読み
取ることができる。
同じ状態圧あって、ＥＯコマンドデコータ３２の出力信
号Ｄ Ａ ＲＳ Ｅ Ｌ −Ｐが低レベルの場合には、
セレクタ４００人力０１５〜０が選択されＤＭＡバイト
カウンタ３５の出力０１５〜０の値をＧ Ｄ Ｂ １５
〜〇−Ｐ ＶＣ反’ｌさせ、マイクロプログラム実行部
２３に、読み取らせる事が出来る。
号Ｄ Ａ ＲＳ Ｅ Ｌ −Ｐが低レベルの場合には、
セレクタ４００人力０１５〜０が選択されＤＭＡバイト
カウンタ３５の出力０１５〜０の値をＧ Ｄ Ｂ １５
〜〇−Ｐ ＶＣ反’ｌさせ、マイクロプログラム実行部
２３に、読み取らせる事が出来る。
なお、図中省略されているが、ＤＭＡ制御部２２には、
マイクロプログジム実行ＷＳ２３の管理下で、システム
バス１１へのＤ Ｍ Ａリクエストの送出、ソれに対す
る応答の検出を行いながら、バッファ回路４１の値（７
ドレス）のシステムバス１１への送出ｆｌｉｌＪ ０１
、 Ｄ Ｍ Ａバイトカウンタ３５のデクリメント制
御、ＤＭＡアドレスレジスタ／カウンタ３７のインクリ
メント制御を行うシーケンス制御部が存在する。また、
ＤＭＡバイトカウンタあのボロー出力信号ＢＣＲＥＱ７
．−Ｎは、内部バス２７を介してマイクロプログラム制
御部β側で監視される５第４図は主メモリ２のメモリー
ｒツブである。この図において、割込テーブルは各種の
割込毎に飛先アドレスを指定するためのエリアであり、
ワークエリアはプログラノ、が必灸υし応じて自由に使
用できるエリアである。プログラムエリアはシステム全
体の制御を行うメインプログラムの入るエリアであり、
漢字パターンエリアは漢字のドツトパターンを一定のバ
ーｆ ）数でＲ：４番に６己ｉＬ″ｉ、さゼｌこエリア
である。データエリアは通信回かり制御部６にて取り込
まれたデータ及びホストシステムへの応答データの入る
エリアであり、ドツトパターンに展開すべぎ文字データ
も主プロセツサ１により編集されてこのエリアに格納さ
れる。プートストラッププログラムエリアは、システム
の電源投入時（或いはゼネラルリセット時）にフロッピ
ディスクのデータをメインメモリヘロードさせたり、シ
ステムのテストを実行したりするブートストラッププロ
グラムの入るエリアで、この部分のみはＲＯＭ （Ｒｅ
ａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）で、その他の部分は
ＲＡ Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ ）となっている０第５図と第６図は３２ Ｘ ３２
ドツトの漢字ドツトパターンがどのようなｊｌ（１番で
メモリデータに展開されるかを説明するものである。ｗ
Ｊ５図の如（パターンの左上から８ドツト１′つ１バイ
トのデータとされ、１つのドツトパターンは計１２８ハ
イドのデータとして表現される。これをシリアルなメモ
リ上に展開したのが第６図であり、バイト（１）からバ
イト（１２８）のデータが順番にメモリ内に書き込まれ
る事になる。このようにさ」ｔた数多くの漢字ドツトパ
ターンは、先述した主メモリ２の漢字パターンエリアに
順番圧格納される。
マイクロプログジム実行ＷＳ２３の管理下で、システム
バス１１へのＤ Ｍ Ａリクエストの送出、ソれに対す
る応答の検出を行いながら、バッファ回路４１の値（７
ドレス）のシステムバス１１への送出ｆｌｉｌＪ ０１
、 Ｄ Ｍ Ａバイトカウンタ３５のデクリメント制
御、ＤＭＡアドレスレジスタ／カウンタ３７のインクリ
メント制御を行うシーケンス制御部が存在する。また、
ＤＭＡバイトカウンタあのボロー出力信号ＢＣＲＥＱ７
．−Ｎは、内部バス２７を介してマイクロプログラム制
御部β側で監視される５第４図は主メモリ２のメモリー
ｒツブである。この図において、割込テーブルは各種の
割込毎に飛先アドレスを指定するためのエリアであり、
ワークエリアはプログラノ、が必灸υし応じて自由に使
用できるエリアである。プログラムエリアはシステム全
体の制御を行うメインプログラムの入るエリアであり、
漢字パターンエリアは漢字のドツトパターンを一定のバ
ーｆ ）数でＲ：４番に６己ｉＬ″ｉ、さゼｌこエリア
である。データエリアは通信回かり制御部６にて取り込
まれたデータ及びホストシステムへの応答データの入る
エリアであり、ドツトパターンに展開すべぎ文字データ
も主プロセツサ１により編集されてこのエリアに格納さ
れる。プートストラッププログラムエリアは、システム
の電源投入時（或いはゼネラルリセット時）にフロッピ
ディスクのデータをメインメモリヘロードさせたり、シ
ステムのテストを実行したりするブートストラッププロ
グラムの入るエリアで、この部分のみはＲＯＭ （Ｒｅ
ａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）で、その他の部分は
ＲＡ Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ ）となっている０第５図と第６図は３２ Ｘ ３２
ドツトの漢字ドツトパターンがどのようなｊｌ（１番で
メモリデータに展開されるかを説明するものである。ｗ
Ｊ５図の如（パターンの左上から８ドツト１′つ１バイ
トのデータとされ、１つのドツトパターンは計１２８ハ
イドのデータとして表現される。これをシリアルなメモ
リ上に展開したのが第６図であり、バイト（１）からバ
イト（１２８）のデータが順番にメモリ内に書き込まれ
る事になる。このようにさ」ｔた数多くの漢字ドツトパ
ターンは、先述した主メモリ２の漢字パターンエリアに
順番圧格納される。
ドツトパターンに変換すべきデータの一例を第７図に出
す。この図において、メモリアドレスｍ→−１０のデー
タ×°“ＩＢ″は漢字データへの切替えを示すコードで
あり、その次のアドレスのデータ・ＣＮＴは、次に続く
漢字データのバイト数を示す。
す。この図において、メモリアドレスｍ→−１０のデー
タ×°“ＩＢ″は漢字データへの切替えを示すコードで
あり、その次のアドレスのデータ・ＣＮＴは、次に続く
漢字データのバイト数を示す。
この例では、６バイトの決手データ（（，１ＯＤＥ、〜
Ｃ０ＤＥ、）が続（ので、ＣＮ Ｔ ＝ ６となる。漢
字データは１文字当り２バイトで表現される。前述のよ
うに、漢字のドツトパターンは１２８バイト長データと
して主メモリ２のデータエリア内に）Ｋ 掛に配列され
格納されているが、漢字データは対応ドツトパターンの
配列順番を示すコードどして表現されている。
Ｃ０ＤＥ、）が続（ので、ＣＮ Ｔ ＝ ６となる。漢
字データは１文字当り２バイトで表現される。前述のよ
うに、漢字のドツトパターンは１２８バイト長データと
して主メモリ２のデータエリア内に）Ｋ 掛に配列され
格納されているが、漢字データは対応ドツトパターンの
配列順番を示すコードどして表現されている。
次に、文字データのドツトパターンへの変換処理につい
て、第８図のフローチャートを参照しながら説明する。
て、第８図のフローチャートを参照しながら説明する。
主メモリ２のデータエリア内の文字データをドツトパタ
ーンに変換し“〔弐示さ−ビる場合、先１゛主プロセッ
サ１は、開始アドレス（第７図の７７Ｌ）をＤ Ｍ Ａ
７ドレスレジスク／カウンタ３７へ、全データのバイ
ト数をｌ１ｉＡバイトカウンクあへ、それぞれ前述のよ
うにしてセットした候、副プロセツサ７に起動をかける
。これにより、副プロセツサ７は主プロセツサ１とは独
立に、第８図を示す処理を開始する。
ーンに変換し“〔弐示さ−ビる場合、先１゛主プロセッ
サ１は、開始アドレス（第７図の７７Ｌ）をＤ Ｍ Ａ
７ドレスレジスク／カウンタ３７へ、全データのバイ
ト数をｌ１ｉＡバイトカウンクあへ、それぞれ前述のよ
うにしてセットした候、副プロセツサ７に起動をかける
。これにより、副プロセツサ７は主プロセツサ１とは独
立に、第８図を示す処理を開始する。
マイクロプログラム実行部器はＤＭＡ制御部２２のシー
ケンス制御部を起動する（■）。シーケンス制御部はシ
ステムバス１１１ｃ Ｄ Ｍ Ａリクエストを送出し、
それに対する庁定応答を検出するとバッファ回路４１よ
り、ＤＭＡアドレスをシステムバス１１に送出させると
ともに、リード信号を送出する。
ケンス制御部を起動する（■）。シーケンス制御部はシ
ステムバス１１１ｃ Ｄ Ｍ Ａリクエストを送出し、
それに対する庁定応答を検出するとバッファ回路４１よ
り、ＤＭＡアドレスをシステムバス１１に送出させると
ともに、リード信号を送出する。
これにより、１バイトの文字が主メモリ２よりＤＭＡ転
送され、この文字データはマイクロプログラム実行部る
に読み込まれる（■）。Ｄ Ｍ Ａ制御部２２内のシー
ケンス制御部は、ＤＭＡバイトカウンタ３５の値を−１
し、ＤＭＡアドレスレジスタ／カウンタ３７の値を＋１
する。
送され、この文字データはマイクロプログラム実行部る
に読み込まれる（■）。Ｄ Ｍ Ａ制御部２２内のシー
ケンス制御部は、ＤＭＡバイトカウンタ３５の値を−１
し、ＤＭＡアドレスレジスタ／カウンタ３７の値を＋１
する。
マイクロプログラム実行部おは、リードした文字データ
がＸ ” Ｉ Ｂ ’コードであるか判定しく■）、Ｎ
Ｏであれば、その文字データによってＣＧ２６をアクセ
スしてドツトパターンを発生させ、それを内Ｕｌ＋バス
２７経由でビデオメモリ制御部８へ転送し、ビデオメモ
リ１０に書き込ませる（■）。この処理を終了すると、
マイクロプログラム実行部βはＢＣＲＥ Ｑ Ｚ −Ｎ
（，７号をチェックし、１月４Ａバイトカソンタ３５
のｆｆｉ （Ｂ ＣＲ）がゼロが判定する（■）。
がＸ ” Ｉ Ｂ ’コードであるか判定しく■）、Ｎ
Ｏであれば、その文字データによってＣＧ２６をアクセ
スしてドツトパターンを発生させ、それを内Ｕｌ＋バス
２７経由でビデオメモリ制御部８へ転送し、ビデオメモ
リ１０に書き込ませる（■）。この処理を終了すると、
マイクロプログラム実行部βはＢＣＲＥ Ｑ Ｚ −Ｎ
（，７号をチェックし、１月４Ａバイトカソンタ３５
のｆｆｉ （Ｂ ＣＲ）がゼロが判定する（■）。
Ｊ３ Ｃ１１（０ならばステップ■へ戻り、Ｊ）ＭＡ匍
ｊ御部２２に次の文字データの、ＬＩ Ｍ Ａ転送を指
示する。
ｊ御部２２に次の文字データの、ＬＩ Ｍ Ａ転送を指
示する。
ＢＣＲ二〇ならば、生プロセッサ１に、１邊了割込みを
かけ、処Ｊ事を完了する（■）。
かけ、処Ｊ事を完了する（■）。
Ｘ ” １ ］３ ”コードをリードした場合（ステッ
プ■の判定結果かＹ Ｅ Ｓの場合）、１１゛クロプロ
グラム実行部２３はＤ Ｍ Ａ開側１部２２を起動し、
主メモリ２の次アドレスにあるＣＮＴコードをＤ ＭＡ
転送させる。マイクロプログラム実行部２３はＣＮＴコ
ードをリードしＣＱ）、ぞれをＪＩ ＡΔする内のカウ
ンタＮ 、 Ｉ’、、Ｉにセットする（■）。１）いで
、Ｄへ・［為制御部乙を起４ｂシ（［相］）、１バイト
の文字データをリードしてＲＡ Ｍ ２！５のワークエ
リアに格納しく■）、カウンタＮを−１する（■）。カ
ウンタＮの値（Ｎ）かゼロか判定しくＱ）、Ｎｅｏなら
ばステップ０へ戻る。このようにして、ＮＣ？Ｒコード
で示されるバイＦ ｋ＜の文字データ（漢字データ）を
ＤＭＡ転送にて１バイトずつ順にリードし、Ｉｔ Ａ
Ｍ ２５のワークエリアに格納する。第７図に示す例で
は、アドレスｍ＋１２〜ｍ＋１８までの６バイト分に５
文字分）の漢字データがリードされる。
プ■の判定結果かＹ Ｅ Ｓの場合）、１１゛クロプロ
グラム実行部２３はＤ Ｍ Ａ開側１部２２を起動し、
主メモリ２の次アドレスにあるＣＮＴコードをＤ ＭＡ
転送させる。マイクロプログラム実行部２３はＣＮＴコ
ードをリードしＣＱ）、ぞれをＪＩ ＡΔする内のカウ
ンタＮ 、 Ｉ’、、Ｉにセットする（■）。１）いで
、Ｄへ・［為制御部乙を起４ｂシ（［相］）、１バイト
の文字データをリードしてＲＡ Ｍ ２！５のワークエ
リアに格納しく■）、カウンタＮを−１する（■）。カ
ウンタＮの値（Ｎ）かゼロか判定しくＱ）、Ｎｅｏなら
ばステップ０へ戻る。このようにして、ＮＣ？Ｒコード
で示されるバイＦ ｋ＜の文字データ（漢字データ）を
ＤＭＡ転送にて１バイトずつ順にリードし、Ｉｔ Ａ
Ｍ ２５のワークエリアに格納する。第７図に示す例で
は、アドレスｍ＋１２〜ｍ＋１８までの６バイト分に５
文字分）の漢字データがリードされる。
ステップ［相］の４′υ定結果がＹＥ Ｓ Ｋなると、
マイクロプログラム実行部路は前述のようにして、ＤＮ
Ｉ人バイトカウンタ３ｂどＤＭＡアドレスレジスタ／カ
ウンタ３７ ノ値（１） Ｍ Ａバジメータ）ヲセレク
タ４０を通じて内部バス２１に出力させ、それをＲＡＮ
１２５内の退僻エリアに格納する（■）。次にマイクロ
プログラム実行部おは、ＲＡ Ｍ ２５のワークエリア
から漢字データ（２バイト）を先頭のものからＪｌｔｑ
に１文字分取り出し、ＤＭＡ開始アドレス（ドツトパタ
ーンの先頭アドレス）を次式洗よってｆｆ１１３￥−す
る（ｏ）。
マイクロプログラム実行部路は前述のようにして、ＤＮ
Ｉ人バイトカウンタ３ｂどＤＭＡアドレスレジスタ／カ
ウンタ３７ ノ値（１） Ｍ Ａバジメータ）ヲセレク
タ４０を通じて内部バス２１に出力させ、それをＲＡＮ
１２５内の退僻エリアに格納する（■）。次にマイクロ
プログラム実行部おは、ＲＡ Ｍ ２５のワークエリア
から漢字データ（２バイト）を先頭のものからＪｌｔｑ
に１文字分取り出し、ＤＭＡ開始アドレス（ドツトパタ
ーンの先頭アドレス）を次式洗よってｆｆ１１３￥−す
る（ｏ）。
ＤＭＡ開始アドレス−１２８Ｘ （＠字データ）＋べ一
スア１゛レス ここでベースアドレスは、主メモリ２の漢字パターンエ
リアの先頭アドレス（第４図のアドレスＸ”２０００”
）である。このように、本発明は漢字のドツトパターン
を定長（１２８バイト）のデータとして漢字パターンエ
リアに順番に配列し、その配列順番で漢字データを灰現
するので、極めて簡単な計算によりへ字ドツトパターン
のＩ） Ｍ Ａアドレスを迅速に求めることができる。
スア１゛レス ここでベースアドレスは、主メモリ２の漢字パターンエ
リアの先頭アドレス（第４図のアドレスＸ”２０００”
）である。このように、本発明は漢字のドツトパターン
を定長（１２８バイト）のデータとして漢字パターンエ
リアに順番に配列し、その配列順番で漢字データを灰現
するので、極めて簡単な計算によりへ字ドツトパターン
のＩ） Ｍ Ａアドレスを迅速に求めることができる。
マイクロプログラム実行部おは、求めたＤＭＡ開始アド
レスを前述のようにしてＪ）Δ１Ａアドレスレジスタ／
カウンタ３７にセットしく＠）、同様にＤＭＡ転送バイ
ト数（漢字ドツトパターンのバイト数であり、ここでは
１２８バイト）をＤ Ｍ Ａバイトカウンタ３５にセッ
トしくｏ）、Ｄ Ｍ Ａ制御部２２を起動させる（（Φ
）。主メモリ２の漢字パターンエリアからＤＭＡ転送さ
れる１バイトのドツトパターンデータをリードし、それ
をビデオメモリ制御部８へ転送する（Ｑ））。ついでＢ
Ｃｌ’ｔ ＝ ０か」１］定しく＠）、ＮＯならばス
テップ［相］へ戻る。
レスを前述のようにしてＪ）Δ１Ａアドレスレジスタ／
カウンタ３７にセットしく＠）、同様にＤＭＡ転送バイ
ト数（漢字ドツトパターンのバイト数であり、ここでは
１２８バイト）をＤ Ｍ Ａバイトカウンタ３５にセッ
トしくｏ）、Ｄ Ｍ Ａ制御部２２を起動させる（（Φ
）。主メモリ２の漢字パターンエリアからＤＭＡ転送さ
れる１バイトのドツトパターンデータをリードし、それ
をビデオメモリ制御部８へ転送する（Ｑ））。ついでＢ
Ｃｌ’ｔ ＝ ０か」１］定しく＠）、ＮＯならばス
テップ［相］へ戻る。
このようにしで、１文字分の漢字ドツトパターンのリー
ド、ビデオメモリ１０へのライトを終了すると、カウン
タＭを一２Ｌ（＠）、Ｍ二〇か判定する（［相］）。判
定結果がＮＯならばステップ［相］に戻り、ワークエリ
ア内にある次の漢字データの処理を実行する。
ド、ビデオメモリ１０へのライトを終了すると、カウン
タＭを一２Ｌ（＠）、Ｍ二〇か判定する（［相］）。判
定結果がＮＯならばステップ［相］に戻り、ワークエリ
ア内にある次の漢字データの処理を実行する。
ワークエリア内にある最後の８１字データの６６埋を終
了し、ムに〇になると、マイクロプログラム実・「テ部
ムはｌｔＡＭ局の退避エリアに退避中のＤＭＡバラメー
クを、前述のようにして−１）へ４Ａバイトカウンタ３
５とＪ） Ｍ Ａアドレスレジスタ／カウンタ３７１＼
セットしくに））、ステップ■へ９Ｌ ル。
了し、ムに〇になると、マイクロプログラム実・「テ部
ムはｌｔＡＭ局の退避エリアに退避中のＤＭＡバラメー
クを、前述のようにして−１）へ４Ａバイトカウンタ３
５とＪ） Ｍ Ａアドレスレジスタ／カウンタ３７１＼
セットしくに））、ステップ■へ９Ｌ ル。
以上に述べた如（本先明によれは、１４字を含む全文字
データのドツトパターン亥れ↓処理を副プロセツサだけ
で実行し、その間主プロセツサは他の処理に智、念でき
るため、システム全体の性能を格段に向上させることが
できる。また、従来のように、漢字データのドツトパタ
ーン散換処理を主プロセツサ側で憤埋する必要がな（な
るため、主プロセツサのプログラムか簡学になる。さら
に、漢字ドツトパターンを足長データとして漢字パター
ンエリアにＪＩＩＩｊ香に自己夕１］シ、その自己タリ
用α箱とし′″Ｃ漢字データを表現するので、漢字ドツ
トパターンのＤＭＡアドレスを前述のような極めて単純
な計算により労、出することができるため、副プロセツ
サを複体化することな（、漢字を含む文字データσ）ド
ツトパターン変換処理乞高速で実行することカーできる
。
データのドツトパターン亥れ↓処理を副プロセツサだけ
で実行し、その間主プロセツサは他の処理に智、念でき
るため、システム全体の性能を格段に向上させることが
できる。また、従来のように、漢字データのドツトパタ
ーン散換処理を主プロセツサ側で憤埋する必要がな（な
るため、主プロセツサのプログラムか簡学になる。さら
に、漢字ドツトパターンを足長データとして漢字パター
ンエリアにＪＩＩＩｊ香に自己夕１］シ、その自己タリ
用α箱とし′″Ｃ漢字データを表現するので、漢字ドツ
トパターンのＤＭＡアドレスを前述のような極めて単純
な計算により労、出することができるため、副プロセツ
サを複体化することな（、漢字を含む文字データσ）ド
ツトパターン変換処理乞高速で実行することカーできる
。
紀１図は本発明に係る端末システムσ）全体オ（青Ｊ戊
図、８ＰＪ ２図は副プロセツサの４既略ブロック図、
１３図１−Ｊ： Ｉ） Ｍ Ａ制御１ｒｉ１５の２３，
２ ＦＩＢ ：ｌり戊を示す詳細フ゛ロック図、第４図
は主メモリのレイアウト図、ｒ！１５図は漢字ドツトパ
ターンの説明図、第６図はフイヘ字ドツトパターンの格
納の様子を下す説明図、第７図は副プロセツサで処理す
るデータσ）例を示すｉｔ！ａ ’月間、第８図は副プ
ロセツサσ）処理ケア５すＩＢ（円１１ノローチャート
図である。 １・・・主プロセツサ、 ２・・・主メモリ、 ７
・・・副プロセツサ、２２・・・Ｄ Ｍ 、Ａ ：ｉ用
代用１部、 る・・・マイクロプロセッサ、２４・・・
ＲＯＭ １２５・・・ＲＡ Ｍ 。 ２６・・・文字発生器（ＣＧ）、 ３５・・・ＤＭＡバ
イト：ｌＪ Ｎ） ンｐ、 ３７・・・］） Ｍ Ａア
ドレスレジスタ／カウンタ。 １４
図、８ＰＪ ２図は副プロセツサの４既略ブロック図、
１３図１−Ｊ： Ｉ） Ｍ Ａ制御１ｒｉ１５の２３，
２ ＦＩＢ ：ｌり戊を示す詳細フ゛ロック図、第４図
は主メモリのレイアウト図、ｒ！１５図は漢字ドツトパ
ターンの説明図、第６図はフイヘ字ドツトパターンの格
納の様子を下す説明図、第７図は副プロセツサで処理す
るデータσ）例を示すｉｔ！ａ ’月間、第８図は副プ
ロセツサσ）処理ケア５すＩＢ（円１１ノローチャート
図である。 １・・・主プロセツサ、 ２・・・主メモリ、 ７
・・・副プロセツサ、２２・・・Ｄ Ｍ 、Ａ ：ｉ用
代用１部、 る・・・マイクロプロセッサ、２４・・・
ＲＯＭ １２５・・・ＲＡ Ｍ 。 ２６・・・文字発生器（ＣＧ）、 ３５・・・ＤＭＡバ
イト：ｌＪ Ｎ） ンｐ、 ３７・・・］） Ｍ Ａア
ドレスレジスタ／カウンタ。 １４
Claims (1)
- システム全体の制御等を司る主プロセツサ、文字データ
をドツトパターンに変換する処理等を行う副プロセツサ
、これら主、副プロセツサによりアクセス可能なメモリ
を有するデータ処理システムにおいて、漢字のドツトパ
ターンを定長データとして該メモリの連続したアドレス
に順番に格納するとともに、漢字データは該メモリ内の
対応ドツトパターンの配列順番のコードとして該メモリ
のデータエリアに格納しておき、該副プロセツサは該主
プロセツサよりＤ Ｍ Ａパラメータを与えられて起動
をかけられると、内部のＤ Ｍ Ａ制御手段により該メ
モリのデータエリアからＤＭＡ転送で文字データを順次
リードし、それが漢字データであるか判定し、漢字以外
の文字データは内部の変換手段により対応のドツトパタ
ーンに変換し、漢字データをリードした場合は該ＤＭＡ
制御手段のＤＭＡパラメータを内部記憶手段に退避し、
該漢字データに基づき新ＤＭＡパラメータを作成し該Ｄ
ＭＡ制御手段にセットして対応ドツトパターンを該メモ
リよりＤＭＡ転送でリードし、それを終了すると退避中
の旧ＤＭＡパラメータを該ＤＭＡ制御手段にセットして
、該メモリのデータエリアからの文字データのＤＭＡ転
送を続行することＫより、該主プロセツサとは独立して
該副プロセツサだけで該メモリのデータエリア内の文字
データのドツトパターンへの変換処理を実行することを
特徴とする文字データ変換処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9097983A JPS59216228A (ja) | 1983-05-24 | 1983-05-24 | 文字デ−タ変換処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9097983A JPS59216228A (ja) | 1983-05-24 | 1983-05-24 | 文字デ−タ変換処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59216228A true JPS59216228A (ja) | 1984-12-06 |
| JPS6357821B2 JPS6357821B2 (ja) | 1988-11-14 |
Family
ID=14013630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9097983A Granted JPS59216228A (ja) | 1983-05-24 | 1983-05-24 | 文字デ−タ変換処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59216228A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279449A (ja) * | 1986-05-29 | 1987-12-04 | Canon Inc | デ−タ転送装置 |
| JPS62279448A (ja) * | 1986-05-29 | 1987-12-04 | Canon Inc | データ伝送装置 |
| JPH05274247A (ja) * | 1992-03-25 | 1993-10-22 | Japan Radio Co Ltd | 直接メモリアクセス装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5343981U (ja) * | 1976-09-20 | 1978-04-14 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3835201A (en) * | 1972-08-29 | 1974-09-10 | Uniroyal Inc | Thermoplastic blend of copolymer rubber and polyolefin plastic |
-
1983
- 1983-05-24 JP JP9097983A patent/JPS59216228A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5343981U (ja) * | 1976-09-20 | 1978-04-14 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279449A (ja) * | 1986-05-29 | 1987-12-04 | Canon Inc | デ−タ転送装置 |
| JPS62279448A (ja) * | 1986-05-29 | 1987-12-04 | Canon Inc | データ伝送装置 |
| JPH05274247A (ja) * | 1992-03-25 | 1993-10-22 | Japan Radio Co Ltd | 直接メモリアクセス装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6357821B2 (ja) | 1988-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS624726B2 (ja) | ||
| JPS6298437A (ja) | マイクロコンピユ−タ | |
| JPS59216228A (ja) | 文字デ−タ変換処理方式 | |
| JPH03113562A (ja) | 小型産業用コンピュータ | |
| JP3111911B2 (ja) | マイクロプロセッサ搭載装置 | |
| JPS59119413A (ja) | プログラマブルコントロ−ラ | |
| JP3456820B2 (ja) | 情報処理装置 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH0546220A (ja) | 数値制御装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH08314801A (ja) | メモリ管理方式 | |
| JPS6238746B2 (ja) | ||
| JPS6053330B2 (ja) | プログラム書き込み方式 | |
| JPS62233838A (ja) | マイクロプログラム制御装置 | |
| JPH01266642A (ja) | メモリ制御装置 | |
| JPH05204414A (ja) | プログラマブルコントローラシステム | |
| JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
| JPH0272430A (ja) | 演算処理装置 | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPS62221768A (ja) | マルチプロセツサ制御方式 | |
| JPH01134650A (ja) | 入出力系再構成処理装置 | |
| JPH0782463B2 (ja) | 通信制御装置 | |
| JPH0736102B2 (ja) | コンピュータシステム | |
| JPS5922150A (ja) | メモリ制御方式 | |
| JPS6378233A (ja) | マイクロプログラム制御装置 |