CN113311931A - 一种方便iap的双复位向量8位mcu架构及其方法 - Google Patents

Abstract

本发明公开了一种方便IAP的双复位向量8位MCU架构及其方法。本发明中：FLASH包括程序区和和配置区，配置区储存着MCU的配置信息；程序区在需使用IAP功能时在逻辑上分为用户程序区和bootloader程序区；CPU内设有PC寄存器，PC寄存器在程序运行前完成复位，IAP缓存ram区用于缓存待写入FLASH的数据；FLASH接口模块在编程状态时把来自编程口的程序数据以及配置信息写入FLASH，在非编程状态时，上电复位后读取配置信息并锁存在内部的配置锁存寄存器，并在整个MCU运行期间控制MCU的状态。本发明通过提供2个配置可选的复位向量，通过将尾复位向量为程序存储空间的末尾端地址，需要IAP时选择尾复位向量，方便工程师可根据具体项目是否有IAP的需求配置MCU的复位向量。

Description

一种方便IAP的双复位向量8位MCU架构及其方法

技术领域

本发明属于MCU技术领域，特别是涉及一种方便IAP的双复位向量8位MCU架构及其方法。

背景技术

Mcu即微控制单元，又称单片机,其使用领域十分广泛，在家用电器、工业生产、医疗设备等领域随处可见，其中，8位通用型单片机仍然是目前应用最广的单片机。作为通用型的单片机，其产品方案经常有利用IAP来进行固件升级的需求,IAP即在应用编程,是通过一段特定功能的引导程序(bootloader程序)，对可重复编程的程序存储器(一般为FLASH即闪存)的部分区域进行改写实现的。

Bootloader至关重要，为了保证Bootloader能在各种情况下至少都能通过重新上电的方法进入，而不至于出现无法进入Bootloader，导致设备必须拆卸外框甚至返回原厂的情况，一般要求Bootloader在上电后，先于用户程序执行，这样允许用户程序的代码即使不含有通讯功能，使用重新上电的方法就能进入Bootloader，而用户程序本身可以接收通讯命令跳转到Bootloader的，能在升级途中意外失败导致用户程序功能错误的情况下，仍然能使用重新上电的方法进入Bootloader。

业内8位MCU实现Bootloader主流采用的是“用户程序地址偏移，中断入口软件重映射”方案，即将bootloader程序放置于MCU代码空间的起始地址，用户程序在后面,并且由于中断向量紧跟在复位向量之后的地址，且一般无法修改，还需要在bootloader程序里用了一个软件的方式对中断入口做重映射处理。上述方案或基于此改进的方案都存在实施过程比较复杂、要求应用工程师对芯片底层结构熟知的问题，往往复杂的过程出错率高，这就增加了调试时间，浪费人力；此外，中断入口软件重映射甚至可以硬件实现中断向量表重映射的芯片，都存在用户程序产生中断时要多执行一条跳转指令的问题，这就增加了中断响应的时间，不利于某些对中断响应时间敏感的应用。

发明内容

本发明的目的在于提供一种方便IAP的双复位向量8位MCU架构，提出的双复位向量的8位MCU架构，通过提供2个配置可选的复位向量，通过将尾复位向量为程序存储空间的末尾端地址，需要IAP时选择尾复位向量，方便工程师可根据具体项目是否有IAP的需求配置MCU的复位向量。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明为一种方便IAP的双复位向量8位MCU架构，包括CPU、总线、FLASH、FLASH接口模块、IAP缓存RAM区和通讯外设；所述CPU、FLASH、FLASH接口模块、IAP缓存RAM区和通讯外设均与总线连接，并通过总线进行信息交互；所述FLASH包括程序区和和配置区，所述配置区储存着MCU的配置信息；所述程序区在需使用IAP功能时在逻辑上分为用户程序区和bootloader程序区；所述CPU内设有PC寄存器，所述PC寄存器在程序运行前完成复位，所述PC寄存器的PC复位值受总线上的控制信号控制，2个所述PC复位值分别为0x0000与M-N,其中M为FLASH的程序区空间大小，N为复位预留空间大小；所述IAP缓存ram区用于缓存待写入FLASH的数据；所述FLASH接口模块在编程状态时把来自编程口的程序数据以及配置信息写入FLASH，在非编程状态时，上电复位后读取配置信息并锁存在内部的配置锁存寄存器，并在整个MCU运行期间控制MCU的状态；所述FLASH接口在IAP时将IAP缓存ram区里的数据写入FLASH内程序区数据寻址指针(EEADRH/EEADRL)所指向的区域；所述FLASH接口模块还与一复位逻辑指令集进行信息交互；所述复位逻辑指令集包括IAP功能相关的有上电复位和软件复位(软复位指令：SRESET)；所述通讯外设根据协议接收数据放置缓冲区，并且在程序的控制下将缓冲区数据通过数据总线写到IAP缓存ram区。

优选地，所述PC寄存器的控制信息以1bit位的形式存储在配置区。

优选地，所述通讯外设包括usb、usart、spi和iic。

一种方便IAP的双复位向量8位MCU架构的操作方法，包括以下步骤：

Stp1、选择bootloader型号的芯片，编写代码并且调试bootloader代码，然后生成hex；

Stp2、择用户型号的芯片，编写代码并且调试bootloader代码，然后生成hex；

Stp3、手动或用工具合并上述步骤生成的2个hex；

Stp4、使用烧录工具通过MCU的编程口，将合并的hex文件以及bootloader型号的配置信息写入FLASH；

Stp5、后期编写新固件时只需选择用户型号，并使用固件升级上位机通过预设的通讯外设进行升级。

本发明具有以下有益效果：

1、本发明提出的双复位向量的8位MCU架构，通过提供2个配置可选的复位向量，通过将尾复位向量为程序存储空间的末尾端地址，需要IAP时选择尾复位向量，方便工程师可根据具体项目是否有IAP的需求配置MCU的复位向量；

2、本发明中编译器通过将bootloader程序放置在rom空间后端,将用户程序放置在rom空间前端，该用户程序除了可用空间比不需IAP时较小，其他一样，MCU上电或其他形式复位后总是先运行bootloader程序。

3、本发明提出的MCU架构可以简单方便的实现IAP功能，尤其是后期编写新的用户固件时，应用工程师一般情况下可以完全不用考虑bootloader，也完全没有要多执行一条跳转指令的问题。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的一种方便IAP的双复位向量8位MCU架构的系统图；

图2为一种方便IAP的双复位向量8位MCU架构的操作方法流程图；

图3为增加中断功能的双复位向量8位MCU架构的系统图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1所示，本发明为一种方便IAP的双复位向量8位MCU架构，包括CPU、总线、FLASH、FLASH接口模块、IAP缓存RAM区和通讯外设；CPU、FLASH、FLASH接口模块、IAP缓存RAM区和通讯外设均与总线连接，并通过总线进行信息交互；

FLASH包括程序区和和配置区，配置区储存着MCU的配置信息；程序区在需使用IAP功能时在逻辑上分为用户程序区和bootloader程序区；

CPU内设有PC寄存器，PC寄存器在程序运行前完成复位，PC寄存器的PC复位值受总线上的控制信号控制，2个PC复位值分别为0x0000与M-N,其中M为FLASH的程序区空间大小，N为复位预留空间大小；PC寄存器的控制信息以1bit位的形式存储在配置区；

IAP缓存ram区用于缓存待写入FLASH的数据；

FLASH接口模块在编程状态时把来自编程口的程序数据以及配置信息写入FLASH，在非编程状态时，上电复位后读取配置信息并锁存在内部的配置锁存寄存器，并在整个MCU运行期间控制MCU的状态；FLASH接口在IAP时将IAP缓存ram区里的数据写入FLASH内程序区数据寻址指针(EEADRH/EEADRL)所指向的区域；FLASH接口模块还与一复位逻辑指令集进行信息交互；复位逻辑指令集包括IAP功能相关的有上电复位和软件复位(软复位指令：SRESET)；

通讯外设根据协议接收数据放置缓冲区，并且在程序的控制下将缓冲区数据通过数据总线写到IAP缓存ram区，通讯外设包括usb、usart、spi和iic。

其中如图2所示，一种方便IAP的双复位向量8位MCU架构的操作方法，包括以下步骤：

Stp1、选择bootloader型号的芯片，编写代码并且调试bootloader代码，然后生成hex；

Stp2、择用户型号的芯片，编写代码并且调试bootloader代码，然后生成hex；

Stp3、手动或用工具合并上述步骤生成的2个hex；

Stp4、使用烧录工具通过MCU的编程口，将合并的hex文件以及bootloader型号的配置信息写入FLASH；

Stp5、后期编写新固件时只需选择用户型号，并使用固件升级上位机通过预设的通讯外设进行升级。

其中，步骤Stp1和Stp2中，编译器会根据所选择的型号，分配地址空间，用户程序分配地址范围是程序区地址开始到界线处，bootloader程序分配地址范围是界线处到尾复位向量处。上述界线是在配置文件里划分的，该文件会由原厂划分好一个默认的界线，工程师可根据具体情况修改，也可直接使用默认值，界线必须在FLASH的页与页的间隔处。bootloader型号还会从尾复位向量处填充跳转指令，跳转地址由编译器根据启动函数入口的所在地址生成，即复位后跳转到执行启动函数；

实施例一：本申请提出的MCU架构在使用IAP功能时运行步骤如下：芯片上电复位后，FLASH接口读取FLASH的配置信息，并且将其锁存在FLASH接口内部的相关控制寄存器内，在MCU整个运行期间通过控制总线控制MCU的状态，其中就包括控制cpu中pc复位值的配置位；读配置阶段完成后运行程序，从尾复位向量跳到bootloader程序，bootloader程序使用等待超时或检测标志位的方法判断是否升级，不升级跳转首复位向量处，要升级就把通讯外设所接受到的数据先缓存到IAP缓存ram区，然后在FLASH接口的控制下写入FLASH的指定页。为了方便检测标志位的固件升级方案，该MCU架构的指令支持软复位指令SRESET，该指令用在上述方案的两个地方：bootloader程序升级固件完成且修改标准位为运行用户程序后；用户程序收到升级命令且修改标准位为运行bootloader程序后。复位指令可复位其他特殊寄存器，比直接用跳转指令要好。

实施例二：上述MCU架构在bootloader时不允许使用中断，程序采用的是查询中断标准位的方式，为了能在bootloader中也能使用中断，参考双复位向量的思想，可以实现双中断向量表，如图3所示，新增寄存器控制位intselect，该位复位值为0，intselect＝0时，硬件的中断向量表为首中断向量表，intselect＝1时，硬件的中断向量表为尾中断向量表，为了降低误操作的概率，intselect只有在控制pc复位值的配置位设置为尾复位向量，时允许置软件1。

值得注意的是，上述系统实施例中，所包括的各个单元只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。

另外，本领域普通技术人员可以理解实现上述各实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，相应的程序可以存储于一计算机可读取存储介质中，所述的存储介质，如ROM/RAM、磁盘或光盘等。

以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (4)

1.一种方便IAP的双复位向量8位MCU架构，其特征在于，包括CPU、总线、FLASH、FLASH接口模块、IAP缓存RAM区和通讯外设

所述CPU、FLASH、FLASH接口模块、IAP缓存RAM区和通讯外设均与总线连接，并通过总线进行信息交互；

所述FLASH包括程序区和和配置区，所述配置区储存着MCU的配置信息；所述程序区在需使用IAP功能时在逻辑上分为用户程序区和bootloader程序区；

所述CPU内设有PC寄存器，所述PC寄存器在程序运行前完成复位，所述PC寄存器的PC复位值受总线上的控制信号控制，2个所述PC复位值分别为0x0000与M-N,其中M为FLASH的程序区空间大小，N为复位预留空间大小；

所述IAP缓存ram区用于缓存待写入FLASH的数据；

所述FLASH接口模块在编程状态时把来自编程口的程序数据以及配置信息写入FLASH，在非编程状态时，上电复位后读取配置信息并锁存在内部的配置锁存寄存器，并在整个MCU运行期间控制MCU的状态；

所述FLASH接口在IAP时将IAP缓存ram区里的数据写入FLASH内程序区数据寻址指针(EEADRH/EEADRL)所指向的区域；

所述FLASH接口模块还与一复位逻辑指令集进行信息交互；所述复位逻辑指令集包括IAP功能相关的有上电复位和软件复位(软复位指令：SRESET)；

所述通讯外设根据协议接收数据放置缓冲区，并且在程序的控制下将缓冲区数据通过数据总线写到IAP缓存ram区。

2.根据权利要求1所述的一种方便IAP的双复位向量8位MCU架构，其特征在于，所述PC寄存器的控制信息以1bit位的形式存储在配置区。

3.根据权利要求1所述的一种方便IAP的双复位向量8位MCU架构，其特征在于，所述通讯外设包括usb、usart、spi和iic。

4.根据权利要求1所述的一种方便IAP的双复位向量8位MCU架构的操作方法，其特征在于，包括以下步骤：

Stp1、选择bootloader型号的芯片，编写代码并且调试bootloader代码，然后生成hex；

Stp2、择用户型号的芯片，编写代码并且调试bootloader代码，然后生成hex；

Stp3、手动或用工具合并上述步骤生成的2个hex；

Stp4、使用烧录工具通过MCU的编程口，将合并的hex文件以及bootloader型号的配置信息写入FLASH；

Stp5、后期编写新固件时只需选择用户型号，并使用固件升级上位机通过预设的通讯外设进行升级。

Images