CN114327627B - 一种实模式下基于gpu传统io配置显示分辨率的方法 - Google Patents
一种实模式下基于gpu传统io配置显示分辨率的方法 Download PDFInfo
- Publication number
- CN114327627B CN114327627B CN202111538464.4A CN202111538464A CN114327627B CN 114327627 B CN114327627 B CN 114327627B CN 202111538464 A CN202111538464 A CN 202111538464A CN 114327627 B CN114327627 B CN 114327627B
- Authority
- CN
- China
- Prior art keywords
- register
- data
- gpu
- address
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Bus Control (AREA)
Abstract
本发明提供一种实模式下基于GPU传统IO配置显示分辨率的方法，CPU在实模式下在GPU的传统IO寄存器的冗余空间发送配置数据；所述传统IO寄存器为GPU的显示控制专用寄存器，所述传统IO寄存器的冗余空间被预先定义一个索引寄存器和一个数据寄存器，以拓展CPU在实模式下对GPU的寻址空间；索引寄存器用于存放数据寄存器的偏移地址，数据寄存器用于存放CPU与GPU之间通信的指令数据；配置数据包括所述偏移地址和指令数据；指令数据用于向相关显示模块配置显示分辨率；进而实现对GPU的MMIO空间下显示相关模块VGA/HDMI/DP/MIPI的寄存器配置，来完成显示分辨率的自由切换。对GPU设备资源的访问不再需要切换到保护模式下，操作方便快捷。
Description
技术领域
本发明属于数字芯片设计领域，更具体地，涉及一种实模式下基于GPU传统IO配置显示分辨率的方法。
背景技术
实模式是中央处理器(Center Process Unit，CPU)复位(reset)或上电(power)时的启动模式。最早期的8086CPU只有一种工作方式，那就是实模式。而从80286开始就有了保护模式，从80386开始CPU数据总线和地址总线均为32位，而且寄存器都是32位。但80386以及现在的酷睿等CPU为了向前兼容都保留了实模式，现代操作系统在刚上电时会首先运行在实模式下，在操作系统启动后再切换到保护模式下运行。
在实模式下，CPU的数据总线为16位，地址总线为20位。因此在实模式下CPU的最大寻址空间为1MB。上电后CPU会从某一个固定地址开始执行，这个地址通常就是系统BIOS的入口。在CPU处于实模式的这段时间内，基本的操作就是硬件初始化，其中图形处理器(graphics processing unit，GPU)设备的初始化就是在CPU的实模式下进行的。现代GPU设备通常其内存映射端口(Memory-Mapped-I/O，MMIO)寄存器的地址总线在32位以上，由于此阶段下CPU的寻址空间有限，无法直接完成GPU的配置和初始化工作。常规的做法是从实模式切换到保护模式下，扩展CPU的寻址能力。但是这种做法在GPU设备有很大的局限性，因为一旦在实模式下调用中断int 10h后，便无法切换到保护模式。这就使得在计算机启动之前，GPU必须保持同一种分辨率。然而在实际启动过程中，CPU会多次调用中断int 10h来切换显示分辨率。因此这种方式在显示设备初始化时并不适用。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种实模式下基于GPU传统IO配置显示分辨率的方法，旨在解决CPU在实模式下寻址空间有限，切换显示分辨率困难的问题。
为实现上述目的，本发明提供了一种实模式下基于GPU传统IO配置显示分辨率的方法，包括如下步骤：
中央处理器CPU在实模式下在图形处理器GPU的传统IO寄存器的冗余空间发送配置数据；所述传统IO寄存器为GPU的显示控制专用寄存器，所述传统IO寄存器的冗余空间被预先定义一个索引寄存器和一个数据寄存器，以拓展CPU在实模式下对GPU的寻址空间；所述索引寄存器用于存放数据寄存器的偏移地址，所述数据寄存器用于存放CPU与GPU之间通信的指令数据；所述配置数据包括所述偏移地址和指令数据；所述指令数据用于向相关显示模块配置显示分辨率；
所述GPU传统IO寄存器根据所述偏移地址确定所述指令数据，并根据所述指令数据驱动总线主端译码控制器，并模拟出GPU总线的读写时序；
所述总线主端译码控制器根据模拟的GPU总线的读写时序向GPU总线发起对相关显示模块对应寄存器配置显示分辨率的操作，以对相关显示模块配置显示分辨率。
在一个可选的示例中，所述传统IO寄存器的地址为：03B0～03BB；每一个地址对应一个寄存器；
所述传统IO寄存器冗余空间的地址为：03B4和03B5；所述03B4地址处的寄存器作为所述索引寄存器，所述03B5地址处的寄存器作为所述数据寄存器。
在一个可选的示例中，在03B4地址处的索引寄存器中，通过索引地址b0-b7找到对应的数据寄存器；
索引地址b0-b7分别对应8个数据寄存器，具体分别为：
控制寄存器，用于寄存指令信号和控制信号；
地址寄存器，用于寄存读和写操作的地址信号；
写数据寄存器，用于寄存写数据信号；
读数据寄存器，用于寄存读数据信号；
写选通寄存器，用于寄存写选通信号；
读位权寄存器，用于寄存读数据的位权控制信号；
复位寄存器，用于寄存复位指令；
状态寄存器，用于寄存状态信号。
在一个可选的示例中，所述指令数据中的指令信号包括：
写启动控制指令，用于发起一次总线写操作。
读启动控制指令，用于发起一次总线读操作。
写地址指令，用于向地址寄存器中写入写地址。
写数据指令，用于向数据寄存器中写入写数据。
读地址指令，用于向地址寄存器中写入读地址。
读数据指令，用于向数据寄存器中写入读数据。
地址控制指令，用于控制写入地址的位权和属性。
写数据控制指令，用于控制写入数据的位权。
写选通控制指令，用于控制写入总线数据选通信号。
读数据控制指令，用于控制读数据寄存器中读入总线数据的位权。
状态控制指令，用于读取相关寄存器的状态。
复位指令，用于复位寄存器的值。
在一个可选的示例中，所述总线主端译码控制器相对于CPU而言应是一个总线从端接口，相对于GPU而言是一个总线的主端接口；
所述总线主端译码控制器通过如下步骤模拟出GPU总线的读写时序：
根据索引地址找到数据寄存器；
解析所述数据寄存器中的指令数据，将指令转换为GPU总线接口的数据格式，包含写译码和读译码两个部分；
根据解析出的读译码部分，模拟出GPU总线的读控制时序；
根据解析出的写译码部分，模拟出GPU总线的写控制时序。
在一个可选的示例中，通过循环CPU进行控制信号写入GPU冗余空间、CPU进行地址数据写入到GPU冗余空间、GPU总线主端译码控制器对地址和数据进行拼接、GPU总线主端译码控制器模拟出总线写时序并送往GPU总线4个步骤实现CPU向GPU高位宽总线地址接口进行信号写入，以在实模式下配置GPU相关显示模块的显示分辨率。
在一个可选的示例中，所述显示模块为：视频图形阵列(Video Graphics Array，VGA)、高清多媒体接口(High Definition Multimedia Interface，HDMI)、显示接口(DisplayPort，DP)或移动产业处理器接口(Mobile Industry Processor Interface，MIPI)。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
本发明提供一种实模式下基于GPU传统IO配置显示分辨率的方法，在CPU的实模式下，向GPU传统IO的冗余空间发送指令数据，通过总线主端译码控制器将指令数据解析为针对GPU总线MMIO的读写时序，进而实现对GPU的MMIO空间下显示相关模块：VGA/HDMI/DP/MIPI的寄存器配置，来完成显示分辨率的自由切换。对GPU设备资源的访问不再需要切换到保护模式下，操作方便快捷。
附图说明
图1为本发明实施例提供的实模式下基于GPU传统IO配置显示分辨率的方法的流程图；
图2为本发明一具体示例提供的配置显示分辨率的具体流程图；
图3为本发明实施例提供的传统IO与GPU MMIO空间之间的映射关系图；
图4为本发明实施例提供的专用寄存器冗余空间的索引方法流程图；
图5为本发明实施例提供的一次写数据操作的具体流程图；
图6为本发明实施例提供的一次读数据操作的具体流程图；
图7为本发明实施例提供的总线主端译码控制器原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明提供了一种实模式下基于GPU传统IO配置显示分辨率的方法，可以解决CPU在实模式下寻址空间有限，切换显示分辨率困难的问题。
为解决上述问题，被发明提出的一种实模式下基于GPU传统IO配置显示分辨率的方法，其特征在于，包括以下步骤：
(1)主机在实模式下向GPU传统IO03B4,03B5的冗余空间内发送包含指令和数据的控制序列。
(2)GPU传统IO空间寄存器驱动总线主端译码控制器，并模拟出GPU总线的读写时序。
(3)总线主端译码控制器向GPU总线发起一次对VGA或HDMI或DP或MIPI等显示相关模块的寄存器配置操作。
重复以上操作至完成所有与切换分辨率相关模块的寄存器配置后，可完成一次GPU的显示分辨率配置。
步骤(1)中的传统IO寄存器，为显示控制专用寄存器，地址：3B0～3BB。专用寄存器是为操作显示控制寄存器而设定的，是有严格规范的和具备特定功能的寄存器。
本发明虽然直接操作对象为GPU的传统IO，但是所有操作方式均不影响到正常显示寄存器的常规配置功能。本发明使用的是专用寄存器在规范之外的、没有进行定义的冗余空间进行读写操作的。
本发明所使用的传统IO寄存器，包含一个8位的索引寄存器和一个8位的数据寄存器。
在索引寄存器的冗余空间中，定义了一个控制寄存器，该寄存器的每一比特位对应着一项针对总线接口的操作命令。
控制寄存器的比特7～比特0分别对应的功能为：写启动控制、读启动控制、地址控制、数据控制、写选通控制、读数据控制、状态控制和复位控制。
控制寄存器的比特7～比特0分别为“1”时，对应的控制指令分别为：写启动控制指令、读启动控制指令、地址控制指令、写数据控制指令、写选通控制指令、读数据控制指令、状态控制指令和复位指令。
这些指令所代表的操作为：
写启动控制指令，用于发起一次总线写操作。
读启动控制指令，用于发起一次总线读操作。
地址控制指令，用于控制写入地址的位权和属性。
写数据控制指令，用于控制写入数据的位权。
写选通控制指令，用于控制写入总线数据选通信号。
读数据控制指令，用于控制读数据寄存器中读入总线数据的位权。
状态控制指令，用于读取相关寄存器的状态。
复位指令，用于复位寄存器的值。
地址控制指令和读写数据控制指令又可以根据指令码的不同而延伸为如下指令：
写地址指令，用于向地址寄存器中写入写地址。
读地址指令，用于向地址寄存器中写入读地址。
写数据指令，用于向数据寄存器中写入写数据。
读数据指令，用于向数据寄存器中写入读数据。
通过循环：地址控制-地址写入-地址拼接-地址复位，完成高位宽总线地址接口信号的写入。
通过配置冗余空间中的寄存器，可以驱动总线主端译码控制器，对GPU中的寄存器资源进行读写操作，进而实现诸如显示分辨率的切换等操作。
步骤(2)中的总线主端译码控制器是一个连接传统IO空间和GPU MMIO空间的硬件装置，其能上类似于一个GPU总线的主端(Master)控制器。
总线主端译码控制器首先将完成在指令数据的解析，然后将其模拟为对总线的读写操作，进而实现对步骤(3)中所述显示相关模块如VGA/HDMI/DP/MIPI的寄存器配置操作。
总线主端译码控制器是实现本发明的前提条件，它实现了GPU传统IO空间和GPUMMIO空间之间的连接，完成了从小空间(GPU传统IO)与到大空间(GPU MMIO空间)之间的地址映射。
该映射关系是单向的，只能将对GPU传统IO空间的访问传递到MMIO空间，而不能将对MMIO空间的访问传递到GPU传统IO空间。
由于映射关系的存在，可将对GPU传统IO的访问映射到GPU MMIO空间。
该映射关系的提出是为解决实模式下CPU寻址空间有限，访问MMIO空间困难的问题。但是，该映射关系不仅存在于CPU实模式下，也同样存在于CPU的保护模式下。并且，在CPU起电后的任意工作状态下，该映射关系应该一直存在。
图1为本发明实施例提供的实模式下基于GPU传统IO配置显示分辨率的方法的流程图；如图1所示，包括如下步骤：
S101，CPU在实模式下向GPU的传统IO寄存器的冗余空间发送配置数据；所述传统IO寄存器为GPU的显示控制专用寄存器，所述传统IO寄存器的冗余空间被预先定义一个索引寄存器和一个数据寄存器，以拓展CPU在实模式下对GPU的寻址空间；所述索引寄存器用于存放数据寄存器的偏移地址，所述数据寄存器用于存放CPU与GPU之间通信的指令数据；所述配置数据包括所述偏移地址和指令数据；所述指令数据用于向相关显示模块配置显示分辨率；
S102，所述GPU传统IO寄存器根据所述偏移地址确定所述指令数据，并根据所述指令数据驱动总线主端译码控制器，并模拟出GPU总线的读写时序；
S103，所述总线主端译码控制器根据模拟的GPU总线的读写时序向GPU总线发起对相关显示模块对应寄存器配置显示分辨率的操作，以对相关显示模块配置显示分辨率。
图2为本发明所提出的一种实模式下基于GPU传统IO配置显示分辨率的方法，包含以下几个步骤：
(1)主机向GPU传统IO03B4,03B5的冗余空间内发送包含指令和数据的控制序列。
(2)GPU传统IO空间寄存器驱动总线主端译码控制器，并模拟出GPU总线的读写时序。
(3)总线主端译码控制器向GPU总线发起一次对VGA或HDMI或DP或MIPI等显示相关模块的寄存器配置操作。
重复以上操作至完成所有与切换分辨率相关模块的寄存器配置后，可完成一次GPU的显示分辨率配置。
以上操作的实现，其前提条件是，定义了一个存在于GPU传统IO与GPU MMIO空间之间的地址映射。
该映射关系的提出是为解决实模式下CPU寻址空间有限，访问MMIO空间困难的问题。
该映射关系是通过总线主端译码控制器的硬件方式实现的，因此该映射不仅存在于CPU实模式下，也同样存在于CPU的保护模式下。并且，在CPU起电后的任意工作状态下，该映射关系应该一直存在。
图3是GPU传统IO与GPU MMIO寄存器空间之间的映射关系。在传统IO空间寄存器中，本发明使用03B4和03B5两个寄存器。
其中03B4作为索引寄存器，03B5作为数据寄存器。
索引寄存器中存放的是数据寄存器的偏移地址地址。
数据寄存器中存放的是CPU和GPU之间通信的指令数据。
总线主端译码控制器功能包括：
与CPU、GPU之间的数据通信，其中译码器相对于CPU而言应是一个总线从端(Slave)接口；
总线主端译码控制器相对于GPU而言应该是一个总线的主端(Master)接口；
总线主端译码控制器还具有索引、译码、总线控制等功能。
GPU MMIO寄存器空间包含一个总线的Slave接口，负责接收译码器给出的地址、数据、控制信号等，并给出响应信号。
GPU传统IO寄存器即显示控制专用寄存器，是为操作显示控制寄存器而设定的，是有严格规范的和具备特定功能的寄存器。
GPU传统IO地址：3B0～3BB。本发明使用03B4和03B5两个寄存器。其中03B4作为索引寄存器，03B5作为数据寄存器。
本发明虽然直接操作对象为显示控制专用寄存器，但是所有操作方式均不影响到正常显示控制寄存器的常规配置功能。本发明使用的是在规范之外的、没有进行定义的冗余空间进行读写操作的。
图4描述了显示控制专用寄存器冗余空间的索引方式。索引寄存器中存放的是数据寄存器的地址。
在索引寄存器03B4中，通过索引地址b0-b7可以找到对应的数据寄存器。
b0-b7是专用寄存器的冗余空间，分别对应8个寄存器：
控制寄存器：寄存指令和控制信号。
地址寄存器：寄存读和写操作的地址信号。
写数据寄存器：寄存写数据信号。
读数据寄存器：寄存读数据信号。
写选通寄存器：寄存写选通信号。
读位权寄存器：寄存读数据的位权控制信号。
复位寄存器：寄存复位指令。
状态寄存器：寄存状态信号。
对冗余空间b0-b7中的任意一个寄存器而言，一次写操作需要发起对索引寄存器和数据寄存器的16位写操作。
在冗余空间中对数据寄存器的操作没有限定，可写入0～255的任意整数值。
本发明所设计的指令序列包含：
写启动控制指令，用于发起一次总线写操作。
读启动控制指令，用于发起一次总线读操作。
写地址指令，用于向地址寄存器中写入写地址。
写数据指令，用于向数据寄存器中写入写数据。
读地址指令，用于向地址寄存器中写入读地址。
读数据指令，用于向数据寄存器中写入读数据。
地址控制指令，用于控制写入地址的位权和属性。
写数据控制指令，用于控制写入数据的位权。
写选通控制指令，用于控制写入总线数据选通信号。
读数据控制指令，用于控制读数据寄存器中读入总线数据的位权。
状态控制指令，用于读取相关寄存器的状态。
复位指令，用于复位寄存器的值。
图5是一次对GPU MMIO寄存器的写数据的操作流程。图5以32位地址总线和128位数据总线为例。单次写入8bit地址数据到32位总线地址端口的低8位的步骤为：
(1)向地址寄存器中写入写地址数据。
(2)向控制寄存器中写入地址控制指令，将地址映射到总线低8位
(3)启动写地址操作，将地址寄存器的地址发送至总线写地址通道上。
(4)复位地址寄存器。
将这四个步骤重复4次可以写满32位总线地址。
单次写入8bit数据到128位总线数据端口的低8位的步骤为：
(1)向数据寄存器中写入数据。
(2)向控制寄存器中写入数据控制指令，将数据映射到总线低8位
(3)启动写数据操作，将数据寄存器的地址发送至总线上。
(4)复位数据寄存器。
将这四个步骤重复16次可以写满128位总线数据。
单次写入8bit地址数据到16位总线写选通端口低8位的步骤为：
(1)向写选通寄存器中写入写选通信号。
(2)向控制寄存器中写入写选通控制指令，将写选通信号映射到写选通端口的低8位
(3)复位写选通寄存器。
将这三个步骤重复2次可以写满16位写选通信号端口。
(4)数据准备就绪后，总线写操作开始启动。
图6是一次对GPU MMIO寄存器的读数据的操作流程。图6以32位地址总线和128位数据总线为例，单次写入8bit地址数据到32位总线地址端口的低8位的步骤为：
(1)向地址寄存器中写入读地址。
(2)向控制寄存器中写入地址控制指令，将读地址映射到总线低8位
(3)启动写地址操作，将地址寄存器的地址发送至总线读地址通道上。
(4)复位地址寄存器。
将这四个步骤重复4次可以写满32位总线地址。
单次读出128位总线数据端口的低8位数据的步骤为：
(1)启动总线的读操作。
(2)向控制寄存器中写入读数据控制指令，将数据映射到总线低8位
(3)读取数据寄存器中的数据。
将这三个步骤重复16次可以写满128位总线数据。
图7是一种实模式下访问GPU MMIO寄存器资源的装置，如图7所示，总线主端译码控制器包含以下模块：
总线主端译码控制器主要由以下模块组成：
复位模块，负责整个模块功能的复位。
总线接口模块，负责GPU传统IO空间分别与主机以及GPUMMIO空间的数据通信。
索引模块，负责根据索引地址找到冗余寄存器空间。
译码模块，负责接收并解析指令，将指令转换为GPU总线接口的数据格式，包含写译码和读译码两个单元。
总线读控制模块，负责根据解析出的指令码，模拟出总线读控制时序。
总线写控制模块，负责根据解析出的指令码，模拟出总线写控制时序。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种实模式下基于GPU传统IO配置显示分辨率的方法，其特征在于，包括如下步骤：
中央处理器CPU在实模式下向图形处理器GPU的传统IO寄存器的冗余空间发送配置数据；所述传统IO寄存器为GPU的显示控制专用寄存器，所述传统IO寄存器的冗余空间被预先定义一个索引寄存器和一个数据寄存器，以拓展CPU在实模式下对GPU的寻址空间；所述索引寄存器用于存放数据寄存器的偏移地址，所述数据寄存器用于存放CPU与GPU之间通信的指令数据；所述配置数据包括所述偏移地址和指令数据；所述指令数据用于向相关显示模块配置显示分辨率；
所述GPU传统IO寄存器根据所述偏移地址确定所述指令数据，并根据所述指令数据驱动总线主端译码控制器，并模拟出GPU总线的读写时序；
所述总线主端译码控制器根据模拟的GPU总线的读写时序向GPU总线发起对相关显示模块对应寄存器配置显示分辨率的操作，以对相关显示模块配置显示分辨率。
2.根据权利要求1所述的方法，其特征在于，所述传统IO寄存器的地址为：03B0～03BB；每一个地址对应一个寄存器；
所述传统IO寄存器冗余空间的地址为：03B4和03B5；所述03B4地址处的寄存器作为所述索引寄存器，所述03B5地址处的寄存器作为所述数据寄存器。
3.根据权利要求2所述的方法，其特征在于，在03B4地址处的索引寄存器中，通过索引地址b0-b7找到对应的数据寄存器；
索引地址b0-b7分别对应8个数据寄存器，具体分别为：
控制寄存器，用于寄存指令信号和控制信号；
地址寄存器，用于寄存读和写操作的地址信号；
写数据寄存器，用于寄存写数据信号；
读数据寄存器，用于寄存读数据信号；
写选通寄存器，用于寄存写选通信号；
读位权寄存器，用于寄存读数据的位权控制信号；
复位寄存器，用于寄存复位指令；
状态寄存器，用于寄存状态信号。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述指令数据中的指令信号包括：
写启动控制指令，用于发起一次总线写操作；
读启动控制指令，用于发起一次总线读操作；
写地址指令，用于向地址寄存器中写入写地址；
写数据指令，用于向数据寄存器中写入写数据；
读地址指令，用于向地址寄存器中写入读地址；
读数据指令，用于向数据寄存器中写入读数据；
地址控制指令，用于控制写入地址的位权和属性；
写数据控制指令，用于控制写入数据的位权；
写选通控制指令，用于控制写入总线数据选通信号；
读数据控制指令，用于控制读数据寄存器中读入总线数据的位权；
状态控制指令，用于读取相关寄存器的状态；
复位指令，用于复位寄存器的值。
5.根据权利要求1至3任一项所述的方法，其特征在于，所述总线主端译码控制器相对于CPU而言应是一个总线从端接口，相对于GPU而言是一个总线的主端接口；
所述总线主端译码控制器通过如下步骤模拟出GPU总线的读写时序：
根据索引地址找到数据寄存器；
解析所述数据寄存器中的指令数据，将指令转换为GPU总线接口的数据格式，包含写译码和读译码两个部分；
根据解析出的读译码部分，模拟出GPU总线的读控制时序；
根据解析出的写译码部分，模拟出GPU总线的写控制时序。
6.根据权利要求4所述的方法，其特征在于，通过循环CPU进行控制信号写入GPU冗余空间、CPU进行地址数据写入到GPU冗余空间、GPU总线主端译码控制器对地址和数据进行拼接、GPU总线主端译码控制器模拟出总线写时序并送往GPU总线4个步骤实现CPU向GPU高位宽总线地址接口进行信号写入，以在实模式下配置GPU相关显示模块的显示分辨率。
7.根据权利要求6所述的方法，其特征在于，所述显示模块为：视频图形阵列VGA、高清多媒体接口HDMI、显示接口DP或移动产业处理器接口MIPI。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111538464.4A CN114327627B (zh) | 2021-12-15 | 2021-12-15 | 一种实模式下基于gpu传统io配置显示分辨率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111538464.4A CN114327627B (zh) | 2021-12-15 | 2021-12-15 | 一种实模式下基于gpu传统io配置显示分辨率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114327627A CN114327627A (zh) | 2022-04-12 |
| CN114327627B true CN114327627B (zh) | 2023-01-03 |
Family
ID=81051871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111538464.4A Active CN114327627B (zh) | 2021-12-15 | 2021-12-15 | 一种实模式下基于gpu传统io配置显示分辨率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114327627B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2760731B2 (ja) * | 1992-04-30 | 1998-06-04 | 株式会社東芝 | グラフィックス互換性を可能にする高性能グラフィックスアダプタ用外部インターフェース回路 |
| US6188411B1 (en) * | 1998-07-02 | 2001-02-13 | Neomagic Corp. | Closed-loop reading of index registers using wide read and narrow write for multi-threaded system |
| CN1292360C (zh) * | 2004-01-18 | 2006-12-27 | 中兴通讯股份有限公司 | 一种实现自动读写内部集成电路设备的装置和方法 |
| CN100499557C (zh) * | 2007-06-18 | 2009-06-10 | 中兴通讯股份有限公司 | 一种寻址控制器件及使用该器件进行寻址的方法 |
| CN103116551B (zh) * | 2013-01-31 | 2016-05-04 | 苏州国芯科技有限公司 | 应用于CLB总线的NorFLASH存储接口模块 |
-
2021
- 2021-12-15 CN CN202111538464.4A patent/CN114327627B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114327627A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107423169B (zh) | 用于测试高速外围设备互连设备的方法和系统 | |
| US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
| US6119189A (en) | Bus master transactions on a low pin count bus | |
| US20180267920A1 (en) | Expansion component | |
| US6131127A (en) | I/O transactions on a low pin count bus | |
| US6212625B1 (en) | General purpose dynamically programmable state engine for executing finite state machines | |
| EP1256055B1 (en) | Computer system including a memory access controller for using non-system memory storage resources during system boot time | |
| JPH0773046A (ja) | コンピュータシステムで回路をエミュレートする 方法及び装置 | |
| CN109471668B (zh) | 跨平台显卡固件翻译执行方法、装置、设备及可读介质 | |
| US5138706A (en) | Password protected enhancement configuration register for addressing an increased number of adapter circuit boards with target machine emulation capabilities | |
| US6070204A (en) | Method and apparatus for using universal serial bus keyboard to control DOS operations | |
| CN109936716B (zh) | 一种显示驱动的实现方法及系统 | |
| CN111615691B (zh) | 直接存储器访问适配器 | |
| US5664198A (en) | High speed access to PC card memory using interrupts | |
| CN111930647B (zh) | Usb接口工作模式选择装置、方法及安卓设备 | |
| CN110795373B (zh) | 一种i2c总线到并行总线的转换方法、终端及存储介质 | |
| CN114327627B (zh) | 一种实模式下基于gpu传统io配置显示分辨率的方法 | |
| CN110765060B (zh) | Mdio总线到并行总线转换方法及装置、设备、介质 | |
| US10866922B1 (en) | Firmware debug trace capture using serial peripheral interface | |
| US6230216B1 (en) | Method for eliminating dual address cycles in a peripheral component interconnect environment | |
| US6550015B1 (en) | Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead | |
| CN110765065A (zh) | 片上系统 | |
| CN109933434B (zh) | 电子装置及扩展外围设备的方法 | |
| CN113778934A (zh) | 基于PCIe的高速实时传输系统 | |
| US7694004B2 (en) | Bit-granular writes of control registers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |