JPH0773046A - コンピュータシステムで回路をエミュレートする 方法及び装置 - Google Patents

コンピュータシステムで回路をエミュレートする 方法及び装置

Info

Publication number
JPH0773046A
JPH0773046A JP5339906A JP33990693A JPH0773046A JP H0773046 A JPH0773046 A JP H0773046A JP 5339906 A JP5339906 A JP 5339906A JP 33990693 A JP33990693 A JP 33990693A JP H0773046 A JPH0773046 A JP H0773046A
Authority
JP
Japan
Prior art keywords
access
vga
hardware
circuit
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5339906A
Other languages
English (en)
Inventor
Suresh K Marisetty
シュリシュ・ケイ・マリセッティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH0773046A publication Critical patent/JPH0773046A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors

Abstract

(57)【要約】 【目的】 コンピュータシステムにおいて回路をエミュ
レートする新規な方法及び装置を提供する。 【構成】 その方法及び装置は、回路をアクセスすべき
時点を確定する方法及び装置を含む。さらに、現時点で
好ましい実施例では、本発明はアクセスのアドレスとデ
ータをトラップする方法及び装置を含む。本発明は、回
路がアクセスされていることをコンピュータシステムに
透過的に指示する割込みを生成する方法及び装置をさら
に含む。本発明は、その割込みを処理し且つ回路の機能
をエミュレートする方法及び装置をも含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンピュータシステムに
関し、特に、コンピュータシステムにおける回路のエミ
ュレーションに関する。
【０００２】
【従来の技術】従来の技術においては、Ｉｎｔｅｌ Ｃ
ｏｒｐｏｒａｔｉｏｎ製造の一連のマイクロプロセッサ
に基づくコンピュータシステムと共に利用されているビ
デオ表示用端末装置を含めたビデオ表示用端末装置（以
下、「表示装置」という）で情報を提示するための出力
表示システムがいくつか考案されていた。このようなマ
イクロプロセッサを利用するコンピュータを通常はパー
ソナルコンピュータ（ＰＣ）と呼ぶ。Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ（Ｉ
ＢＭ）が初めてＰＣを導入したとき、そのＰＣは中程度
の分解能をもつ白黒ビデオモニタに出力表示を提示して
いた。ＰＣに属するシステムのマイクロプロセッサが改
良されて、より高速になり、さらに多くの量のメモリを
処理できるようになるにつれて、当初、表示システムは
相対的に低い分解能で色を含むように更新され、次い
で、技術の進歩に伴ってより高い分解能でさらに多くの
色の陰影を追加してゆくように改良されてきた。そのよ
うな表示システムのいくつかはＨｅｒｃｕｌｅｓ，ＣＧ
Ａ及びＥＧＡとしてさらに良く知られている。これらの
表示システムは各々異なる１組の表示システムインタフ
ェース規格を確立させている。さらに最近になって、業
界全体でビデオグラフィックスアダプタ（ＶＧＡ）シス
テムと呼ばれる表示システムを使用するようになってき
ている。
【０００３】ＰＣ市場においては出力表示システムの種
類がますます多くなってきているため、１つの特定の出
力表示システムに合わせて設計されているアプリケーシ
ョンプログラムを動作させたいときには、コンピュータ
システムが利用しているその特定の表示システムはその
アプリケーションプログラムについて出力を提供できる
ということを確認する必要がある。たとえば、プログラ
ムがＣＧＡ出力表示システムで表示されるべく書込まれ
ていたならば、コンピュータシステムはＣＧＡ表示シス
テムに合わせて書込まれたプログラムを表示できる出力
表示システムを含んでいなければならない。これに対し
て、プログラムがＥＧＡ出力表示システムでの表示のた
めに書込まれていたならば、コンピュータシステムはＥ
ＧＡ出力表示に適合する出力回路を含んでいることが必
要である。出力表示システムの間の互換性の欠如は発生
される出力信号の相違から起こるのであるが、それらは
異なる同期周波数で動作し、出力表示装置に異なる画素
のパターンを提供する。
【０００４】今日では大型の高分解能カラー表示モニタ
を利用できる機会が多くなっているので、パーソナルコ
ンピュータのユーザーの多くは自身のパーソナルコンピ
ュータシステムと共にそれらのモニタを使用し始めてい
る。そのようなモニタはいくつかの限定されたアプリケ
ーションプログラムについてのみ使用されるのである
が、他のアプリケーションプログラムはシステムが別の
出力表示システム（たとえば、ＶＧＡ表示装置）を含む
ことを要求するという場合は普通に起こりうる。従っ
て、異なる表示インタフェースを要求する複数のアプリ
ケーションプログラムとの間に互換性をもつ表示システ
ムを有するコンピュータシステムを提供することが望ま
しい。
【０００５】ＶＧＡには性能や分解能などの固有の問題
があるため、今日では、グラフィックスアプリケーショ
ンのユーザーが要求される性能と分解能の全てを得られ
るようにする新しいグラフィックスハードウェアインタ
フェースと表示システムがある。ところが、ユーザーが
ＶＧＡインタフェースしか理解しない旧来のアプリケー
ション（たとえば、ワードプロセッサ又はスプレッドシ
ートなど）の使用を望んだ場合、旧来のアプリケーショ
ンは新しいグラフィックスインタフェースでは適正に機
能しない。ソフトウェアの開発には大量の費用が費やさ
れるため、ＶＧＡのような１つのグラフィックスインタ
フェースに合わせて設計されているアプリケーション
と、より高い分解能とより高い性能をもつグラフィック
スインタフェースを含めた別のグラフィックスインタフ
ェースに合わせて設計されているアプリケーションとを
ランすることができるコンピュータシステムを提供する
ことが望ましい。
【０００６】ＰＣ市場で入手しうる多数のグラフィック
スインタフェースの間の互換性の問題に対応する従来の
方法の１つはデュアルフレームバッファシステムであ
り、この場合、コンピュータシステムはＶＧＡ利用アプ
リケーションに対する１つのハードウェアグラフィック
スインタフェースと、第２の型のグラフィックスシステ
ムに対する別のハードウェアグラフィックスインタフェ
ースとを有する。すなわち、グラフィックスインタフェ
ースの型ごとに１つのフレームバッファが存在している
のである。ＶＧＡアプリケーションがランするときはイ
ンタフェースのＶＧＡハードウェアを使用し、一方、別
のアプリケーションを実行する場合には、他方のグラフ
ィックスサブシステムに対するグラフィックスインタフ
ェースを使用する。そのような方式に関わる問題はコス
トである。ハードウェアを複製することにより、コスト
はほぼ２倍になる。さらに、２組のハードウェアを使用
するので、スペースが非常に重要な場所である集積回路
とプリント回路板でより広いスペースが必要になる。同
様に、コンピュータシステムで利用できるスロットの数
もＰＣ環境においては非常に重要である。従って、ＶＧ
Ａ利用アプリケーションと、他のアプリケーションのた
めの新たな、より高い分解能をもつグラフィックスイン
タフェースとを支援できるグラフィックスシステムを提
供することが望ましい。
【０００７】コンピュータシステムと関連して使用され
る回路やその他のプログラムが実行する機能は、従来、
コンピュータシステムによってエミュレートされてい
た。さらに、ＶＧＡのソフトウェアエミュレーションは
ＰＣ業界では新しいことではない。多くのテキスト利用
アプリケーションは、エミュレーションに際して、基本
入出力システム（ＢＩＯＳ）により支援される。Window
sTM は、現在、ＶＧＡエミュレーションをソフトウェア
で実行しており、あらゆるテキスト利用ＶＧＡアプリケ
ーションをランする。ところが、Microsoft WindowsTM
はグラフィックスＶＧＡアプリケーションをエミュレー
トすることができない。これは、それらのアプリケーシ
ョンの多くがＶＧＡハードウェア（たとえば、レジス
タ）に直接に書込むからである。
【０００８】
【発明が解決しようとする課題】以下に示す通り、本発
明はＶＧＡのグラフィックスインタフェース以外のグラ
フィックスインタフェースでテキストモードと、グラフ
ィックスモードの双方でソフトウェアＶＧＡエミュレー
ションを実行する。利用できないハードウェアのエミュ
レーションを実行することにより、本発明はデュアルフ
レームバッファシステムを不要にする。従って、本発明
によれば、ＶＧＡ利用アプリケーションで、他の高分解
能グラフィックスシステムに表示しうる出力を発生させ
ることができる。
【０００９】
【課題を解決するための手段】コンピュータシステムに
おいて回路をエミュレートする方法及び装置を説明す
る。この方法及び装置は、回路をアクセスすべき時点を
確定する方法及び装置を含む。さらに、現時点で好まし
い実施例では、本発明は、アクセスのアドレスとデータ
をトラップする方法及び装置を含む。本発明は、回路が
アクセスされていることをコンピュータシステムに指示
するようにアプリケーションと、パーソナルコンピュー
タのオペレーティングシステムとに透過的な割込みを生
成する方法及び装置をさらに含む。本発明は、割込みを
処理し且つ回路の機能をエミュレートする方法及び装置
をさらに含む。現時点で好ましい実施例では、エミュレ
ートする方法及び装置はソフトウェアルーチンから構成
されている。
【００１０】現時点で好ましい実施例においては、本発
明は、ＶＧＡグラフィックスをソフトウェアでラン中の
グラフィックスアプリケーションに透過的にエミュレー
トする方法及び装置である。本発明は以下の詳細な説明
と、本の好ましい実施例についての添付の図面とからさ
らに十分に理解されるであろうが、以下の説明と図面を
本発明を特定の実施例に限定するものとしてみなすべき
では、単にそれらは説明と理解のみを目的としている。
【００１１】
【実施例】コンピュータシステムにおいて回路をエミュ
レートする方法及び装置を説明する。以下の説明中、本
発明を完全に理解させるために特定のグラフィックスイ
ンタフェース、特定のレジスタの種類、特定のメモリ範
囲などの特定の詳細な事項を数多く挙げるが、それらの
特定の詳細な事項がなくとも本発明を実施しうることは
当業者には明白であろう。また、本発明を無用にわかり
にくくするのを避けるために、周知の構造や装置を詳細
にではなく、ブロック線図の形で示す場合もある。
【００１２】発明の概要 コンパクトなサイズをもつアプリケーションに合わせて
最適化したコンピュータシステムで本発明を採用すると
有利だる。そのようなアプリケーションは、特定すれ
ば、一般にはラップトップ型及びノートブック型と呼ば
れる型の小型バッテリ給電式パーソナルコンピュータを
含む。そのようなコンピュータシステムの好ましい一実
施例については以下に簡単に説明するが、本発明がこの
特定のデザインのコンピュータシステムに限定されず、
実質的にはプロセッサを利用するシステムのデザインに
組込まれても良いことは理解される。
【００１３】本発明は、アプリケーション又はオペレー
ティングシステムがコンピュータシステムの中にない特
定の回路、インタフェース又は演算論理を要求する場合
に、コンピュータシステムを非標準（すなわち、理解さ
れない）ハードウェアに適応させる方法及び装置を提供
する。本発明では、特定の回路、インタフェース又は演
算論理をエミュレートできるので、ある特定の機能を実
行するためにその特定の回路、インタフェース又は演算
論理を利用又はアクセスしようとするアプリケーション
は、コンピュータシステムの中にその回路が存在してい
なくてもその機能を実行させることができるのである。
たとえば、現時点で好ましい実施例においては、本発明
は特定の１つのインタフェース又は回路構成と共に動作
するように設計又は構成されているアプリケーションが
同一の結果を得るために代替回路又は代替構成を利用す
ることを可能にする。１例を挙げると、ＶＧＡなどの特
定のグラフィックスインタフェースを理解するグラフィ
ックアプリケーションの場合、本発明によれば、そのア
プリケーションはＶＧＡ以外のグラフィックスインタフ
ェースに関わる図形情報を供給できるようになる。従っ
て、本発明では、アプリケーションが適合するような構
成となっていない又はアプリケーションが理解しない回
路又はインタフェースを、理解される回路やインタフェ
ースをエミュレートすることにより、アプリケーション
により使用できるようにするのである。
【００１４】本発明の動作は図１のフローチャートに記
載されている。図１を参照すると、アプリケーション１
０１は特定の回路又はインタフェースに対するアクセス
を生成するものとして示されている。たとえば、ＶＧＡ
インタフェースを理解するアプリケーションの場合、ア
プリケーション１０１はＶＧＡアクセスを発生するであ
ろう（たとえば、ＶＧＡ表示回路に対する読取り又は書
込み）。アクセスは、何らかの事象の発生又は何らかの
機能の実行を呼び出すための回路への読取り又は書込
み、あるいは回路に対する指示を表わすと考えて良いで
あろう。
【００１５】アプリケーション１０１により生成された
アクセスに応答して、本発明のコンピュータシステムは
割込み１０２を生成する。生成される割込みはアプリケ
ーション１０１に透過的なシステム管理割込み（ＳＭ
Ｉ）である。現時点で好ましい実施例では、ＳＭＩ割込
み１０２は全てのアプリケーションに透過的である。透
過的なシステム管理割込みは、１９９１年１１月６日に
出願され、本発明の譲受人に譲渡されている名称「Tran
sparent System Interrupt」による同時係属出願第７８
７，７６２号の中に記載されている。従って、アプリケ
ーション１０１がコンピュータシステム内に存在してい
ない（エミュレートすべき）回路をアクセスしようとし
たとき、アプリケーション１０１に透過的にＳＭＩ割込
み１０２が生成される。
【００１６】ＳＭＩ割込み１０２が生成されると、コン
ピュータシステム中のＳＭＩハンドラ１０３はその割込
みをアドレス指定する。現時点で好ましい実施例では、
ＳＭＩハンドラ１０３はＳＭＩ割込み１０２のソースを
確定し、割込みに応答する適切なルーチンを供給する。
現時点で好ましい実施例では、ＳＭＩハンドラ１０３
は、そのアクセスをコンピュータシステム内に現在ある
ハードウェア及び／又はソフトウェアにより適合させる
又は実行することができるアクセスにエミュレート、あ
るいは、変換するルーチンを利用する。言いかえれば、
存在していない回路へのアクセスを現在システムにより
実行できるアクセスへ変換するということになる。現時
点で好ましい実施例においては、元のアクセスを満足さ
せることができるように、ＳＭＩハンドラ１０３は、シ
ステム中に存在していない回路を変換、あるいは、エミ
ュレートするためのソフトウェアルーチンを呼び出す。
【００１７】ＳＭＩハンドラ１０３がアクセスを回路の
ハードウェア及びソフトウェアで理解しうるものに変換
することにより、特定のアクセスについてのエミュレー
ションを実行するとき、そのルーチンをメモリから取り
出さなければならない。変換に際してアクセスを維持す
るために、アクセスをハードウェアにラッチ、すなわ
ち、トラップしても良い。アクセスがデータと、アドレ
スとを含んでいるならば、エミュレーションルーチンが
使用可能となったときにアクセスを変換できるように、
データとアドレスの双方がラッチされる。現時点で好ま
しい実施例では、アクセスのトラップはＳＭＩ割込み１
０２が生成されているのに応答して起こる。
【００１８】現時点で好ましい実施例においては、変換
エミュレーション１０４は、アクセスを現在システムの
論理及びハードウェアにより認識できるものに変換する
ことが可能であるソフトウェアルーチンである。１例を
挙げると、ＶＧＡインタフェースを理解するアプリケー
ションの場合、ソフトウェア変換／エミュレーション１
０４ルーチンはＶＧＡアクセスを、現在システムのグラ
フィックスインタフェースが理解できるであろうアクセ
スに変換することになるであろう。このように、ＶＧＡ
利用表示システムに対して図形を発生するように設計さ
れているグラフィックスアプリケーションは、どのよう
なグラフィックスハードウェアに対しても図形を発生す
ることができるのである。
【００１９】変換／エミュレーション１０４を完了した
とき、変換したアクセスを現在ハードウェア１０５へ送
信する。すなわち、アプリケーション１０１に関する限
り、元のアクセスは完了したのである。ところが、元の
アクセスは実際には実際のシステムハードウェアが理解
しうるアクセスにエミュレート又は変換されており、従
って、アクセスは実際のシステムハードウェアに対して
完了したことになる。
【００２０】本発明によって他のハードウェアもエミュ
レートできるであろう。言いかえれば、本発明はグラフ
ィックスインタフェースのソフトウェアＶＧＡエミュレ
ーションという現時点で好ましい実施例には限定されな
いのである。本発明は多種多様なアプリケーションに適
用可能である。たとえば、アプリケーションから入出力
（Ｉ／Ｏ）装置へのアクセスをそのインタフェースをエ
ミュレートすることにより可能にするために、本発明を
利用することができる。１例を挙げると、あるアプリケ
ーションが小型コンピュータシステムインタフェース
（ＳＣＳＩ）を介してハードウェアディスクをアクセス
するように設計されているが、そのハードディスクをア
クセスするために並列ポートしか存在していない場合、
本発明はＳＣＳＩに対するアクセスを受信し、それを並
列ポートが理解できるアクセスに変換することが可能で
ある。詳細にいえば、本発明は、ＳＣＳＩポートに対す
るアクセスを試みたアプリケーションに透過的な割込み
を生成して、そのアクセスをトラップさせるであろう。
次に、そのアクセスを変換することになるであろう。ア
プリケーションに関する限り、アクセスはＳＣＳＩハー
ドディスクに対して起こっている。ところが、実際に
は、アクセスはハードディスクに対して並列ポートを介
して完了したのである。このように、本発明はアクセス
を試みたアプリケーションに見える回路、インタフェー
ス及び演算論理をエミュレートする能力を与える。
【００２１】本発明の現時点で好ましい実施例 本発明の１つの用途は、ＶＧＡインタフェースを使用す
る（すなわち、標準ＶＧＡインタフェースに従ってＶＧ
Ａハードウェアをアクセスする）ように構成されている
アプリケーション（たとえば、ＤＯＳ利用アプリケーシ
ョン）をＶＧＡに基づかないグラフィックスインタフェ
ースを採用するコンピュータシステムにより利用できる
ように、ＶＧＡソフトウェアエミュレーションを実行す
ることである。
【００２２】図２は、本発明のコンピュータシステムの
ブロック線図である。図２を参照すると、本発明のコン
ピュータシステム１０の好ましい一実例が示されてい
る。好ましい実施例では、コンピュータシステム１０
は、本発明の譲受人であるカリフォルニア州サンタクラ
ラのIntel Corporation が製造している４８６ＳＬTMマ
イクロプロセッサを含む。そのようなコンピュータシス
テムはＩＢＭ ＰＣＡＴTMパーソナルコンピュータとの
間に互換性をもつ。
【００２３】システム１０は、インタフェースバス１１
にそれぞれ結合している中央処理装置（ＣＰＵ）２０、
入出力（Ｉ／Ｏ）制御装置３０及びグラフィックス回路
４０として示した３つの主要プロセッサ構成要素を含
み、インタフェースバス１１はそれらの構成要素の間で
情報を通信する。ここで開示する改良を含まないＣＰＵ
２０と、Ｉ／Ｏ制御装置３０との組合わせは、Intel Co
rporation から４８６ＳＬTM Microprocessor SuperSet
の製品名で入手可能である。
【００２４】ＣＰＵ２０はＣＰＵと、メモリ制御装置
と、キャッシュ制御装置と、バス制御論理と、行バッフ
ァとを含む拡張中央処理装置である。ＣＰＵは透過的な
システム割込みであるＳＭＩ割込み１０１を受信するよ
うに結合されている。現時点で好ましい実施例では、Ｓ
ＭＩ割込み１０１はＣＰＵ２０により特別に指定された
ハードウェアピンで受信される。ＣＰＵ２０は、ＳＭＩ
割込み１０１を受信したときに、システム管理モード
（ＳＭＭ）に入る。ＳＭＭにおいては、本発明に従った
割込みサービスルーチンを使用してＳＭＩ割込み１０１
を処理する。システムメモリ８０もＣＰＵ２０に結合し
ている。システムメモリ８０は実質的にはダイナミック
ランダムアクセスメモリ（ＤＲＡＭ）装置から構成され
ている。
【００２５】入出力制御装置３０は複数の並列ポート
と、複数の二重直列ポートと、実時間クロック装置と、
二重プログラム可能割込み制御装置と、電力管理モジュ
ールと、複数の二重プログラム可能タイマと、複数の二
重ＤＭＡ制御装置と、メモリマッパと、複数の入出力バ
ッファとから成るシングルチップ入出力（Ｉ／Ｏ）装置
である。Ｉ／Ｏ制御装置３０は、コンピュータシステム
の動作中にＳＭＩ割込み１０１のソースに従ってセット
されるレジスタ３１をさらに含む。レジスタ３１をアク
セスすることにより、ＳＭＩ割込み１０１のソースを得
ることができる。
【００２６】ＳＭＩ割込み１０１はハードウェア事象の
発生によって起動される。そのようなハードウェア事象
はバッテリの低電力状態、時間切れタイマの時間切れ、
あるいはコンピュータにあるボタンの操作などであろ
う。本発明では、ＳＭＩ割込み１０１はＶＧＡ回路（エ
ミュレートされようとしている回路）に対するアクセ
ス、すなわち、ＶＧＡアクセスに応答して生成される。
従って、そのような事象に応答して、Ｉ／Ｏ制御装置３
０はＳＭＩ信号１０１を発生する。
【００２７】ＣＰＵ２０のシステム管理モード（ＳＭ
Ｍ）割込みハンドラはＳＭＩ信号１０１を処理する。Ｓ
ＭＭハンドラは、ＳＭＩ割込み１０１のソースを確定す
るために、Ｉ／Ｏ制御装置３０を検査する（たとえば、
記憶装置及び他の周知の回路を検査する）。現時点で好
ましい実施例では、ＳＭＭハンドラは、レジスタ３１を
検査する。ＳＭＩ割込み１０１のソースがＶＧＡアクセ
スであれば、そのアクセスを既存のグラフィックスイン
タフェース回路と共に使用できるように、ＶＧＡインタ
フェースをエミュレートさせるためにＳＭＭハンドラは
必要なアクションを実行する（すなわち、適切なルーチ
ンをランする）。
【００２８】グラフィックスインタフェース４０はグラ
フィックス制御装置と、ビデオメモリ制御装置とから成
るシングルチップグラフィックスインタフェースであ
る。フラットハンドル表示装置６０もグラフィックスイ
ンタフェース４０に結合している。ビデオフレームバッ
ファ（すなわち、ビデオメモリ）をリフレッシュする発
振器（図示せず）が設けられている。フレームバッファ
５０もグラフィックスインタフェース４０に結合してい
る。現時点で好ましい実施例では、フレームバッファ５
０は実質的には複数のＤＲＡＭデバイスから構成されて
いる。また、現時点で好ましい実施例においては、フレ
ームバッファ５０はリニアフレームバッファである。
【００２９】全てのサブシステムはインタフェースバス
１１を介して互いに結合し、互いに通信し合うと共に、
他のシステム構成要素（拡張用スロット、キーボード用
スロット、キーボード制御装置、ディスク制御装置な
ど）と通信する。一実施例では、バス１１はＡＴコンパ
チブルバスである。本発明の現時点で好ましい実施例の
コンピュータシステムにおいては、ハードディスク、フ
ロッピーディスクドライブ、キーボード、基本入出力シ
ステム（ＢＩＯＳ）制御装置及び集積回路（ＩＣ）カー
ドも結合しているが、本発明をわかりにくくするのを避
けるために、それらの構成要素は全て図示されていな
い。
【００３０】コンピュータシステム１０は、コンピュー
タシステム１０に給電するためにバッテリ８６と結合し
ているポータブル電源８５を収納することも可能であ
る。電源８５はコンピュータシステム１０の様々な構成
要素に電力を供給するように結合される。
【００３１】図３Ａ及び図３Ｂは、本発明によるＶＧＡ
ソフトウェアエミュレーションのフローチャートであ
る。図３Ａを参照して説明すると、従来の技術において
は、ＤＯＳアプリケーション３０１はオペレーティング
システム（Ｏ／Ｓ）３０２と、ドライバ３０３と、ＢＩ
ＯＳ３０４とを介してキーボード、プリンタ及びドライ
ブを制御する。しかしながら、アプリケーションがＶＧ
Ａアクセスを生成したときには、そのアクセスはＶＧＡ
ハードウェア３０５へ直接出力される。ＶＧＡハードウ
ェア３０５は、図形出力表示を発生するために、グラフ
ィックスインタフェース及びモニタを制御する。
【００３２】図３Ｂは、ＤＯＳ環境における本発明の動
作を示す。従来の技術におけるのと同様に、アプリケー
ション３１０はオペレーティングシステムＯ／Ｓ３１１
と、ドライバ３１２と、ＢＩＯＳ３１３とを介してキー
ボード、プリンタ及びドライブを制御する。ところが、
ＶＧＡアクセスが発生すると、コンピュータシステムの
ハードウェアはＶＧＡアクセス３１４をトラップする。
現時点で好ましい実施例では、ＶＧＡアクセスのアドレ
スとデータの双方をトラップする。ＶＧＡハードウェア
のトラップは、アクセスのアドレスがシステムメモリの
ＶＧＡアドレス範囲として定義されたメモリ範囲の中に
入っているときに起こる。現時点で好ましい実施例にお
いては、本発明のコンピュータシステムはアクセスと関
連するアドレスに従ってＶＧＡアクセスを識別する。
【００３３】アクセスが起こると、本発明はアクセスの
アドレスとデータのトラップを発生させるＳＭＩ割込み
を生成する。ＳＭＩ ＶＧＡハンドラ３１４はＳＭＩ割
込みのソースを確定する。ＳＭＩ割込みのソースがＶＧ
Ａアクセスであったことを確定すると、ＳＭＩ ＶＧＡ
ハンドラ３１４はエミュレーションルーチンを実行させ
る。現時点で好ましい実施例では、エミュレーションル
ーチンは、システム管理の使用に備えて予約されたシス
テムメモリスペースに記憶されている。エミュレーショ
ンルーチンはＶＧＡアクセスを、コンピュータシステム
で使用している現在グラフィックスインタフェース及び
現在ハードウェアにより認識可能であるグラフィックス
アクセスに変換する。
【００３４】ＶＧＡアクセスをシステム中の現在グラフ
ィックスハードウェアにより理解されるアクセスに変換
した後、変換したアクセスを表示用ハードウェアへ送信
する（３１７）。このように、本発明においては、ＶＧ
Ａアクセスが何れかのＶＧＡハードウェアに到達する前
に、ＶＧＡアクセスを半ばで中断するのである。ＶＧＡ
アクセスは、そのＶＧＡアクセスを生成したアプリケー
ションに透過的に、現在グラフィックスハードウェアと
共に動作すべきエミュレートされる。
【００３５】図４は、本発明のソフトウェアＶＧＡエミ
ュレーションに関わるメモリ及びＩ／Ｏトラッピングメ
カニズムを示す。図４を参照すると、マイクロプロセッ
サ４００はＣＰＵ論理４０１と、メモリアドレストラッ
プハードウェア４０２と、システム管理先入れ後出し
（ＳＭＦＩＬＯ）レジスタスペース４０３とを有するも
のとして示されている。図示するように、Ｉ／Ｏ制御装
置チップ４０４はＳＭＩ割込み４０５を介してマイクロ
プロセッサ４００に結合している。Ｉ／Ｏ制御装置４０
４はＩ／Ｏトラップハードウェア４０９を含む。また、
マイクロプロセッサ４００は外部ＳＭＩ（ＥＸＴ＿ＳＭ
Ｉ）割込み４０６を介してＩ／Ｏ制御装置チップ４０４
に結合している。図４には、オンボードメモリ４０８及
びシステムＩ／Ｏスペース４０７も示されている。現時
点で好ましい実施例では、オンボードメモリ４０８の範
囲は０から１Ｍ（０ＦＦＦＦＦＨ）までである。現時点
で好ましい実施例においては、システムＩ／Ｏスペース
４０７は６４Ｋのメモリから構成されている。
【００３６】現時点で好ましい実施例では、ＶＧＡアク
セスに対してメモリアドレス範囲をオンボードメモリ４
０８で設定し、Ｉ／Ｏ ＶＧＡアクセスに対してはＩ／
Ｏメモリ範囲をシステムＩ／Ｏスペース４０７で設定す
る。現時点で好ましい実施例においては、ＶＧＡと関連
するメモリアドレス範囲は典型的にはＡ００００〜ＢＦ
ＦＦＦ ｈｅｘであり、また、ＶＧＡと関連するＩ／Ｏ
アドレス範囲は０３Ｂ０〜０３Ｃ９ｈｅｘである。いず
れかの時点で、本発明においてＶＧＡハードウェアのた
めに予約されているメモリアドレス範囲又はＩ／Ｏアド
レス範囲のいずれかに入っているアドレスをもってバス
サイクルが起こると、ＳＭＩ割込みが生成される。
【００３７】ＣＰＵ論理４０１がＶＧＡインタフェース
と共に動作するように設計されているアプリケーション
を実行しているとき、メモリ又はＩ／Ｏに対するアクセ
スが起こることもある。現時点で好ましい実施例では、
それらのアクセスは読取りまたは書込みであると考えて
良いであろう。現時点で好ましい実施例においては、グ
ラフィックスアプリケーションをランさせている間に、
そのグラフィックスアプリケーションが６４０Ｋ（０Ａ
００００Ｈ）と７８４Ｋ（０Ａ００００Ｈ）と７８４Ｋ
（０ＢＦＦＦＦＨ）との間でオンボードメモリ４０８を
アクセスしようと試みた場合、ＣＰＵ論理４０１からＩ
／Ｏ制御装置４０４へ外部ＳＭＩ信号のＥＸＴ＿ＳＭＩ
４０６が発生される。ＥＸＴ＿ＳＭＩ４０６に応答し
て、Ｉ／Ｏ制御装置４０４はＣＰＵ論理４０１へＳＭＩ
割込み４０５を生成する。ＳＭＩ割込み４０５に応答し
て、メモリアドレストラップハードウェア４０２はメモ
リアクセスのアドレスとデータをラッチさせる。ＣＰＵ
論理４０１のＳＭＭハンドラは、アクセスを現在グラフ
ィックスハードウェアが認識し且つ理解することができ
るアクセスに変換するソフトウェアエミュレーション
（すなわち、変換）ルーチンをランさせる。言いかえれ
ば、ＳＭＭハンドラは、ＶＧＡメモリインタフェースを
エミュレートするルーチンをランさせる。
【００３８】ＶＧＡアクセスの変換が起こった後、エミ
ュレーションがそのアクセスを生成したアプリケーショ
ンに透過的に起こったように、ＳＭＭハンドラはアプリ
ケーションに戻る。
【００３９】アプリケーションをランさせているとき、
ＣＰＵ論理４０１により実行されているアプリケーショ
ンがシステムＩ／Ｏスペース４０７の０３Ｂ０〜０３Ｃ
９ＨｅｘからのＶＧＡ Ｉ／Ｏスペースをアクセスしよ
うと試みると、Ｉ／Ｏ制御装置４０４はＣＰＵ論理４０
１へＳＭＩ割込み４０５を生成する。ＳＭＩ割込み４０
５の生成は、Ｉ／Ｏトラップ論理４０８にＩ／Ｏ ＶＧ
Ａアクセスに対応するアドレスとデータをトラップさせ
る。ＣＰＵ論理４０１のＳＭＭハンドラは、ＳＭＩ割込
み４０５を受信すると、ＳＭＩ割込み４０５のソースを
確定するためにＩ／Ｏ制御装置４０４に問合わせる。Ｓ
ＭＩ割込み４０５のソースがＶＧＡＩ／Ｏメモリスペー
スに対するアクセスであった（すなわち、ＶＧＡ Ｉ／
Ｏアクセスであった）ことを確定したならば、ＳＭＭハ
ンドラはＩ／Ｏアクセスをエミュレートする。
【００４０】現時点で好ましい実施例では、ＶＧＡアプ
リケーションはＩ／Ｏアクセスを使用して、ＶＧＡハー
ドウェアをいくつかのモードに置く。言いかえれば、Ｉ
／ＯアクセスをＶＧＡインタフェース制御装置により利
用して、ＶＧＡハードウェアを特定の１つの動作モード
に初期設定するということになる。ＳＭＩ割込み４０５
が起こると、Ｉ／ＯアクセスのアドレスとデータをＩ／
Ｏトラップ範囲４０９の中にトラップする。その後、特
定のＶＧＡアクセスを実行しているとき、先行するＩ／
Ｏアクセスがラッチされていれば、所望のグラフィック
スモードをエミュレートする。本発明においては、ルー
チンによってその動作を実行し、その結果として得られ
た図形をコンピュータシステムの現在グラフィックスイ
ンタフェース及び現在ハードウェアにより認識されるア
ドレス場所に戻して書込む。
【００４１】従って、本発明では、アプリケーションは
ＶＧＡメモリに対してアクセスを発生する。メモリ及び
Ｉ／Ｏトラップハードウェアは、特定のメモリ範囲が指
示された任意の時点で、アクセスと関連するアドレスと
データをラッチする。トラップはＳＭＩ割込み４０５の
生成に応答して起こる。ＳＭＩ割込み４０５の検出は、
ＣＰＵ論理４０１のＳＭＭハンドラが適正な変換を実行
し且つアクセスをシステムの現在グラフィックスハード
ウェアへ送信するという結果ももたらす。
【００４２】メモリアドレストラップハードウェア４０
２はＣＰＵ論理４０１の中に配置されているが、コンピ
ュータシステムの中のどの場所にこのハードウェアを配
置しても良いことに注意すべきである。同様に、現時点
で好ましい実施例においてはＩ／Ｏトラップ範囲ハード
ウェア４０９はＩ／Ｏ制御装置４０４の中に配置されて
いるが、Ｉ／Ｏトラップ範囲ハードウェア４０９はコン
ピュータシステムの中のどの場所に配置されることも可
能である。さらに、メモリトラップハードウェア４０２
とＩ／Ｏトラップハードウェア４０９の双方をＣＰＵ論
理４０１又はＩ／Ｏ制御装置４０４に配置することもで
きるであろう。双方のトラップハードウェアをＩ／Ｏ制
御装置４０５に配置した場合、ＥＸＴ＿ＳＭＩ信号４０
６は不要になるであろう。双方のハードウェアをマイク
ロプロセッサ４００に配置した場合には、２つのハード
ウェアはＳＭＩ割込み４０５を生成すべきであることを
Ｉ／Ｏ制御装置４０４に指示することを要求されるであ
ろう。
【００４３】メモリトラップアドレスハードウェア４０
２と、Ｉ／Ｏトラップハードウェア４０９の双方で利用
されるトラップハードウェアは当該技術では良く知られ
ており、ＣＰＵ論理４０１がＳＭＩ割込み４０５を受信
したときに直ちにアドレスとデータの双方をラッチする
ことを要求される。一実施例においては、最前の６回の
ＩＯアクセス（すなわち、必要アドレス、データ及び制
御信号）をＳＭＦＩＬＯ４０３をトラップする。一実施
例では、最前の６回のメモリアクセス（すなわち、必要
アドレス、データ及び制御信号）はＣＰＵ４０１のシス
テム管理先入れ後出し（ＳＭＦＩＦＯ）（本発明をわか
りにくくするのを避けるために図示せず）にトラップさ
れる。所定数の過去の命令をトラップすることにより、
本発明はパイプライン処理の影響を補正するのである
が、その場合、ＳＭＩ割込み４０５が生成、認識される
時点までに、生成すべきＳＭＩ割込み４０５を発生させ
た命令に続く他の命令は既に現れている。従って、ＳＭ
Ｉ割込み４０５の原因となったＶＧＡアクセスのアドレ
スとデータが失われないように、本発明のラッチングハ
ードウェアはＳＭＩ割込み４０５を生成させるときの遅
延を補正することができなければならない。
【００４４】また、ＶＧＡアクセスを実行するためにオ
ンボードシステムメモリ４０８を利用することにも注意
する。オンボードシステムメモリ４０８の中には有効な
ＶＧＡグラフィックスデータは存在していないのである
が、ＶＧＡアクセスのためにオンボードメモリ４０８が
存在することは重要である。ＶＧＡアクセスを実行しよ
うと試みているアプリケーションはそのメモリスペース
に対するアクセスが試みられたときに透過的なシステム
割込みが生成することを知る必要はなく、従って、読取
り及び書込みのアクセスが起こったものと仮定する。現
時点で好ましい実施例では、ＶＧＡフレームバッファに
おいて読取り−変更−書込み動作を実行するいくつかの
アプリケーションに対してオンボードメモリが必要であ
る。
【００４５】本発明においては、２５６色を支援するこ
とができるＶＧＡシステム全体が望まれる場合、２５６
Ｋのオンボードシステムメモリが必要になるであろう。
言いかえれば、２５６Ｋのメモリを使用することによ
り、合わせて２５６の色を表示できる。２５６Ｋのオン
ボードシステムメモリ（実際のデータを記憶するために
は使用されないのであるが）を犠牲するのを回避するた
めに、本発明によれば、ソフトウェアＶＧＡエミュレー
ションは６４Ｋ分のメモリを使用するだけである。６４
Ｋしか使用しないと、表示できる色は２つだけである。
オンボードの６４Ｋバイトのメモリを使用することによ
り、別個のＶＧＡメモリは不要になる。さらに、ＶＧＡ
エミュレーションモードがターンオフされると、オンボ
ードメモリをより上位のメモリ領域までロールオーバし
て、システムメモリの一部として使用することができ
る。本発明はＶＧＡに対して６４Ｋバイトのメモリを使
用する構成には限定されない。
【００４６】本発明におけるソフトウェアエミュレーシ
ョン 本発明に従ってＶＧＡをエミュレートするために使用さ
れるルーチンの１例を図５に示す。図５を参照すると、
フローチャートは、非ＶＧＡリニアフレームバッファへ
のＶＧＡ書込みをエミュレートするためにＳＭＭハンド
ラにより実行される手続きの一実施例を示す。ＶＧＡ書
込みアクセスが発生すると、ＶＧＡアクセスはコンピュ
ータシステムの現在グラフィックスハードウェアが理解
するＶＧＡ書込みアクセスに変換される。まず最初に、
メモリアクセスをトラップさせるＳＭＩ割込みが生成さ
れた後、ＶＧＡ書込みアクセスのアドレスをトラップレ
ジスタ（すなわち、ハードウェア）から読取る（処理ブ
ロック５０１）。次に、書込むべきデータをトラップレ
ジスタから読取る（処理ブロック５０２）。次に、非Ｖ
ＧＡフレームバッファの開始アドレスを確認する（処理
ブロック５０３）。開始アドレスを確定したならば、Ｖ
ＧＡ ＩＯレジスタ中のＶＧＡアドレスのページを確定
する（処理ブロック５０４）。ＶＧＡアドレスを非ＶＧ
Ａ等価アドレスに変換する（処理ブロック５０５）。続
いて、データを非ＶＧＡ等価アドレスに書込み（処理ブ
ロック５０６）、それにより、変換を終結する。
【００４７】図５に示したＳＭＭハンドラのエミュレー
ションルーチンを表わす擬似コードの一部を以下に挙げ
る。
【００４８】 ＳＭＭハンドラ： Main { - 20 - - IF VGA WRITE Then 25 {Begin: VGA to nVGA Write Conversion Read VGA Write Address from Trap Register = A; Read VGA Write DATA from Trap Register = D; Read non-VGA FB Start Memory Address = nA; 30 Check the VGA Page in VGA IO Register = Px(x=1,2,3,4...); Convert VGA Address to non-VGA equivalent Address; {nA = (Px*64K + nA)}; Write to non-VGA Frame Buffer {Write nA = D}; 35 End: VGA to nVGA Write Conversion } Else {Begin: 5 - - - End: } 10 - - - End Main 注：現時点で好ましい実施例では、ＶＧＡ ＩＯレジス
タはスタック又は特殊バッファに記憶される。
【００４９】ＳＭＭハンドラのソフトウェアルーチンは
メインプログラムと呼ばれるルーチンの主要部と共に示
されている。このルーチンの一部は、ＶＧＡ書込みアク
セスが起こったか否かを試験する。ＶＧＡ書込みが起こ
っていたならば、エミュレーションルーチンのＶＧＡ書
込みから非ＶＧＡフレームバッファ書込みへの変換の部
分が始まる。まず、トラップレジスタからＶＧＡメモリ
アドレスを読取り、それをＡとラベル付けされた変数に
記憶する。トラップレジスタからはデータも読取って、
Ｄとラベル付けされた変数に記憶する。非ＶＧＡフレー
ムバッファの開始アドレスを読取り、変数ｎＡ（＝新ア
ドレス）に記憶する。ＶＧＡ書込みアクセスのＶＧＡ
ＩＯレジスタ中のＶＧＡページを検査して、変数Ｐｘに
記憶する。Ｐｘの値は１から始まる整数である。次に、
ＶＧＡアドレスをリニアフレームバッファの非ＶＧＡ等
価アドレスに式： ｎＡ ＝ （Ｐｘ*６４Ｋ＋ｎＡ） に従って変換する。式中、６４Ｋは各ページのサイズに
相当する。次に、新たに変換されたアドレスに対応する
非ＶＧＡフレームバッファ中の記憶場所にデータを書込
み、そこで、ＶＧＡ書込みアクセスがエミュレートされ
るのである。
【００５０】図５は、上記の擬似コードと関連して、本
発明に従って採用することが可能である多数のエミュレ
ーションルーチンの中の１つを表わしているにすぎな
い。たとえば、コードの別の部分をＶＧＡ読取りアクセ
スの変換の専用とすることができる。各々のエミュレー
ションルーチンを厳密にどう実現するかは、システムで
使用すべきハードウェアと、アプリケーション及び／又
はオペレーティングシステムの必要条件、すなわち、ア
プリケーション及び／又はオペレーティングシステムが
どの型のハードウェア、インタフェース等を理解するか
ということによって決まる。このように、本発明によれ
ば、コンピュータシステムは標準のハードウェア、イン
タフェース又は演算論理に従ってアクセスを実行するア
プリケーションと共に非標準ハードウェア、又は理解さ
れないハードウェアを利用することができるのである。
【００５１】ソフトウェアＶＧＡエミュレーションと併
せて単一のフレームバッファという解決手段を使用する
ことにより、２つのフレームバッファを設ける必要はな
くなる。さらに、本発明によれば、メモリ制御装置にお
いてＶＧＡとの互換性を得るために、余分のシリコンや
パーソナルコンピュータ基板スペースを利用する必要も
なくなる。また、システム管理割込み（ＳＭＩ）の使用
によって、ソフトウェアＶＧＡエミュレーションはＶＧ
Ａアプリケーションに対して透過的になるので、旧ＶＧ
Ａアプリケーションと、新たなグラフィックスサブシス
テムアプリケーションとの間に互換性を成立させること
ができる。
【００５２】以上の説明を読んだならば、本発明の数多
くの変更及び変形が当業者に明白になることは無論であ
ろうが、例示として図示し且つ説明した特定の実施例が
限定的な意味をもつものと考えてはならないことを理解
すべきである。従って、好ましい実施例の詳細を参照す
ることは、本発明に不可欠であるとみなされる特徴のみ
を挙げている特許請求の範囲を限定しようとするもので
はない。以上、コンピュータシステムにおいて回路エミ
ュレーションを実行する方法及び装置を説明した。
【図面の簡単な説明】
【図１】本発明の動作を示す図。
【図２】本発明の現時点で好ましい実施例のコンピュー
タシステムのブロック線図。
【図３】本発明に従ってＶＧＡのソフトウェアエミュレ
ーションを実行する方法を示す図。
【図４】本発明のソフトウェアＶＧＡエミュレーション
のためのメモリ及びＩ／Ｏトラッピングメカニズムを示
す図。
【図５】本発明により実行されるソフトウェアエミュレ
ーションの１例のフローチャート。
【符号の説明】
１０ コンピュータシステム １１ インタフェースバス ２０ 中央処理装置 ３０ 入出力制御装置 ４０ グラフィックスインタフェース ５０ フレームバッファ ６０ フラットハンドル表示装置 ８０ システムメモリ ８５ ポータブル電源 ８６ バッテリ １０１ ＳＭＩ割込み

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータシステムの一部ではない第
    １の回路に対するアクセスを実行するように設計されて
    いる少なくとも１つのアプリケーションを実行するコン
    ピュータシステムで前記第１の回路をエミュレートする
    方法において、 前記第１の回路に対するアクセスを実行する過程と；前
    記アクセスに応答して、そのアクセスを発生している前
    記少なくとも１つのアプリケーションに透過的なシステ
    ム割込みを生成する過程と；前記アクセスが変換される
    ように、前記第１の回路をエミュレートする過程を含め
    て前記透過的なシステム割込みを処理する過程とから成
    る方法。
  2. 【請求項２】 コンピュータシステムで回路ハードウェ
    アをエミュレートする方法において、 前記ハードウェアに対するアクセスに応答して透過的な
    システム割込みを生成する過程と；アクセスのアドレス
    とデータをトラップする過程と；前記アクセスの前記デ
    ータとアドレスが現在ハードウェアに合わせて変換され
    るように、前記回路をエミュレートするためのソフトウ
    ェアルーチンを実行することを含めて、割込みを処理す
    る過程と；アクセスが現在ハードウェアで完了するよう
    に、変換後のアドレスを現在ハードウェアに提供する過
    程とから成る方法。
  3. 【請求項３】 第２の回路と共に動作するように設計さ
    れた少なくとも１つのアプリケーションをランするコン
    ピュータシステムに第１の回路をエミュレートさせる装
    置において、 前記第２の回路に対するアクセスを実行する手段と；前
    記アクセスを実行する手段に結合し、前記アクセスに応
    答して、そのアクセスを企図している前記アプリケーシ
    ョンに透過的なシステム割込みを生成する手段と；前記
    アクセスをエミュレートする手段を含み、前記システム
    割込みを生成する手段に結合して、前記第１の回路に対
    して前記アクセスを実行できるように、前記透過的なシ
    ステム割込みを処理する手段とを具備する装置。
  4. 【請求項４】 ＶＧＡアプリケーションを使用するコン
    ピュータシステムでそのコンピュータシステムの一部で
    はないＶＧＡ回路をエミュレートする方法において、 前記ＶＧＡ回路に対するＶＧＡアクセスを実行する過程
    と；前記ＶＧＡアクセスに応答して、そのＶＧＡアクセ
    スを企図している前記ＶＧＡアプリケーションに透過的
    なシステム割込みを生成する過程と；前記ＶＧＡ回路を
    エミュレートする過程を含めて、前記ＶＧＡアクセスが
    変換されるように前記透過的なシステム割込みを処理す
    る過程とから成る方法。
  5. 【請求項５】 コンピュータシステムでＶＧＡ回路ハー
    ドウェアをエミュレートする方法において、 前記ＶＧＡハードウェアに対するＶＧＡアクセスに応答
    して透過的なシステム割込みを生成する過程と；ＶＧＡ
    アクセスのアドレスとデータをトラップする過程と；前
    記ＶＧＡ回路をエミュレートするためのソフトウェアル
    ーチンを実行することを含めて、前記ＶＧＡアクセスの
    前記データとアドレスが非ＶＧＡハードウェアに合わせ
    て変換されるように割込みを処理する過程と；非ＶＧＡ
    ハードウェアでＶＧＡアクセスが完了するように、変換
    後のアクセスを非ＶＧＡハードウェアに提供する過程と
    から成る方法。
JP5339906A 1992-12-07 1993-12-07 コンピュータシステムで回路をエミュレートする 方法及び装置 Pending JPH0773046A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98719992A 1992-12-07 1992-12-07
US987199 1992-12-07

Publications (1)

Publication Number Publication Date
JPH0773046A true JPH0773046A (ja) 1995-03-17

Family

ID=25533097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5339906A Pending JPH0773046A (ja) 1992-12-07 1993-12-07 コンピュータシステムで回路をエミュレートする 方法及び装置

Country Status (2)

Country Link
US (1) US5590312A (ja)
JP (1) JPH0773046A (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282645B1 (en) 1994-02-28 2001-08-28 Kabushiki Kaisha Toshiba Computer system for reading/writing system configuration using I/O instruction
JP2734992B2 (ja) * 1994-07-25 1998-04-02 日本電気株式会社 情報処理装置
US5956680A (en) * 1995-06-02 1999-09-21 National Semiconductor Corporation Virtual audio generation and capture in a computer
US5845133A (en) * 1995-07-06 1998-12-01 Cyrix Corporation Virtualized functions within a microprocessor
US5838987A (en) * 1995-10-06 1998-11-17 National Semiconductor Corporation Processor for eliminating external isochronous subsystems
US5786825A (en) * 1995-12-13 1998-07-28 National Semiconductor Virtual display subsystem in a computer
US5727217A (en) * 1995-12-20 1998-03-10 Intel Corporation Circuit and method for emulating the functionality of an advanced programmable interrupt controller
US5857090A (en) * 1995-12-29 1999-01-05 Intel Corporation Input/output subsystem having an integrated advanced programmable interrupt controller for use in a personal computer
US5802350A (en) * 1996-01-18 1998-09-01 International Business Machines Corporation System and method for selecting an interrupt system based upon the operating system of a multiprocessor system
US5694582A (en) * 1996-01-26 1997-12-02 Dell Usa, Lp Operation system independent polled interface for extension BIOS (XBIOS) operations
US5675814A (en) * 1996-01-26 1997-10-07 Dell Usa, L.P. Apparatus and method for managing power consumption by I/O ports in a computer system
US5896534A (en) * 1996-01-26 1999-04-20 Dell Usa, L.P. Operating system independent apparatus and method for supporting input/output devices unsupported by executing programs
US5796984A (en) * 1996-01-26 1998-08-18 Dell Usa, L.P. Operating system independent apparatus and method for eliminating peripheral device functions
US5943506A (en) * 1996-03-25 1999-08-24 Intel Corporation System for facilitating data I/O between serial bus input device and non-serial bus cognition application by generating alternate interrupt and shutting off interrupt triggering activities
US5835791A (en) * 1996-03-26 1998-11-10 Vlsi Technology, Inc. Versatile connection of a first keyboard/mouse interface and a second keyboard/mouse interface to a host computer
US5898859A (en) * 1996-10-01 1999-04-27 Intel Corporation Address shadow feature and methods of using the same
US5754762A (en) * 1997-01-13 1998-05-19 Kuo; Chih-Cheng Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU
JPH10293641A (ja) * 1997-04-17 1998-11-04 Toshiba Corp コンピュータシステムおよびｕｓｂデバイス制御方法
US6873948B1 (en) 1998-05-21 2005-03-29 Lsi Logic Corporation Method and apparatus for emulating a device within a data processing system
US6212592B1 (en) 1998-09-17 2001-04-03 Micron Technology, Inc. Computer system for processing system management interrupt requests
US6145048A (en) * 1998-09-17 2000-11-07 Micron Technology, Inc. Method of processing system management interrupt requests
US6240468B1 (en) * 1998-12-18 2001-05-29 International Business Machines Corporation Interposed graphics device driver module processing function requests within module in standard mode, and passing function requests to specialized mode device driver in specialized mode
US6564276B1 (en) 2000-01-25 2003-05-13 Dell Usa L.P. Access restriction of environmental circuits
US6658515B1 (en) * 2000-01-25 2003-12-02 Dell Usa, L.P. Background execution of universal serial bus transactions
US6606677B1 (en) * 2000-03-07 2003-08-12 International Business Machines Corporation High speed interrupt controller
US7689724B1 (en) 2002-08-16 2010-03-30 Cypress Semiconductor Corporation Apparatus, system and method for sharing data from a device between multiple computers
US7293118B1 (en) 2002-09-27 2007-11-06 Cypress Semiconductor Corporation Apparatus and method for dynamically providing hub or host operations
US20050198421A1 (en) * 2004-03-08 2005-09-08 Nalawadi Rajeev K. Method to execute ACPI ASL code after trapping on an I/O or memory access
KR100586523B1 (ko) * 2004-05-12 2006-06-07 삼성전자주식회사 정보처리시스템 및 그 제어방법
US7653123B1 (en) 2004-09-24 2010-01-26 Cypress Semiconductor Corporation Dynamic data rate using multiplicative PN-codes
US8145470B2 (en) * 2007-06-27 2012-03-27 Microsoft Corporation Accelerated access device emulator access scheme in a hypervisor environment with child and root partitions
US9967632B2 (en) * 2010-03-08 2018-05-08 Rovi Technologies Corporation Emulated television tuner via execution of software by a computing device
US8428929B2 (en) * 2010-09-30 2013-04-23 Intel Corporation Demand based USB proxy for data stores in service processor complex

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938101A (en) * 1973-12-26 1976-02-10 International Business Machines Corporation Computer system with post execution I/O emulation
US4084235A (en) * 1975-04-14 1978-04-11 Honeywell Information Systems Inc. Emulation apparatus
US4450519A (en) * 1980-11-24 1984-05-22 Texas Instruments Incorporated Psuedo-microprogramming in microprocessor in single-chip microprocessor with alternate IR loading from internal or external program memories
US4514805A (en) * 1982-02-22 1985-04-30 Texas Instruments Incorporated Interrupt operation in systems emulator mode for microcomputer
JPS6017539A (ja) * 1983-07-11 1985-01-29 Hitachi Ltd エミユレ−シヨン方式
JPH0619747B2 (ja) * 1984-01-18 1994-03-16 株式会社日立製作所 Ｉ／ｏ命令実行方法、ｉ／ｏ割込処理方法およびそれらを用いた計算機システム
US4727480A (en) * 1984-07-09 1988-02-23 Wang Laboratories, Inc. Emulation of a data processing system
US4907150A (en) * 1986-01-17 1990-03-06 International Business Machines Corporation Apparatus and method for suspending and resuming software applications on a computer
US4875186A (en) * 1986-02-28 1989-10-17 Prime Computer, Inc. Peripheral emulation apparatus
US4841476A (en) * 1986-10-06 1989-06-20 International Business Machines Corporation Extended floating point operations supporting emulation of source instruction execution
US4972317A (en) * 1986-10-06 1990-11-20 International Business Machines Corp. Microprocessor implemented data processing system capable of emulating execution of special instructions not within the established microprocessor instruction set by switching access from a main store portion of a memory
US5155838A (en) * 1988-04-28 1992-10-13 Kabushiki Kaisha Toshiba Computer system with emulation mechanism
US5031119A (en) * 1989-06-12 1991-07-09 Tandy Corporation Split screen keyboard emulator
US5245321A (en) * 1989-09-26 1993-09-14 Home Row, Inc. Integrated keyboard system with typing and pointing modes of operation
US5255379A (en) * 1990-12-28 1993-10-19 Sun Microsystems, Inc. Method for automatically transitioning from V86 mode to protected mode in a computer system using an Intel 80386 or 80486 processor
US5303378A (en) * 1991-05-21 1994-04-12 Compaq Computer Corporation Reentrant protected mode kernel using virtual 8086 mode interrupt service routines
US5297282A (en) * 1991-05-29 1994-03-22 Toshiba America Information Systems, Inc. Resume processing function for the OS/2 operating system
US5237669A (en) * 1991-07-15 1993-08-17 Quarterdeck Office Systems, Inc. Memory management method
US5297124A (en) * 1992-04-24 1994-03-22 Miltope Corporation Tape drive emulation system for a disk drive

Also Published As

Publication number Publication date
US5590312A (en) 1996-12-31

Similar Documents

Publication Publication Date Title
JPH0773046A (ja) コンピュータシステムで回路をエミュレートする 方法及び装置
US6321287B1 (en) Console redirection for a computer system
JP2610812B2 (ja) データ処理システムのエミユレーシヨン
US5796984A (en) Operating system independent apparatus and method for eliminating peripheral device functions
CA2346991C (en) Power management method and device for display devices
US4920481A (en) Emulation with display update trapping
US5896534A (en) Operating system independent apparatus and method for supporting input/output devices unsupported by executing programs
US5768598A (en) Method and apparatus for sharing hardward resources in a computer system
US5577230A (en) Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch
KR100764921B1 (ko) 장치 이뉴머레이션을 위한 가상 ｒｏｍ
US5734914A (en) Computer system capable of shifting voltage level of data signal between processor and system memory
JPH04229329A (ja) パーソナルコンピュータ装置
US5509139A (en) Circuit for disabling an address masking control signal using OR gate when a microprocessor is in a system management mode
Intel
Intel Technical Product Specification for Intel® Desktop Boards using the Intel® 845GL Chipset
US6009486A (en) Cardbus docking station
US5857116A (en) Circuit for disabling an address masking control signal when a microprocessor is in a system management mode
KR20070089399A (ko) 디지털 저장장치의 부팅 제어방법
US6560698B1 (en) Register change summary resource
US7694004B2 (en) Bit-granular writes of control registers
US5873129A (en) Method and apparatus for extending physical system addressable memory
CN114327627B (zh) 一种实模式下基于gpu传统io配置显示分辨率的方法
US5970237A (en) Device to assist software emulation of hardware functions
JPH09134326A (ja) コンピュータシステム
JPS6320545A (ja) エミユレ−タのレジスタ読出し装置