JP3111911B2 - マイクロプロセッサ搭載装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所定の算術論理演
算機能を有するマイクロプロセッサを搭載したマイクロ
プロセッサ搭載装置に関する。

【０００２】

【従来の技術】近年、コンピュータ技術および半導体デ
バイス技術の発展に伴い、コンピュータとして必要な機
能を１つのチップに収めたＭＣＵ（Micro Controller U
nit ）等のマイクロプロセッサが数多く提供されてい
る。このようなマイクロプロセッサは、その内部に所定
の算術論理演算機能を備えており、例えば、洗濯機，炊
飯器，電子レンジ，エアコン等の種々の電化製品に内蔵
することで、各装置を所望の処理手順で制御することを
可能としている。

【０００３】従来、制御対象となる装置内にマイクロプ
ロセッサを搭載する場合、搭載すべき装置において行わ
れる演算処理に合わせて必要とする処理手順を示したプ
ログラムを用意し、このプログラムをＲＯＭ（Read Onl
y Memory）等の不揮発性半導体メモリに格納する。そし
て、マイクロプロセッサは、ＲＯＭ内に格納されたプロ
グラムを読み込み、所定のプログラム処理を実行するこ
とで所望の演算処理を行っていた。

【０００４】ところで、マイクロプロセッサを搭載する
マイクロプロセッサ搭載装置には、その装置における特
有の処理のために、数サイクルの処理を行わなければ完
了しない演算処理もある。このように１サイクルで処理
できない複雑な演算処理を行う場合には、例えば、１サ
イクル目で得られた処理結果を一旦アキュムレータに保
持し、このアキュムレータ内に保持された値に基づいて
次サイクル以降で引き続き処理を行うことにより演算処
理を完了させている。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のマイクロプロセッサにあっては、汎用的に利
用することを前提として作成されていたため、装置特有
の複雑な演算処理を実行する場合には、前述したよう
に、処理内容を複数ステップに分割して処理しなければ
ならず、処理完了までに複数回の処理サイクルを費やし
てしまうという問題点があった。

【０００６】すなわち、汎用性を重視して作成されたマ
イクロプロセッサは、一般に、その演算処理も汎用性の
高い算術論理演算だけを搭載し、あまり利用されること
のない演算機能は省略されるため、特定装置にだけ用い
られる特殊な演算処理を実行する場合には、処理能力の
低下を招くことがある。

【０００７】このような処理能力の低下を防止するため
の対応策としては、特殊な演算処理を必要とする装置に
最適化した専用マイクロプロセッサを開発することが考
えられる。しかし、この場合、専用マイクロプロセッサ
の需要は利用装置の製造台数に限定されるため、搭載対
象装置を限定しない汎用チップと比較するとどうしても
生産量が少なくなり、マイクロプロセッサ自体のコスト
アップにつながるという新たな問題点が生じる。

【０００８】本発明の目的は、上記問題点を解決するた
め、処理速度の低下を抑えつつ、汎用性の高い低コスト
なマイクロプロセッサを使用し、装置全体としての汎用
性を高めたマイクロプロセッサ搭載装置を提供すること
にある。

【０００９】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）外部バスと、（ロ）この外部バスと接続され
所定の算術論理演算情報を格納した不揮発性メモリと、
（ハ）所定の算術論理演算処理に基づいて予め決められ
た算術論理演算機能を実現する第一演算手段と、所望の
算術論理演算機能を決定する算術論理演算情報を格納す
る情報格納手段と、電源投入時に与えられる算術論理演
算情報に基づいて所望の算術論理演算機能を実現する第
二演算手段と、電源投入時に外部バスを介して不揮発性
メモリから第二演算手段に与えるべき算術論理演算情報
の読み出しを行うとともに、第二演算手段に与えるべき
算術論理演算情報が不揮発性メモリ内に格納されていな
い場合には、情報格納手段に格納された算術論理演算情
報を代わって第二演算手段に与える算術論理演算情報選
択手段と、第一演算手段または第二演算手段のいずれか
一方を実際の演算に用いる演算手段として選択し、選択
した演算手段に対して演算命令を与えることで演算処理
を制御する制御手段とを備え、外部バスと接続されたマ
イクロプロセッサとをマイクロプロセッサ搭載装置に具
備させる。

【００１０】この請求項１記載の発明で、マイクロプロ
セッサ搭載装置は、（イ）外部バスと、（ロ）この外部
バスと接続され所定の算術論理演算情報を格納した不揮
発性メモリと、（ハ）同じく外部バスに接続されたマイ
クロプロセッサとで構成されている。ここで不揮発性メ
モリには情報格納手段に格納された算術論理演算情報よ
りも優先度の高い算術論理演算情報が格納されている。
すなわち、電源投入時には外部バスを介して不揮発性メ
モリから第二演算手段に与えるべき算術論理演算情報の
読み出しが行われ、第二演算手段に与えるべき算術論理
演算情報が不揮発性メモリ内に格納されていない場合に
は、情報格納手段に格納された算術論理演算情報を代わ
って第二演算手段に与えるようにしている。このような
算術論理演算情報選択手段の選択操作によって、制御手
段が第二演算手段を実際の演算に用いる演算手段として
選択したときには、外付けされた不揮発性メモリにより
提供され、マイクロプロセッサ内に用意された算術論理
演算情報よりもより個々の装置に適合した算術論理演算
情報を用いて演算を効率的に行うことができる。

【００１１】請求項２記載の発明では、請求項１記載の
マイクロプロセッサ搭載装置内のマイクロプロセッサ
は、所定の場合に外部バスを介して不揮発性メモリに格
納された算術論理演算情報を削除する不揮発性メモリ格
納情報削除手段を具備することを特徴としている。

【００１２】すなわち請求項２記載の発明では、請求項
１記載の発明における算術論理演算情報選択手段が外付
けされた不揮発性メモリをマイクロプロセッサ内に用意
された算術論理演算情報よりも優先的に選択するように
なっているため、このような選択が好ましくない所定の
場合には不揮発性メモリに格納された算術論理演算情報
を削除するようにして、マイクロプロセッサ内に用意さ
れた算術論理演算情報の方を選択できるようにしてい
る。

【００１３】

【発明の実施の形態】以下、図示した一実施例に基づい
て本発明を詳細に説明する。図１は、本実施例における
マイクロプロセッサの要部構成を示す図である。図１に
示すように、マイクロプロセッサ３１は、第一および第
二演算手段の機能を有する演算部３２と、制御手段とな
る制御部３３と、情報格納手段となるシステムＲＯＭ３
４と、レジスタ３５と、バス制御部３６とを備え、各部
は内部バスＩＢを介して互いに接続されている。また、
マイクロプロセッサ３１は、外部バスＥＢを介して外付
けＲＯＭ４０、接続回路４１，４３、メモリ４５等に接
続され、さらに、接続回路４１，４３の先には、それぞ
れ周辺装置４２，４４が接続されている。

【００１４】演算部３２は、第一演算手段となる固定論
理部３７と、第二演算手段となるプログラマブル論理部
３８とからなり、マイクロプロセッサ３１において行わ
れる算術演算や論理演算を行うためのＡＬＵ（Arithmet
ic and Logic Unit ）としての機能を有するものであ
る。固定論理部３７は、所定の算術論理演算情報に基づ
いて決定される算術論理演算機能を実現するためのもの
であり、マイクロプロセッサ３１を搭載される装置にお
いて汎用的に用いられる演算を集めた論理を構成してい
る。このため、固定論理部３７はマイクロプロセッサ３
１のチップ製造段階で論理が決定され、アルミＡｌや金
Ａｕ等の金属線で配線された不揮発性論理となる。

【００１５】一方、プログラマブル論理部３８は、電源
投入時に与えられる算術論理演算情報に基づいて所望の
算術論理演算機能を実現するためのものであり、搭載さ
れる装置に特化した論理を構成するため、チップ製造後
にも論理を変更可能なように、例えば、ＳＲＡＭ（Stat
ic Random Access Memory ）等の揮発性記憶素子から構
成される。したがって、電源投入前の状態では未論理と
なっており、後述するシステムＲＯＭ３４または外付け
ＲＯＭ４０に所望の算術論理演算情報を格納すること
で、電源投入後は、搭載される装置に最適化された算術
論理演算内容の論理となる。

【００１６】制御部３３は、マイクロプロセッサ３１内
で利用されるマイクロプログラムを格納するマイクロプ
ログラム格納部３９を有し、マイクロプロセッサ３１内
における各ブロックに対して所定の制御信号を出力する
ことにより各種制御を行うものである。また、制御部３
３は、プログラマブル論理部３８に与えるべき算術論理
演算情報が外付けＲＯＭ４０内に格納されていない場
合、システムＲＯＭ３４内に格納された算術論理演算情
報に基づいてプログラマブル論理部３８の論理を構成す
る。さらに、制御部３３は、ユーザの指定による外部か
らの入力制御信号に基づいて、マイクロプロセッサ３１
で実際の演算に用いる演算部を、固定論理部３７にする
かプログラマブル論理部３８にするかを選択し、選択し
た演算部に対して演算命令を与えることで演算処理を制
御する。

【００１７】システムＲＯＭ３４は、プログラマブル論
理部３８における算術論理演算機能を決定するための算
術論理演算情報を格納するものであり、この情報は、固
定論理部３７における論理とは異なる論理を構成するよ
うに組まれた情報となっている。レジスタ３５は、演算
部３２における算術論理演算処理時に利用するメモリで
あり、バス制御部３６は、マイクロプロセッサ３１外に
おいて外部バスＥＢに接続された各種装置とのやり取り
を行うためのインターフェース部である。

【００１８】外付けＲＯＭ４０は、システムＲＯＭ３４
と同様に、プログラマブル論理部３８における算術論理
演算機能を決定するための算術論理演算情報を格納する
ものであり、この情報は、本マイクロプロセッサ３１を
搭載する装置で利用される演算処理に最適化された論理
を構成するように組まれた情報となっている。また、こ
の論理確定用の情報は、マイクロプロセッサ３１を搭載
する装置の電源投入または電源停止動作によって消去さ
れないように不揮発性メモリを用いている。接続回路４
１，４３は、周辺装置４２，４４をマイクロプロセッサ
３１に接続するためのインターフェース装置であり、メ
モリ４５は、マイクロプロセッサ３１による動作を決定
するためのプログラムデータ（マクロプログラム）を格
納するものである。

【００１９】次に、上述の実施例におけるマイクロプロ
セッサ３１を任意の装置に搭載して利用する場合の動作
例を説明する。まず、マイクロプロセッサ３１を搭載す
る装置において、固定論理部３７での汎用的な演算だけ
で十分に機能する場合には、実際の演算に用いる論理部
として固定論理部３７を選択するように入力制御信号を
与えることにより、制御部３３は実際の演算に用いる論
理部として固定論理部３７を選択する。このように固定
論理部３７を使用する動作モードでは、従来例における
動作とまったく同一の動作となる。

【００２０】ここで、マイクロプロセッサ３１を搭載す
る装置に特別な演算処理が含まれ、固定論理部３７にお
ける汎用的な演算だけでは処理負担が増すような場合に
は、外付けＲＯＭ４０内に、この装置における演算処理
に最適化された論理を構成するための情報を格納し、実
際の演算に用いる論理部としてプログラマブル論理部３
８を選択するように入力制御信号を与える。制御部３３
は、装置の電源投入時に、バス制御部３６を介して外付
けＲＯＭ４０からプログラマブル論理部３８の論理確定
用情報を読み出し、マイクロプロセッサ３１を搭載する
装置に最適化された論理をプログラマブル論理部３８に
構成する。これによって、マイクロプロセッサ３１は、
固定論理部３７における汎用的な演算だけでは負担の大
きかった処理も高速に処理することができる。

【００２１】また、固定論理部３７における論理ではな
く、システムＲＯＭ３４内に格納された情報に基づく論
理を構成したい場合には、外付けＲＯＭ４０内に格納す
べき情報を削除し、実際の演算に用いる論理部としてプ
ログラマブル論理部３８を選択するように入力制御信号
を与える。制御部３３は、装置の電源投入時に、バス制
御部３６を介して外付けＲＯＭ４０から論理確定用情報
の読み出しを行うが、情報が存在しないため、システム
ＲＯＭ３４内の情報に基づく論理をプログラマブル論理
部３８に構成する。これによって、マイクロプロセッサ
３１には、２種類の汎用的な演算論理を組み込むことが
でき、目的によって選択的に切り替えて用いることがで
きる。

【００２２】以上説明したように、本実施例では、マイ
クロプロセッサ３１の論理決定用に、固定論理部３７と
プログラマブル論理部３８とを２つの論理部を設け、マ
イクロプロセッサ３１を搭載する装置に合せて、用いる
論理を変更することができるので、演算処理機能の変更
が可能となり、搭載装置毎の特殊な演算処理に柔軟に対
応することができる。これによって、マイクロプロセッ
サ３１の汎用性を高めつつ、マイクロプロセッサ３１の
生産コストを軽減することができる。

【００２３】なお、前述の実施例では、マイクロプロセ
ッサ３１で用いる論理部を入力制御信号に基づいて予め
決定するように構成された場合を例に採り説明している
が、例えば、電源投入時に必ずプログラマブル論理部３
８の論理を決定し、実際に演算処理を行うときに、マイ
クロプログラムによって固定論理部３７またはプログラ
マブル論理部３８のいずれの論理を利用するのかを選択
するようにしても構わない。

【００２４】また、前述の実施例では、外付けＲＯＭ４
０以外に、マイクロプロセッサ３１の内部にもプログラ
マブル論理部３８における論理確定用情報を格納するシ
ステムＲＯＭ３４を備えているが、このシステムＲＯＭ
３４は必ずしも必要ではなく、少なくとも１つの論理確
定用情報の供給源があればよい。さらに、本実施例で
は、プログラマブル論理部３８における論理確定用情報
を格納する外付けＲＯＭ４０をマイクロプロセッサ３１
の外に設けた場合を例示しているが、これに限らず、論
理確定用情報を格納するメモリ等はマイクロプロセッサ
３１内に設けても構わない。

【００２５】さらに、演算部３２におけるインターフェ
ースの一部をマイクロプロセッサ３１のチップ外に出し
て、演算部３２の一部機能を外部メモリやＰＬＤ（Prog
rammable Logic Device ）等によって構成してもよく、
また、ＥＰＲＯＭ（ErasableProgrammable Read Only M
emory）やＥＥＰＲＯＭ（Electrically Erasable Progr
ammable Read Only Memory ）をチップ内に設け、これ
らＥＰＲＯＭまたはＥＥＰＲＯＭによって、演算部３２
の一部または全ての機能を実現するように構成しても構
わない。

【００２６】

【発明の効果】以上説明したように請求項１記載の発明
によれば、マイクロプロセッサ搭載装置内のマイクロプ
ロセッサに外付けされる不揮発性メモリに、その外付け
される回路装置により適合した算術論理演算情報を格納
しておくことで、算術論理演算情報選択手段が第二演算
手段を選択したときもともとマイクロプロセッサ側に用
意された第一演算手段あるいはマイクロプロセッサ内に
用意された情報格納手段に格納された算術論理演算情報
よりも効率的な演算処理が可能になる。しかも不揮発性
メモリは外部バスを介して外付けされているので、マイ
クロプロセッサそのものの設計変更を要せず、経済的で
ある。 また請求項２記載の発明によれば、不揮発性メモ
リに格納された算術論理演算情報を削除する不揮発性メ
モリ格納情報削除手段を設け、不揮発性メモリ内の算術
論理演算情報を削除するだけでマイクロプロセッサ内に
用意された算術論理演算情報を選択可能にしたので、後
発的に不揮発性メモリに格納された算術論理演算情報が
不適切なものになったような場合であっても、マイクロ
プロセッサ内にもともと用意された算術論理演算情報を
用いて第二演算手段で演算する方が第一演算手段を用い
て演算するよりも処理が効率化するときには、第二演算
手段を選択して処理の効率化を図ることができる。

【図面の簡単な説明】

【図１】本実施例におけるマイクロプロセッサの要部構
成を示す図である。

【符号の説明】３１ マイクロプロセッサ ３２ 演算部 ３３ 制御部 ３４ システムＲＯＭ ３５ レジスタ ３６ バス制御部 ４０ 外付けＲＯＭ ４１，４３ 接続回路 ４２，４４ 周辺装置 ４５ メモリ ＩＢ 内部バス ＥＢ 外部バス

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 外部バスと、 この外部バスと接続され所定の算術論理演算情報を格納
   した不揮発性メモリと、 所定の算術論理演算処理に基づいて予め決められた算術
   論理演算機能を実現する第一演算手段と、所望の算術論
   理演算機能を決定する算術論理演算情報を格納する情報
   格納手段と、電源投入時に与えられる算術論理演算情報
   に基づいて所望の算術論理演算機能を実現する第二演算
   手段と、電源投入時に前記外部バスを介して前記不揮発
   性メモリから前記第二演算手段に与えるべき算術論理演
   算情報の読み出しを行うとともに、前記第二演算手段に
   与えるべき算術論理演算情報が前記不揮発性メモリ内に
   格納されていない場合には、前記情報格納手段に格納さ
   れた算術論理演算情報を代わって前記第二演算手段に与
   える算術論理演算情報選択手段と、前記第一演算手段ま
   たは前記第二演算手段のいずれか一方を実際の演算に用
   いる演算手段として選択し、選択した演算手段に対して
   演算命令を与えることで演算処理を制御する制御手段と
   を備え、前記外部バスと接続されたマイクロプロセッサ
   とを具備することを特徴とするマイクロプロセッサ搭載
   装置。
2. 【請求項２】 前記マイクロプロセッサは、所定の場合
   に前記外部バスを介して前記不揮発性メモリに格納され
   た算術論理演算情報を削除する不揮発性メモリ格納情報
   削除手段を具備することを特徴とする請求項１記載のマ
   イクロプロセッサ搭載装置。