JPS62190542A - シミユレ−タによる入出力処理装置検査方式 - Google Patents

シミユレ−タによる入出力処理装置検査方式

Info

Publication number
JPS62190542A
JPS62190542A JP61033219A JP3321986A JPS62190542A JP S62190542 A JPS62190542 A JP S62190542A JP 61033219 A JP61033219 A JP 61033219A JP 3321986 A JP3321986 A JP 3321986A JP S62190542 A JPS62190542 A JP S62190542A
Authority
JP
Japan
Prior art keywords
input
model
logic
output processing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61033219A
Other languages
English (en)
Inventor
Kazuo Shinohara
篠原 和雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61033219A priority Critical patent/JPS62190542A/ja
Publication of JPS62190542A publication Critical patent/JPS62190542A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は入出力処理装置の検査方式に関し、特にハード
ウェアシミュレーションを使用して論理検証を行う検査
方式に関する。
(従来の技術) 従来、入出力処理装置の開発検査は論理設計が終了した
後、装置を製造し、実入出力処理装置をシステムに接続
して実デバイスを使用して行っていた。しかし、最近の
ように論理装置に専用高集積論理回路を使用して設計を
行うと、装置を製造する前に論理検証を行う必要がある
。この要求に対して論理シミュレーションシステムが開
発すれ、胴理装置の設計時点で論理検証を行うことが可
能トナった。論理シミュレーションシステムはソフトウ
ェアシステムで実現されているが、装置規模が大きくな
ると@理モデルが大きくなり、シミュレーション時間が
長くなって十分な@理検征を行−うことか困難である。
しかし、ハードウェアによる超^速論理シミュレータの
開発により、大規模な論理シミュレーションを高速で実
行することが可能となったため、複数の装置を含むシス
テムレベルの輪理りミュレー7ヨンが実行可能となって
いる。
(発明が解決しようとする問題点) 上述した従来の@理シミュレーションシステムでは6箱
堆モテルを作成する必要があり、入出力処理装置の論理
検証を行うためには、入出力装置の上位装置である中央
処理装置、および、下位装置である周辺装置の論理モデ
ルを作成する必要がめる。しかし、周辺装置Fi機械部
品を含むので論理モデルを作成することが困難であり、
入出力処理装置の論理検証を論理シミュレーションによ
って行うことができるという欠点がある。
本発明の目的は、ハードウェアシミュレータ鉄性上の入
出力処理装置す環モデルの汎用入出力インターフェース
信号を取出し、大田カインターフェース機能シミュレー
ション機構によシ周辺制御装置の動作をシミュレートす
ることにより、上記欠点を除去し、入出力処理装置の論
理検証を論理シミュレーションによって行うことができ
るように構成した、シミュレータによる入出力処理装置
検査方式を提供することにある。
(問題点を解決するための手段) 本発明のシミュレータによる入出力処理装置検査方式は
、論理シミュレーション装置と制御装置とによって実現
したものである。
論理シミュレーション装fは記憶装置論理モデル、中央
処理袋*m理モデル、ならびに入出力処理装置M論理モ
デルを格納し、論理回路のシミュレーションを行うため
のもので必る。
制御装置は、8a理シミユレーシヨン装置に幻して制御
インターフェースにより接続され、シミュレーション動
作を制御するための制御部、ならびにmfaWンミュレ
ーション装置に約して汎用入出力インターフェースによ
り接続され、論理シミュレーション装置1において入出
力処理装置&ii理モデル上に送出逼れた汎用入出力イ
ンターフェースの信号により周辺制御装置の動作をシミ
ュレートするための入出力インターフェース機能シミュ
レーション部から成るものでるる。
本発明においては上記構成で、論理シミュレーション装
置上に検査の対象となる入出力処理装置オ宮む論理モデ
ルを格納し、入出力処理装置の論理検1i11:′!i
l−行うプログラム?ll−釘1d理シミュレーション
装置1を上で実行場ぜることにより入出力処理装4がシ
ミュレートされ、入出力処理装置論理モデル上の汎用入
出力インターフェースの信号が変化し、入出力インター
フェース機能シミュレーション部が上記信号の変化を認
識すると周辺制御装置の動作をシミュレートし、結果k
 b理シミュレーション装置上の入出力処理装置論理モ
デル上に設定することにより論理シミュレーション装置
上で入出力処理装置の@理検証を行うことができるよう
に構成したものである。
(実施例) 次に、本発明について図面を診照して脱明する。
第1図は、本発明によって構成したシミュレータによる
入出力処理装置検査方式を実現する一実施例を示すブロ
ック構成図である。第1図において、lはハードウェア
シミュレータ、11は制御装置、12は論理シミュレー
ション装置、21id制御部、22は入出力インターフ
ェース@能シミュレーション部、3’lは制御インター
フェース、32は汎用入出力インターフェース、<xh
isb憶装置論理モデル、42J−を中央処理装置装置
、論理モデル、43は入出力処理装置論理モデルである
第1図において、ハードウェアシミュレータ1はシミュ
レーション動作を制御する制御部21゜ならびに周辺制
御装置の動作をシミュレートする入出力インターフェー
ス4豊能シミユレーシヨン部22から成る制御装置11
と、記憶装置読理モデル41.中央処理装置論理モテル
42、ならびに入出力処理装置論理モデル43を伽え、
論理動作をシミュレートするための論理シミュレーショ
ン装置t12とから構成されている。制御装置11と論
理シミュレーション装置12との間ハシミュレーション
動作を管理するための制御インターフェース31.4ら
びに入出力処理装色^i理モデル43と入出力インター
フェース機能シミュレーフ3フ部22との間の汎用入出
力インターフェース32により接続されている。
次に、入出力処理装置検址用プログラムを使用して行う
入出力処理装置の關Bl!棟鉦動作を説明する。制御部
21の制御によシ、制御装置11に接続芒れた外部ファ
イル(図示してない)から論理シミュレーション装置1
2上へ論理モデルを格納する。論理モデルは記憶装置論
理モデル41.中央処理装置論理モデル42、ならびに
入出力処理装置論理モデル43から構成爆れており、プ
ログラムの実行環境を提供する。
制御部21は、外部ファイル(図示していない)から入
出力処理装置検証用プログラムを記憶装置論理モデル4
1上ヘロードする。制御部21は制御インターフェース
31に介して論理シミュレーション装置12上の中央処
理装置t 嗣fツモデル42を初M設定し、記憶装置1
I装置理モデル41上のソフトウェア命令実行を指示す
る。論理シミュレーション装置12上では中央処理装置
ならびに記憶装置の動作がシミュレーションされ、記憶
装置論理モデル41上の入出力処理装置検証用プログラ
ムが中央処理装a Kre理モデモデル42上ミュレー
トされて実行される。論理シミュレーション装置12上
の論理モデルによる入出力処理装置検赴用プログラム実
行によって入出力命令が実行されると、中央処理装置論
理モデル42から入出力処理装置論理モデル43に上記
実行が通知され、入出力処理装置がシミュレーション格
れる。入出力処理装置論理モデル43上で入出力命令に
より指定式ねた機能がシミュレーションはれ、入出力イ
ンターフェース信号を変化させる。制御装置11上の入
出力インターフェース機能シミュレーション部22は、
汎用入出力インターフェース32を介して入出力処理装
置mmモデル43上のインターフェース信号を監視して
おり、信号の変化を検出すると周辺制御装置の動作の機
能をシミュレーションし、汎用入出力インターフェース
32上への応答信号を生成する。入出力インターフェー
ス機能シミュレーション部22は汎用入出力インターフ
ェース32上の信号を入出力処理装置論理モデル43上
に送出し、これによって入出力インターフェース信号を
設定する。
以上述べた制御を繰返すことにより、論理シミュレーシ
ョン装置上のモデルで入出力処理装置検証プログラムが
実行され、これによって入出力処理装置の論理検証を実
力山することができる。
(発明の効果) 以上説明したように本発明は、ノ・−ドウエアシミュレ
ータ装置上p入出力処理装置論理モデルの汎用入出力イ
ンターフェース信号を取出し、入出力インターフェース
機能シミュレーション部により周辺制御装置の動作をシ
ミュレートすることにより、シミュレータ上で入出力処
理装置の論理検証を行うことができるという効果かめる
また、周辺制御装置を機能シミュレーションにより実現
しているので、正常動作だけではなく入出力インターフ
ェース上のダイアログとしての異常動作についても論理
検証できるという効果がめる。
【図面の簡単な説明】
第1図は、本発明によってシミュレータによる入出力処
理装置検査方式を実現する一実施例を示すブロック図で
ある。 l・・eハードウェアシミュレータ 11・・・制御装置 12・・・論理シミュレーション装置 21・・・制御部 22会・・入出力インターフェース機能シミュレーショ
ン部 31・・・制御インターフェース 32・・・汎用入出力インターフェース41・・・記憶
装置@理モデル

Claims (1)

    【特許請求の範囲】
  1. 記憶装置論理モデル、中央処理装置論理モデル、ならび
    に入出力処理装置論理モデルを格納し、論理回路のシミ
    ュレーションを行うための論理シミュレーション装置と
    、前記論理シミュレーション装置に対して制御インター
    フェースにより接続され、シミュレーション動作を制御
    するための制御部、ならびに前記論理シミュレーション
    装置に対して汎用入出力インターフェースにより接続さ
    れ、前記論理シミュレーション装置において前記入出力
    処理装置論理モデル上に送出された前記汎用入出力イン
    ターフェースの信号により周辺制御装置の動作をシミュ
    レートするための入出力インターフェース機能シミュレ
    ーション部から成る制御装置とを具備し、前記論理シミ
    ュレーション装置上に検査の対象となる入出力処理装置
    を含む論理モデルを格納し、前記入出力処理装置の論理
    検証を行うプログラムを前記論理シミュレーション装置
    上で実行させることにより前記入出力処理装置がシミュ
    レートされ、前記入出力処理装置論理モデル上の前記汎
    用入出力インターフェースの信号が変化し、前記入出力
    インターフェース機能シミュレーション部が前記信号の
    変化を認識すると前記周辺制御装置の動作をシミュレー
    トし、結果を前記論理シミュレーション装置上の入出力
    処理装置論理モデル上に設定することにより前記論理シ
    ミュレーション装置上で前記入出力処理装置の論理検証
    を行うことができるように構成したことを特徴とするシ
    ミュレータによる入出力処理装置検査方式。
JP61033219A 1986-02-18 1986-02-18 シミユレ−タによる入出力処理装置検査方式 Pending JPS62190542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61033219A JPS62190542A (ja) 1986-02-18 1986-02-18 シミユレ−タによる入出力処理装置検査方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61033219A JPS62190542A (ja) 1986-02-18 1986-02-18 シミユレ−タによる入出力処理装置検査方式

Publications (1)

Publication Number Publication Date
JPS62190542A true JPS62190542A (ja) 1987-08-20

Family

ID=12380333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61033219A Pending JPS62190542A (ja) 1986-02-18 1986-02-18 シミユレ−タによる入出力処理装置検査方式

Country Status (1)

Country Link
JP (1) JPS62190542A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046725A1 (fr) * 2001-11-30 2003-06-05 Fujitsu Ten Limited Appareil de mise au point de logique de micro-ordinateur
US7539610B2 (en) 2003-01-31 2009-05-26 Fujitsu Ten Limited Microcomputer logic development

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046725A1 (fr) * 2001-11-30 2003-06-05 Fujitsu Ten Limited Appareil de mise au point de logique de micro-ordinateur
US7283946B2 (en) 2001-11-30 2007-10-16 Fujitsu Ten Limited Microcomputer logic development system
US7650274B2 (en) 2001-11-30 2010-01-19 Fujitsu Ten Limited Microcomputer logic development system
US7539610B2 (en) 2003-01-31 2009-05-26 Fujitsu Ten Limited Microcomputer logic development

Similar Documents

Publication Publication Date Title
US6678625B1 (en) Method and apparatus for a multipurpose configurable bus independent simulation bus functional model
KR100506769B1 (ko) 고속 테스트 패턴 평가 장치
JPS62190542A (ja) シミユレ−タによる入出力処理装置検査方式
JPS6299837A (ja) 入出力処理装置の検査方式
JPH02121039A (ja) 計算機システムの負荷予測シミュレーション方式
JPH08263130A (ja) シミュレーション方式
JPS6349851A (ja) シミユレ−シヨンシステム
Liakh et al. Dynamic Verification of Process-Oriented Control Software by the Case of Crossroad Control
JPS62115548A (ja) 計測値模擬情報発生方式
JP2525913Y2 (ja) Lsi論理シミュレーション装置
JP2632964B2 (ja) 諭理装置の試験処理方式
JPS63157244A (ja) 周辺装置試験プログラムデバグ方式
JPH021572A (ja) 論理シミュレーション方法
JPH03130839A (ja) オンラインシミュレーション方式
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
Allingham et al. Design Test: a solution to the problems of ASIC verification
JPS63150678A (ja) 擬似プロシ−ジヤによるシミユレ−シヨン方法
JPH0368037A (ja) プログラム開発装置
JPH0352038A (ja) デバッグ装置
JPH0895817A (ja) 情報処理装置の試験方法
JPS61231607A (ja) 鉄鋼圧延制御システムのシミユレ−シヨン方式
JPS5851309A (ja) シ−ケンス制御装置
JPS63126043A (ja) 論理シミユレ−タ
JPH04311269A (ja) シミュレーション方式
JPH01305443A (ja) 論理シミュレーションシステム