JPH021572A - 論理シミュレーション方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は論理設計されたＣＰＵを内蔵するデバイスの
動作をシミュレータ：」ンする論理シミュレーション方
法に関するものである。

〔従来の技術〕

第５図は従来のＣＰＵを内蔵するデバイスの論理シミュ
レーション方法を示す説明図である。同図に示すように
、動作テストを行うデバイスを、論理接続情報１を論理
シミュレータ２に入力することにより、被シミュレーシ
ョンデバイスとして論理シミル−ジョン２上に作成する
。

そして、被シミュレーションデバイスのへカビに与える
人力信号のパターン列（以下、「入カバターン列」とい
う。）３を作成し、論理シミュレータ２　ｔ　’ｓ−オ
ける被シミュレーションデバイスの入力ビンに与え、こ
れらの入カバターンを入力することで被シミュレーショ
ンデバイス内号より得られる出力信号のシミュレーショ
ン結果４を検証することで、デバイスの動作テストを打
つている。

第６図は入カバターン列３の詳細を示す説明図、第７図
はシミュレーション結果４の詳細を示す説明図である。

これらの図に示すように所定時間間隔Δｔ（通常クロッ
クの１／２周期）ごとに変化する入カバターン列３から
、この入カバターン列３に対応した出カバターン列５を
シミュレーション結果４として得ていることがわかる。

なお、人カバターン列３のｈ　Ｉ　１１．“０″は各入
力ビンに対応して記述され、出カバターン列５の１″　
０″は各出力ビンに対応して出力される。

〔発明が解決しようとする課題〕

従来の論理シミュレーション方法は以Ｅのように行われ
ており、Δｔごとに変化する入カバターン列−３を人手
により考えながら全て作成していた。

しかしながら、ＣＰＵを内蔵するデバイスの全ての命令
体系を実行させる入カバターン列は莫大なデータ浄とな
り、作成のための作業負担が大となる問題点があった。

さらに、英大な入カバターン列３の作成のため入力デー
タに誤りが生じる可能性もあり、正確に論理シミュレー
ションが行えないという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、被シミュレーションデバイスへの入力データ
の作成労力を軽減化できる論理シミュレーション方法を
提供することを目的とする。

（課題を解決するだめの手段） この発明にかかる論理シミュレーションは、論理設計さ
れたＣＰＬＪを内蔵するデバイスを、論理シミュレータ
上において被シミュレーションデバイスとして作成し、
この被シミュレーションデバイスの動作テストを行う方
法であって、論理シミュレータＦにおいて、被シミュレ
ーションデバイスに加え、前記被シミュレーションデバ
イス内の前記ＣＰ　Ｕからアクセス可能で、かつ外部か
ら書込み可能なメモリを作成するステップと、前記メモ
リに前記被シミュレーションデバイス内の前記ＣＰＵ実
行用のマシンコードを書込むステップと、前記被シミュ
レーションデバイス内の前記ＣＰＵに前記第１のメモリ
の所定アドレスから実行させるステップからなる。

〔作用〕

この発明における論理シミュレータ上に作成されたメモ
リは、被シミュレーションデバイス内のＣＰＵからアク
セス可能であるため、このメモリとＣＰ　ｔＪ間のデー
タの授受は論理シミュレータ上にて行われる。

〔実施例〕

第１図はこの発明の一実施例であるＣＰＵを内蔵したデ
バイスの論理シミュレーション方法を示す説明図である
。

まず、論理シミュレータ２上に、被シミュレーションデ
バイス１０を作成する。被シミュレーションデバイス１
０は主としてＣＰＬＪｌｌ、入力ボート１２．１３．ア
ドレスバスＡＢ、データバスＯＲにより構成されている
（レジスタ等は図示せず）。

さらに、被シミュレーションデバイス１０の外部にプロ
グラム用メモリ２０を作成している。このメモリ２０は
被シミュレーションデバイス１０とアドレスバスＡＢ、
データバスＤ１″Ｓを介してＣＰＵ１１からアクセス可
能になっている。また、入力用メモリ２１を作成し、プ
ログラム用メモリ２０とアドレスが共通になるようにア
ドレスバスＡＳと接続する。さらに、入力ボート１２．
１３と人力用メモリ２１間に入力制御部２２を作成し、
入力用メモリ２１は、この入力制御部２２を介して入力
ボート１２．１３に接続される。入力制御部２２はＣＰ
ＬＪｌｌが指定するアドレス（プＩ］グラムカークンタ
値）における人力用メモリ２１に格納されたデータを入
力ポート１２．１３に出力する。以上の被シミュレーシ
ョンデバイス１０．メモリ２０．２１．入力制御部２２
からなる論理回路群は全て論理接続情報を論理シミュレ
ータ２に入力することで、論理シミュレータ２上に作成
される。

このように、論理シミュレータ２上に作成された論理回
路群に対する人カバターンは以下のように作成される。

まず、被シミュレーションデバイス１０内のＣＰＵ１１
に対するテストプログラム３０をアセンブラ言語で作成
する。第２図（ａ）にテストプログラム３０の詳細を示
す。同図に示すように、テストブ１−１グラム３０はプ
ログラム記述欄３０ａとコメントＥ３０ｂｌミコロン以
降の記述）により構成され、プログラム記述欄３０ａに
ＣＰＵ１１に対するアセンブラ言語でブｌコグラムを作
成している。このプログラム記述欄３０ａに記述する命
令が入力ポート１２．１３よりデータを取込む命令の場
合にのみ、その命令のセミ−１０ン以降のコメント１１
１３０ｂに所定の入力データを書込んでいる。第２図（
ａ）では、コマンド［Ｌｌ）Ａ　Ｐ２Ｊ　　（Ｐ２は入
力ポート１３を指す）のように、人力ボート１３よりデ
ータを読出す命令を記述する場合、その命令のコメント
ｌＩ［３０ｂに所定の入力データ９５（１６進数）を記
述している。

そして、クロスアセンブラ３１によりテストプログラム
３０がアセンブル処理され、マシンコードを含むアセン
ブルリスト３２が出力される。第２図（ｂ）にその詳細
を示している。

このアセンブルリスト３２に基づき、変換プログラム３
３によりブ１］グラム用メモリ２０にマシンコードを、
入力用メモリ２１にコメント欄３２ｂに記述された入力
データを書込む。第２図（Ｃ）にその詳細を示す。同図
（Ｃ）に示すように、例えばｒＬＤＡ　　Ｐ２．１のマ
シンコード（Ａ５．０４）がアドレスＦ１０３．Ｆ１０
４に格納され、同時に、入力用メモリ２１のアドレスＦ
１０３．ＦｌＯ４に９５が格納される。その結果、被シ
ミュレーションデバイス１０のプログラム実行中にプロ
グラムカウンタ（直がＦ２Ｏ３あるいはＦ２Ｏ３であれ
ば、入力制御部２２により入力用ＲＯＭ２１のアドレス
ｔ：　１０３あるいはＦ２Ｏ３に格納されたデータ９５
を入力ポート１２および１３に出力可能となる。

次に、被シミュレーションデバイス１０のＣＰ（Ｊｌｌ
にプログラム用メモリ２０に格納されたプログラムの先
頭アドレスから実行さｕｌその時の出カバターン列を検
証することで被シミュレーションデバイス１０の動作テ
ストが行える。

第３図、第４図は命令ｒＬＤＡ　　Ｐ２：９５ｊと同一
の命令を従来の入カバターン列で実現する場合の説明用
の波形図、説明図である。なお、第３図においてφはク
ロックである。

時刻しトΔｔ　−ｔ　トΔ４ｔまでの２り１］コック間
、データ入力ビンへ１り（コックに１７シンコードの割
合で、Ａ４．Ｄ４に相当するｌ　１１Ｔ　、　　ＩＩＱ
ＩＩ人カバターン（２進数）をうえている。

また、時刻ｔ＋３Δｔ〜を十Δ４を間において、人力ボ
ート１３に９５に相当する“＋１１１　、　　＋＋□＋
＋入カバターンを入力ポート１３への入力ピンに入力す
る。さらに、この入力データ９５は時刻ｔ→−５Δｔに
入力ポート１３からデータバスＤ　Ｂに与えられること
により、バス競合を避けるためデータ入力ビンからも９
５に相当する１１１＋　、　　１１Ｑｌｊ人カバターン
を作成する必要がある。これは、データバスＤＢへの入
力は、データ入力ビンからと、入力ボート１２．１３か
らの２系統存在することに起因している。

このように、従来に比べ、入力データの作成がかなり簡
略化された。また、クロスアセンブラ３１及び変換プロ
グラム３３を使用せず直接プログラム用メモリ２０及び
入力用メモリ２１にマシンコード及び入力データを格納
してもよい。この場合、クロスアセンブラ３１．変換プ
ログラム３３に相当する処理を人手により行うため、そ
の分、作成労力に負担がかかる。しかしながら、メ玉り
２０．２１がＣＰＵ１１からアクセス可能であり、上記
したバス競合等のタイミング処理を必要としないため、
従来方式に比べれば遥かに入力データの作成に要する労
力負担が軽くなる。なお、クロックφ等は従来通り入カ
バターンとして作成されるが、規則性（ＱＩＺＩ“１′
°の繰返し）があるため、作成は容易である。

なお、この実施例では、ＣＰＵ１２の他に入カポ−１〜
１２，１３を内蔵するデバイスの論理シミュレーション
方法を示したが、入力ポートを内蔵しないデバイスに対
してしこの発明を適用することができる。勿論この場合
、入力用メモリ２１゜入力制御部２２は不要となる。

（発明の効果） 以上説明したように、この発明によれば、被シミュレー
ションデバイス内のＣＰＵからアクセス可能で、かつ外
部から書込み可能なメモリに、入力データを書込み、Ｃ
ＰＵに所定アドレスより実行させることで論理シミュレ
ーションが行えるため、入力データの作成に要する労力
負担を大幅に軽減化することができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例である論理シミュレーショ
ン方法を示す説明図、第２図は第１図の詳細を示す補足
説明図、第３図及び第４図は従来の入力データと本発明
の一実施例の入力データ比較説明用の波形図及び説明図
、第５図は従来の論理シミュレーション方法を示す説明
図、第６図は第５図の入カバターン列の詳細を示す説明
図、第７図は第５図のシミュレーション結果を示す説明
図である。 図に４３いて、２は論理シミュレータ、１０は被シミュ
レーシコンデバイス、１１はＣＰＵ、２０はプログラム
用メモリ、ＡＢはアドレスバス、ＤＢはデータバスであ
る。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）論理設計されたＣＰＵを内蔵するデバイスを、論
   理シミュレータ上において被シミュレーションデバイス
   として作成し、この被シミュレーションデバイスの動作
   テストを行う論理シミュレーション方法であって、 論理シミュレータ上において、 前記被シミュレーションデバイスに加え、前記被シミュ
   レーションデバイス内の前記ＣＰＵからアクセス可能で
   、かつ外部から書込み可能なメモリを作成するステップ
   と、 前記メモリに前記被シミュレーションデバイス内の前記
   ＣＰＵ実行用のマシンコードを書込むステップと、 前記被シミュレーションデバイス内に前記ＣＰＵに前記
   メモリの所定アドレスから実行させるステップからなる
   論理シミュレーション方法。