JPS63126043A - 論理シミユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサを含むシステム論理のシミ
ュレーション更にはその評価技術に関し、例えば、マイ
クロコンピュータシステム開発装置に適用して有効な技
術に関するものである。

〔従来技術〕

マイクロコンピュータシステム開発装置としては、従来
から論理シミュレータやエミュレータが提供されている
。そのようなマイクロコンピュータシステム開発装置と
しての論理シミュレータは、例えば昭和５９年１１月３
０日オーム社発行のｒＬＳＩハンドブックＪ　Ｐ１７２
に記載されるように、対象となるシステムや回路を何ら
かの方法で計算機上にモデル化し、実際のシステムがで
きる前に所定の機能ブロックやシステムが正しく動作す
るかを確認するためのものであり、今日においては、マ
イクロプロセッサ自体の論理をもモデル化することは実
際的でないことから、それに関しては実チップとしての
マイクロプロセッサを用いることが行われている。また
、エミュレータは、実機としてのマイクロコンピュータ
応用システムを代行制御してデバッグやシステム評価を
行う装置である。

〔発明が解決しようとする問題点〕

ところで１本発明者の検討によれば、実チップとしての
マイクロプロセッサの出力信号をシミュレーション対象
論理の入力パターンとして用いる論理シミュレータであ
っても、従来そのマイクロプロセッサは、マイクロコン
ピュータ応用システムとしての実機を動作制御するため
の実際的なプログラムによって動作されず、単なる制御
情報が供給されるだけであった。一方、エミュレータは
、そのような実際的なプログラムによってマイクロコン
ピュータ応用システムを代行制御するが、斯るマイクロ
コンピュータ応用システムは実機として存在しなければ
ならない。

このように、実チップとしてのマイクロプロセッサの出
力信号をシミュレーション対象論理の入力パターンとし
て用いる従来の論理シミュレータは、シミュレーション
対象論理のための実際的なプログラムを実行させてシミ
ュレーションを行うことができないために、ソフトウェ
ア的なタイミングなどに関する論理を検証することがで
きない。

また、その一方において、従来のエミュレータにおいて
は、マイクロコンピュータ応用システムは実機として存
在しなければならないため、その診断機能は比較的低下
せざるをえないという問題があり、相互に一長一短を有
していた。

本発明は、シミュレーション対象論理のための実際的な
プログラムを実行させてシミュレーションを行うことが
できる論理シミュレータを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述及び添付図面から明らかになるであろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

即ち、出力信号をシミュレーション対象論理の入力パタ
ーンに供するマイクロプロセッサが実行すべきプログラ
ムを格納可能なプログラムメモリと、マイクロプロセッ
サによる上記プログラムメモリに対するアクセスに同期
させて当該マイクロプロセッサから出力される信号を格
納してシミュレーション対象論理に供給可能なストアメ
モリとを設けたものである。

〔作　用〕

上記した手段によれば、シミュレーション対象論理が含
まれるようなマイクロコンピュータ応用システムにおけ
る実際的なプログラムを上記プログラムメモリに格納し
て、マイクロプロセッサに当該プログラムを実行させる
ことにより、モデル化されたシミュレーション対象論理
の検証をそのプログラムの実行に即して行うことができ
、それによって、対象論理のシミュレーションによる検
証機能の向上を達成するものである。

〔実施例１〕 第１図は本発明に係る論理シミュレータの第１実施例を
示すブロック図である。

同図には、シミュレーション対象論理であるマイクロコ
ンピュータ応用システムにおける実際的なプログラム（
以下単にユーザプログラムとも記す）の実行に基づいて
シミュレーション対象論理を検証するための基本的構成
が示されている。

第１図に示される論理シミュレータは、実チップとして
のマイクロプロセッサＭＰＵを有すると共に、このマイ
クロプロセッサＭＰＵが実行すべきプログラムを格納可
能なプログラムメモリＰＭを備える。プログラムメモリ
ＰＭには、シミュレーション対象論理ＳＬに関するユー
ザプログラムが格納されている。シミュレーション対象
論理ＳＬは、マイクロコンピュータ応用システムそれ自
体、又はそれに含まれるような各種機能ブロックをモデ
ル化したもので、シミュレーションの目的に応じて設定
されるものである。

上記シミュレーション対象論理ＳＬは、マイクロプロセ
ッサＭＰＵの出力信号を入力パターンとして用いるため
に、斯るマイクロプロセッサＭＰＵによる上記プログラ
ムメモリＰＭのアクセスに同期させて当該マイクロプロ
セッサＭＰＵから出力される全ての信号を格納してシミ
ュレーション対象論理ＳＬに供給可能な第１ストアメモ
リＳＭ１を有する。第１ストアメモリＳＭＩ及びプログ
ラムメモリＰＭと、マイクロプロセッサＭＰＵとの間に
は、ゲート手段ＧＭが設けられている。このゲート手段
ＧＭは、マイクロプロセッサＭＰＵがプログラムメモリ
ＰＭをアクセスするときに出力する各種制御信号及びア
ドレス信号をプログラムメモリＰＭ及び第１ストアメモ
リＳＭＩに供給すると共に、プログラムメモリＰＭから
読み出されるデータをマイクロプロセッサＭＰＵだけに
供給する機能を有する。

マイクロプロセッサＭＰＵがプログラムメモリＰＭをア
クセスすると、ゲート手段ＧＭの作用により、第１スト
アメモリＳＭＩには、プログラムメモリＰＭをアクセス
するために必要なアドレス信号などの各種信号が、プロ
グラムメモリＰＭに対するアクセスに同期して格納され
、それに格納された各種信号は、順次シミュレーション
論理ＳＬに入力パターンとして供給される。本実施例の
場合、シミュレーション論理ＳＬには、プログラムメモ
リＰＭもモデル化されて含まれている。したがって、シ
ミュレーション論理ＳＬは、そのとき、第１ストアメモ
リＳＭＩから供給される入力パターンに基づいて、モデ
ル化されているプログラムメモリ論理からの所定のデー
タの読み出し論理を少なくとも実行する。引き続き、マ
イクロプロセッサＭＰＵが、上記のようにしてプログラ
ムメモリＰＭから読み出した命令に従ってプログラムを
実行するとき、順次当該マイクロプロセッサＭＰＵから
出力される制御信号及びデータなどの各種信号がプログ
ラムの実行に同期して第１ストアメモリＳＭ１に格納さ
れ、それに基づいてシミュレーション対象論理ＳＬは、
その論理構成に従った論理の実行を行う。シミュレーシ
ョン対象論理ＳＬによる論理実行の結果は、特に制限さ
れないが、全体の制御を司るプロセッサ（以下単にシミ
ュレーションエンジンとも記す）ＳＥに供給されて、期
待値通りかの検証が行われる。尚、上記シミュレーショ
ンエンジンＳＥは、上記マイクロプロセッサＭ　Ｐ　Ｕ
に対する起動制御や論理シミュレータのオペレーティン
グシステムを管理制御する機能を有する。

上記実施例によれば以下の作用効果を得るものである。

（１）マイクロプロセッサＭＰＵにユーザプログラムを
実行させながら当該マイクロプロセッサから出力される
各種信号をシミュレーション対象論理ＳＬに供給するか
ら、ユーザプログラムの実行に即して論理シミュレーシ
ョンを行うことができる。

（２）上記作用効果より、モデル化されたシミュレーシ
ョン対象論理の検証をユーザプログラムの実行に即して
行うことができるから、ソフトウェア的なタイミングな
どに関する論理を検証することができ、それによって、
シミュレーションによる検証機能を向上させることがで
きる。

（３）上記作用効果より、マイクロコンピュータ応用シ
ステムが実機として存在しなくても、エミュレータとほ
ぼ同様にシステム評価やデバッグを可能にすることがで
きる。

〔実施例２〕 第２図は本発明に係る論理シミュレータの第２実施例を
示すブロック図である。

同図に示される論理シミュレータは、ユーザプログラム
の実行に基づいてシミュレーション対象論理を検証する
ための基本的構成を上記第１実施例同様に有すると共に
、マイクロプロセッサＭＰＵの制御動作に対して分岐な
どの特定条件を指示するための外部コントロール信号の
出力条件などに対してもシミュレーション可能に構成さ
れている。

第２図において第１図と同一の機能ブロックには同符号
を付してその詳細な説明を省略する。

第１実施例と異なる構成は、上記マイクロプロセッサＭ
ＰＵの制御動作に対して分岐など種々の動作条件を指示
する外部コントロール信号、例えばデータアクノリッジ
信号や割込み要求信号を擬似的に且つ理想的なタイミン
グで発生可能なコントロール論理回路ＣＬを新たなハー
ドウェアとして設けると共に、コントロール論理回路Ｃ
Ｌの出力及びマイクロプロセッサＭＰＵとゲート手段Ｇ
Ｍとの間でやり取りされる全ての信号をトレース情報と
して格納するトレースメモリＴＭを新たに追加した点で
ある。

斯る構成において、上記同様にマイクロプロセッサＭＰ
Ｕによるユーザプログラムの実行に従ってシミュレーシ
ョンが行われているとき、例えば、マイクロプロセッサ
ＭＰＵから上記コントロール論理回路ＣＬに所定のタイ
ミングでアドレスストローブ信号ＡＳが出力されると、
そのコントロール論理回路ＣＬから予め定められた正規
のタイミングに従ってデータアクノリッジ信号ＤＴＡＣ
Ｋが出力される。この場合におけるコントロール論理回
路ＣＬは、アドレスストローブ信号ＡＳの出力に引き続
いて出力されるアドレス信号に基づいて選択される仮想
的な周辺装置とみなされ、それから出力されるデータア
クノリッジ信号ＤＡＴＡＧＫは、当該仮想的な周辺装置
に対するマイクロプロセッサＭＰＵのアクセス動作に呼
応して出力される信号である。即ち、コントロール論理
回路ＣＬは、マイクロプロセッサＭＰＵに対する入力条
件を所定の規定に従って満足するような信号を形成する
プリミティブな回路である。

シミュレーション動作中に、上記コントロール論理回路
ＣＬからデータアクノリッジ信号ＤＴＡＣＫのような外
部コントロール信号が出力されるとき、マイクロプロセ
ッサＭＰＵの各種出力信号を入力パターンとしてシミュ
レーションが実行されるシミュレーション対象論理ＳＬ
には、当該外部コントロール信号を出力する周辺装置に
対応したモデルが含まれるから、シミュレーション対象
論理ＳＬも当該外部コントロール信号に相当する信号を
形成する。コントロール論理回路ＣＬがら出力された外
部コントロール信号は、その他の信号と共にトレース情
報として上記トレースメモリＴＭに格納されている。ま
た、それに呼応してシミュレーション対象論理ＳＬによ
って形成された外部コントロール信号は、シミュレーシ
ョン対象論理ＳＬによるその他のシミュレーション結果
と共に第２ストアメモリＳＭ２に格納される。したがっ
て、トレースメモリＴＭの格納データと第２ストアメモ
リＳＭ２の格納データをシミュレーションエンジンＳＥ
で順次比較判別することによって、上記同様にユーザプ
ログラムの実行に即してシミュレーションを行うことが
できると共に、シミュレーションの対象とされる論理が
形成したマイクロプロセッサＭＰＵのための外部コント
ロール信号の形成論理に対してもシミュレーションが可
能になる。外部コントロール信号を発性させる論理の検
証に際しては、期間スレッショルド若しくはタイミング
的な許容範囲が考慮される。

第２実施例によれば、上記第１実施例に対して更に以下
の作用効果を得るものである。

（１）シミュレーション対象論理ＳＬにおいて。

外部コントロール信号を形成するための論理が正常であ
ろうがなかろうが、コントロール論理回路ＣＬの作用に
よりマイクロプロセッサＭＰＵによるユーザプログラム
の実行が可能とされることにより、そのユーザプログラ
ムの実行に呼応して、マイクロプロセッサＭＰＵのため
の外部コントロール信号を発生する論理に対してシュミ
レーションを行うことができる。

（２）上記作用効果より、ユーザプログラムの実行に即
して論理を検証する機能を著しく向上させることができ
る。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。

例えば、上記第２実施例では、外部コントロール信号と
してデータアクノリッジ信号を１例として説明したが、
それに限定されるものではなく、ユーザプログラムの実
行継続に必要な外部コントロール信号であればよく、そ
れが割込み信号であるなら、プログラムをサブルーチン
に強制的に分岐させて各種シミュレーション対象論理を
検証することもできる。

以上の説明では主として本発明をその背景となった利用
分野であるマイクロコンピュータシステム開発装置に適
用した場合について説明したが、本発明はそれに限定さ
れるものではなく、例えば、エミュレーション技術やＣ
ＡＤシステムなどに広く適用することができる。本発明
は、少なくともマイクロプロセッサの出力信号をシミュ
レーション対象論理の入力パターンとして用いる条件の
ものに適用することができる。

〔発明の効果〕

本顕において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、出力信号をシミュレーション対象論理の入力
パターンに供するマイクロプロセッサが実行すべきプロ
グラムを格納可能なプログラムメモリと、マイクロプロ
セッサによる上記プログラムメモリのアクセスに同期さ
せて当該マイクロプロセッサから出力される信号を格納
してシミュレーション対象論理に供給可能なストアメモ
リとを設け、シミュレーション対象論理であるマイクロ
コンピュータ応用システムにおける実際的なプログラム
を上記プログラムメモリに格納して、マイクロプロセッ
サに当該プログラムを実行させることにより、モデル化
されたシミュレーション対象論理の検証をプログラムの
実行に即して行うことができ、それによって、対象論理
のシミュレーションによる検証機能を向上させることが
できる。

【図面の簡単な説明】

第１図は本発明に係る論理シミュレータの第１実施例を
示すブロック図、 第２図は本発明に係る論理シミュレータの第２実施例を
示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 １、マイクロプロセッサの出力信号をシミュレーション
   対象論理の入力パターンとして用いる論理シミュレータ
   であって、上記マイクロプロセッサが実行すべきプログ
   ラムを格納可能なプログラムメモリと、マイクロプロセ
   ッサによる上記プログラムメモリに対するアクセスに同
   期させて当該マイクロプロセッサから出力される信号を
   格納してシミュレーション対象論理に供給可能なストア
   メモリとを備えることを特徴とする論理シミュレータ。 ２、上記マイクロプロセッサは、その制御動作に対する
   特定条件を指示する外部コントロール信号を正規のタイ
   ミングで発生可能なコントロール論理回路に結合されて
   成るものであることを特徴とする特許請求の範囲第１項
   記載の論理シミュレータ。