JPS61239345A - I/oシミユレ−タ - Google Patents
I/oシミユレ−タInfo
- Publication number
- JPS61239345A JPS61239345A JP60081050A JP8105085A JPS61239345A JP S61239345 A JPS61239345 A JP S61239345A JP 60081050 A JP60081050 A JP 60081050A JP 8105085 A JP8105085 A JP 8105085A JP S61239345 A JPS61239345 A JP S61239345A
- Authority
- JP
- Japan
- Prior art keywords
- program
- control
- section
- time
- special
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、I/Oシミュレータに関し、特に実際の装
置が現実に存在しな(でも、実際の装置が制御する動作
に近い状態でシミュレーシヨンをすることが可能なI/
Oシミュレータに関する。
置が現実に存在しな(でも、実際の装置が制御する動作
に近い状態でシミュレーシヨンをすることが可能なI/
Oシミュレータに関する。
[従来の技術]
例えば、装置の制御をはじめとして、各種のプラントと
か、システムについてのプロセス等の制御を行うような
制御装置、特に、情報処理装置(計算機)にあっては、
プログラムにより特定の制御動作が実行される場合が多
(、それぞれの装置等に対して所定の制御を実現するた
めに、特定の制御処理プログラムを開発することが必要
とされる。
か、システムについてのプロセス等の制御を行うような
制御装置、特に、情報処理装置(計算機)にあっては、
プログラムにより特定の制御動作が実行される場合が多
(、それぞれの装置等に対して所定の制御を実現するた
めに、特定の制御処理プログラムを開発することが必要
とされる。
しかも、開発した処理プログラムの動作を現実に確認し
てそれをデパックする場合には、制御対象となる装置に
ついて、現実にそれが完成した状態にあることが必要で
ある。
てそれをデパックする場合には、制御対象となる装置に
ついて、現実にそれが完成した状態にあることが必要で
ある。
[解決しようとする問題点コ
一般に、このような制御装置等のハードウェアとソフト
ウェアとは、平行的な開発が必要となるが、ソフトウェ
アのデパックは、制御対象となる装置及びそのプログラ
ムが走る制御装置の/%−ドウエアの開発が完成するま
では、完全な動作チェックが行えないという欠点がある
。
ウェアとは、平行的な開発が必要となるが、ソフトウェ
アのデパックは、制御対象となる装置及びそのプログラ
ムが走る制御装置の/%−ドウエアの開発が完成するま
では、完全な動作チェックが行えないという欠点がある
。
その結果、装置やシステムの開発に多くの日程を必要と
するという問題点がある。
するという問題点がある。
また、このような場合のI/Oシミュレーションとして
、現在、大型計算機上で動作するプログラムデバッグ用
のI/Oシミュレータを使用することも行われるが、こ
のンミュレータにあっては、プログラムのロジック確認
は行えても、ハードウェアとの絡み合いがある部分は、
確認がほとんど行えないという問題点がある。さらにハ
ードウェアから発生する信号を1バイト+p−位で定義
して計算機上でシミュレートする方法もあるが、この方
法にあっても、その開発プログラムについての機能チェ
ックが限度であるという欠点がある。
、現在、大型計算機上で動作するプログラムデバッグ用
のI/Oシミュレータを使用することも行われるが、こ
のンミュレータにあっては、プログラムのロジック確認
は行えても、ハードウェアとの絡み合いがある部分は、
確認がほとんど行えないという問題点がある。さらにハ
ードウェアから発生する信号を1バイト+p−位で定義
して計算機上でシミュレートする方法もあるが、この方
法にあっても、その開発プログラムについての機能チェ
ックが限度であるという欠点がある。
しかも、前記のようなシミュレーションでは、異常状態
に対するプログラムの動作を確認する定型的な手段はな
く、ハードウェアの一部をシロート又は断線する等の処
理を行わなければならないため、不特定に発生する異常
状態についてのシミュレーションができないという問題
点がある。
に対するプログラムの動作を確認する定型的な手段はな
く、ハードウェアの一部をシロート又は断線する等の処
理を行わなければならないため、不特定に発生する異常
状態についてのシミュレーションができないという問題
点がある。
また、実際の処理をシミュレーションした場合には、疑
似的にプログラムにて実現される特定の処理についてそ
の応答速度が遅いという欠点がある。
似的にプログラムにて実現される特定の処理についてそ
の応答速度が遅いという欠点がある。
[発明の目的コ
この発明は、このような従来技術の問題点等にかんがみ
てなされたものであって、このような問題点等を解決す
るとともに、制御対象となる装置とか、そのプログラム
が走る制御装置等が完成していなくても、現実に近い状
態でこれら装置とは独立に制御プログラムのシミュレー
ションが可能で、かつ高速な処理対応ができるI/Oシ
ミュレータを提供することを目的とする。
てなされたものであって、このような問題点等を解決す
るとともに、制御対象となる装置とか、そのプログラム
が走る制御装置等が完成していなくても、現実に近い状
態でこれら装置とは独立に制御プログラムのシミュレー
ションが可能で、かつ高速な処理対応ができるI/Oシ
ミュレータを提供することを目的とする。
[問題点を解決する手段]
このような目的を達成するためのこの発明における手段
は、開発対象となるプログラムを演算処理装置を介して
実行するプログラム制御手段と、このプログラム制御手
段からのアクセスに応じて仮想的に設定された標準的な
人/出力装置を実現する第1のI/O制御手段と、仮想
的に設定された所定の機能回路又は特定の装置を実際の
動作に対応する実時間動作で実現する第2のI/O制御
手段と、実時間動作に関する時間情報とを備えて5
いて、第2のI/O制御手段は、実際の動作に
対応する実時間動作で各機能回路を実現する機能rli
位で定義された複数の機能処理手段とこれら機能処理手
段を組合わせて所定の仮想的に設定された機能ユニット
又は特定の装置を実現するインタプリタ処理手段とこの
インタプリタ処理手段とは独立にプログラム制御手段か
らのアクセスに応じてインタプリットなしに所定の機能
処理を実行する高速な処理手段とを有していて、所定の
指令に応じて時間情報を参照してこの所定の指令に対応
する仮想的に設定された所定の機能回路又は特定の装置
について時間に関する処理をして開発対象となるプログ
ラムについての■/Oシミュレーションを行うというも
のである。
は、開発対象となるプログラムを演算処理装置を介して
実行するプログラム制御手段と、このプログラム制御手
段からのアクセスに応じて仮想的に設定された標準的な
人/出力装置を実現する第1のI/O制御手段と、仮想
的に設定された所定の機能回路又は特定の装置を実際の
動作に対応する実時間動作で実現する第2のI/O制御
手段と、実時間動作に関する時間情報とを備えて5
いて、第2のI/O制御手段は、実際の動作に
対応する実時間動作で各機能回路を実現する機能rli
位で定義された複数の機能処理手段とこれら機能処理手
段を組合わせて所定の仮想的に設定された機能ユニット
又は特定の装置を実現するインタプリタ処理手段とこの
インタプリタ処理手段とは独立にプログラム制御手段か
らのアクセスに応じてインタプリットなしに所定の機能
処理を実行する高速な処理手段とを有していて、所定の
指令に応じて時間情報を参照してこの所定の指令に対応
する仮想的に設定された所定の機能回路又は特定の装置
について時間に関する処理をして開発対象となるプログ
ラムについての■/Oシミュレーションを行うというも
のである。
[作用]
このように時間カウント手段を設けて、時間情報を含め
て仮想的に設定された所定の機能回路又は特定の装置を
実際の動作に対応して高速に実時間でシミュレーション
することにより、制御対象となる装置等の動作を疑似的
に実現できる。
て仮想的に設定された所定の機能回路又は特定の装置を
実際の動作に対応して高速に実時間でシミュレーション
することにより、制御対象となる装置等の動作を疑似的
に実現できる。
その結果、プログラムの開発を制御装置とか制御対象装
置のハードウェアの開発とは、独立して独自に行え、し
かも現実の装置に近い状態で動作確認ができ、プログラ
ムのデバッグが行えるため、プログラムの開発、確認ま
でを装置の制作とを・16行して独qに実施でき、装置
開発の[1程を短縮することがi−+J能となる。
置のハードウェアの開発とは、独立して独自に行え、し
かも現実の装置に近い状態で動作確認ができ、プログラ
ムのデバッグが行えるため、プログラムの開発、確認ま
でを装置の制作とを・16行して独qに実施でき、装置
開発の[1程を短縮することがi−+J能となる。
[実施例コ
以ド、この発明の〜実施例について図面を用いて詳細に
説明する。
説明する。
第1図は、この発明のI/Oシミュレータを適用した計
算機システムのブロック図であり、第2図は、そのI/
Oシミュレータの機能構成図、第3図は、そのメモリに
記憶されている特殊I/O制御についてのデータテーブ
ルの説明図、第4図は、I/O制御部の動作の流れ図、
第5図は、I/Oシミュレータのプログラム制御部の動
作の流れ図、第6図は、その特定I/Oプログラム制御
部のブロック図である。
算機システムのブロック図であり、第2図は、そのI/
Oシミュレータの機能構成図、第3図は、そのメモリに
記憶されている特殊I/O制御についてのデータテーブ
ルの説明図、第4図は、I/O制御部の動作の流れ図、
第5図は、I/Oシミュレータのプログラム制御部の動
作の流れ図、第6図は、その特定I/Oプログラム制御
部のブロック図である。
図中、1は、演算処理装置(CPU)であって、2は、
そのメモリである。3は、サイクルカウンタ、4は、■
/O制御部、5は、インタフェース、6は、システムバ
ス、7は、ディスプレイ、8は、キーボード、そして9
は、外部記憶装置としての磁気ディスク記憶装置である
。演算処理装置lとメモリ2、サイクルカウンタ3、そ
してI/O制御部4とは、それぞれシステムバス6にて
相互に接続されていて、これらの間でデータ転送が行わ
れる。そしてI/O制御部4とは、インタフェース5を
介してディスプレイ7、キーボード8、ディスク記憶装
置9との間でデータ交換を行うものである。
そのメモリである。3は、サイクルカウンタ、4は、■
/O制御部、5は、インタフェース、6は、システムバ
ス、7は、ディスプレイ、8は、キーボード、そして9
は、外部記憶装置としての磁気ディスク記憶装置である
。演算処理装置lとメモリ2、サイクルカウンタ3、そ
してI/O制御部4とは、それぞれシステムバス6にて
相互に接続されていて、これらの間でデータ転送が行わ
れる。そしてI/O制御部4とは、インタフェース5を
介してディスプレイ7、キーボード8、ディスク記憶装
置9との間でデータ交換を行うものである。
ここで、メモリ2は、演算処理装置1とI/O制御部4
とから共通にアクセスされるものであって、メモリ2に
は、インタプリタプログラム記憶?iS 2 a t
’f?!準I/O制御プログラム記憶部2b。
とから共通にアクセスされるものであって、メモリ2に
は、インタプリタプログラム記憶?iS 2 a t
’f?!準I/O制御プログラム記憶部2b。
特殊I/O制御プログラム記憶部2c、I/O制御デー
タ記憶部2d、制御対象プログラム記憶部2 e 1そ
してその他データ記憶部2f等の領域が設けられていて
、■/O制御データ記憶ffl<2cには、第3図に見
るようなその制御事象対応にサイクルカウンタ3のカウ
ント値(時間)が記憶されたデータテーブル20が複数
設けられていて、制御内容(すr象)に応じて選択され
るものである。
タ記憶部2d、制御対象プログラム記憶部2 e 1そ
してその他データ記憶部2f等の領域が設けられていて
、■/O制御データ記憶ffl<2cには、第3図に見
るようなその制御事象対応にサイクルカウンタ3のカウ
ント値(時間)が記憶されたデータテーブル20が複数
設けられていて、制御内容(すr象)に応じて選択され
るものである。
このカウント値は、特殊I/O制御プログラムが起動さ
れて実時間動作で仮想的に設定された所定の機能回路又
は特定の装置が実現される場合の時間情報となる。
れて実時間動作で仮想的に設定された所定の機能回路又
は特定の装置が実現される場合の時間情報となる。
さて、インクプリタブログラム記憶部2aには、演算処
理装置1により開発機器に使用されるプログラム言語を
この計算機システム七の言語に変換し、I/(GI+1
1御部4とデータ交換をして開発プログラムの制御を実
行し、シミュレーションスルためのプログラムが記憶さ
れている。
理装置1により開発機器に使用されるプログラム言語を
この計算機システム七の言語に変換し、I/(GI+1
1御部4とデータ交換をして開発プログラムの制御を実
行し、シミュレーションスルためのプログラムが記憶さ
れている。
I/O制御部4は、インタプリタプログラムが起動して
演算処理装置1からアクセスが有った場合に、標準I/
O制御プログラム、特殊I/O制御プログラムのどちら
を起動するかを解釈判定するとともに、演算処理装置1
側への割り込み処理。
演算処理装置1からアクセスが有った場合に、標準I/
O制御プログラム、特殊I/O制御プログラムのどちら
を起動するかを解釈判定するとともに、演算処理装置1
側への割り込み処理。
演算処理装置1からの割り込み信号の受は付は処理等の
行う。
行う。
標準I/O制御プログラム記憶12bには、この計算機
システムに接続された機器を利用して制御対象となる標
準的なI/O機器9例えばCRT。
システムに接続された機器を利用して制御対象となる標
準的なI/O機器9例えばCRT。
端末装置、キーボード、フロッピーディスク、ハードデ
ィスク等の標準的なI/O制御動作に7認な種々のプロ
グラムが記憶されていて、■/O制御部4の制御の下で
、この計算機システムに接続されているI/O機器を利
用して仮想装置に接続されるべき前記仮想のI/O機器
を仮想装置として実現する役割を果たす。
ィスク等の標準的なI/O制御動作に7認な種々のプロ
グラムが記憶されていて、■/O制御部4の制御の下で
、この計算機システムに接続されているI/O機器を利
用して仮想装置に接続されるべき前記仮想のI/O機器
を仮想装置として実現する役割を果たす。
すなわち、標準I/OプログラムによりI/O制御部4
は、前記の各I/O機器の実際の動作と同様な動作をし
てデータを受は付け、結果データを演算処理装置l側に
送出する。具体的な標準I/Oとしては、動作が定型的
なもの。動作を行うパラメータが1回のアクセスで全て
渡されるもの。
は、前記の各I/O機器の実際の動作と同様な動作をし
てデータを受は付け、結果データを演算処理装置l側に
送出する。具体的な標準I/Oとしては、動作が定型的
なもの。動作を行うパラメータが1回のアクセスで全て
渡されるもの。
Iloをアクセスした命令サイクルでそのIloの動作
が完了して、制御対象プログラム側には影響を与えない
もの等である。
が完了して、制御対象プログラム側には影響を与えない
もの等である。
一方、特殊I/O制御プログラム記憶部2bには、その
シミュレーション対象きなる仮想装置又はこの装置を実
現するための仮想の機能回路を実現゛するプログラムが
シミュレーション装置対応に記憶されている。そしてプ
ログラムに応じて装置対応又は機能団゛路対応にそのプ
ログラムを起動して、その装置又は機能回路を識別する
言語(又はコード)により対応するデータテーブル20
を■/O制御データ記憶部2cの中から検索して参照し
、RA置の指定され事象対応又は機能回路の事象対応に
動作状態とか、その動作結果、その遅れ時間等のデータ
を得て、実際の制御タイミングを含めた形での仮想装置
を実現する。
シミュレーション対象きなる仮想装置又はこの装置を実
現するための仮想の機能回路を実現゛するプログラムが
シミュレーション装置対応に記憶されている。そしてプ
ログラムに応じて装置対応又は機能団゛路対応にそのプ
ログラムを起動して、その装置又は機能回路を識別する
言語(又はコード)により対応するデータテーブル20
を■/O制御データ記憶部2cの中から検索して参照し
、RA置の指定され事象対応又は機能回路の事象対応に
動作状態とか、その動作結果、その遅れ時間等のデータ
を得て、実際の制御タイミングを含めた形での仮想装置
を実現する。
この特殊I/O制御プログラム記憶部2bに記憶される
プログラム等の具体例としては、算術論理演算命令につ
いての処理プログラム、時間設定命令についての処理プ
ログラム、データのロード/ストア命令についての処理
プログラム、動作の分岐命令についての処理プログラム
、データ定義命令についての処理プログラム、信号発生
命令にっていの処理プログラム、内部状態を記録するス
テータスメモリ部等であり、これらのI/O処理プログ
ラムを組合わせることにより、例えば特定の検査装置と
か、回線制御とか、特定の駆動機構制御装置とかが実現
されるものである。従って、この特殊I/O制御プログ
ラムは、上記のような各機能又は装置を実現するIlo
のインクプリタブログラム処理部とその各機能を個別的
に実現するI/O単位に定義されたI/O定義プログラ
ム群とに展開されていて、さらに現実の動作に対応して
より高速な処理が要求されるような特定の処理について
は前記I/Oのインタプリタプログラム処理部を介する
ことなく、直接特定の機能処理を起動して実行する特定
I/O制御部を有している。そして通常は、■/O定義
プログラムに従い動作タイミングが前記データテーブル
20のカウント値を参照して決定される。
プログラム等の具体例としては、算術論理演算命令につ
いての処理プログラム、時間設定命令についての処理プ
ログラム、データのロード/ストア命令についての処理
プログラム、動作の分岐命令についての処理プログラム
、データ定義命令についての処理プログラム、信号発生
命令にっていの処理プログラム、内部状態を記録するス
テータスメモリ部等であり、これらのI/O処理プログ
ラムを組合わせることにより、例えば特定の検査装置と
か、回線制御とか、特定の駆動機構制御装置とかが実現
されるものである。従って、この特殊I/O制御プログ
ラムは、上記のような各機能又は装置を実現するIlo
のインクプリタブログラム処理部とその各機能を個別的
に実現するI/O単位に定義されたI/O定義プログラ
ム群とに展開されていて、さらに現実の動作に対応して
より高速な処理が要求されるような特定の処理について
は前記I/Oのインタプリタプログラム処理部を介する
ことなく、直接特定の機能処理を起動して実行する特定
I/O制御部を有している。そして通常は、■/O定義
プログラムに従い動作タイミングが前記データテーブル
20のカウント値を参照して決定される。
なお、前記のデータテーブル20を用いることなく、時
間タイミングを含めた処理内容を各I/O定義プログラ
ムの中に組み込んでもよいことはもちろんであり、この
ような場合には、データデープル20は不要である。特
に、前記の高速処理を要する特定I/O制御部の場合に
は前記データテーブル20を参照することな(、プログ
ラムに組込まれた時間情報で処理することになる。
間タイミングを含めた処理内容を各I/O定義プログラ
ムの中に組み込んでもよいことはもちろんであり、この
ような場合には、データデープル20は不要である。特
に、前記の高速処理を要する特定I/O制御部の場合に
は前記データテーブル20を参照することな(、プログ
ラムに組込まれた時間情報で処理することになる。
ここで、算術論理演算命令についての処理プログラムは
、カウンタとかALUなどの回路を実現するものであり
、時間設定命令についての処理プログラムは、遅延素子
とか装置の動作時間などのを実現する。データのロード
/ストア命令についてのプログラムは、ラッチ回路とか
DMA回路のように、インタプリタ側又は制御対象プロ
グラム側からのデータを入出力するデータの伝授、装置
とメモリ間のデータ転送動作を行う。また、動作の分岐
命令についての処理プログラムは、デーコーダやセレク
タに類似し、条件により動作を切り換えたり、指定デー
タより該当処理の選択を行ったりするものである。さら
にデータ定義命令についての処理プログラムは、装置」
−で発生するデータについて論理を構成して発生させる
ものではなく、あらかじめデータとして記録しておき、
装置の動作データとして制御対象プログラム側(又はイ
ンタプリタ側)に渡すものである。信号発生命令にって
いの処理プログラムは、装置から制御対象プログラム(
又はインタプリタ側)に対して動作の終了等を伝えるた
めに用いられるもので、割り込み信号の発生によりその
装置の動作の終了をプログラム制御側に伝えるものであ
る。
、カウンタとかALUなどの回路を実現するものであり
、時間設定命令についての処理プログラムは、遅延素子
とか装置の動作時間などのを実現する。データのロード
/ストア命令についてのプログラムは、ラッチ回路とか
DMA回路のように、インタプリタ側又は制御対象プロ
グラム側からのデータを入出力するデータの伝授、装置
とメモリ間のデータ転送動作を行う。また、動作の分岐
命令についての処理プログラムは、デーコーダやセレク
タに類似し、条件により動作を切り換えたり、指定デー
タより該当処理の選択を行ったりするものである。さら
にデータ定義命令についての処理プログラムは、装置」
−で発生するデータについて論理を構成して発生させる
ものではなく、あらかじめデータとして記録しておき、
装置の動作データとして制御対象プログラム側(又はイ
ンタプリタ側)に渡すものである。信号発生命令にって
いの処理プログラムは、装置から制御対象プログラム(
又はインタプリタ側)に対して動作の終了等を伝えるた
めに用いられるもので、割り込み信号の発生によりその
装置の動作の終了をプログラム制御側に伝えるものであ
る。
サイルカウンタ3は、演算処理装置1が命令を実行する
たびに演算処理装置lからのカウントアツプ信号により
その実行命令のマシンサイクルに対応してカウントアツ
プされるフリーランニングタイマであって、I/O制御
部4からその時間が参照される。
たびに演算処理装置lからのカウントアツプ信号により
その実行命令のマシンサイクルに対応してカウントアツ
プされるフリーランニングタイマであって、I/O制御
部4からその時間が参照される。
ところで、I/O制御部4は、標準I/O制御プログラ
ム処理を実行しているときには、インタプリタプログラ
ムの実行によって演算処理装置1からアクセスを受けて
、そのアクセスされるアドレスにより、実現すべきIl
oの種別を選択して、インタプリタプログラムが開発プ
ログラムを解釈して得たデータの転送を受けて、それぞ
れの標準的な■/O1例えばディスプレイとか、端末装
置の動作をこの計算機システムに現在接続されているI
/O機器を使用して仮想的に作り出し、データの生成と
かデータの入出力動作とかを実現する。
ム処理を実行しているときには、インタプリタプログラ
ムの実行によって演算処理装置1からアクセスを受けて
、そのアクセスされるアドレスにより、実現すべきIl
oの種別を選択して、インタプリタプログラムが開発プ
ログラムを解釈して得たデータの転送を受けて、それぞ
れの標準的な■/O1例えばディスプレイとか、端末装
置の動作をこの計算機システムに現在接続されているI
/O機器を使用して仮想的に作り出し、データの生成と
かデータの入出力動作とかを実現する。
次に、第2図に従って、その制御動作について説明する
。
。
さて、開発されたある制御対象プログラムは、磁気ディ
スク記憶装置9に記憶され、キーボード7からの所定の
キーの入力により、制御対象プログラム記憶部2eに転
送されて記憶される。また、I/O制御データ記憶部2
cには、シミュレーションの対象となる開発したプログ
ラムが制御することになる実際の装置についてその動作
時間を考慮した時間データと結果、そして次のシーケン
スに関するデータ(指令も含む)等が同様に転送されて
第3図に見るデータテーブル20の形で記憶されている
。
スク記憶装置9に記憶され、キーボード7からの所定の
キーの入力により、制御対象プログラム記憶部2eに転
送されて記憶される。また、I/O制御データ記憶部2
cには、シミュレーションの対象となる開発したプログ
ラムが制御することになる実際の装置についてその動作
時間を考慮した時間データと結果、そして次のシーケン
スに関するデータ(指令も含む)等が同様に転送されて
第3図に見るデータテーブル20の形で記憶されている
。
次に、この計算機システムが動作を開始すると。
演算処理装置lが動作してインタプリタプログラム記憶
部2aのプログラムが起動され、第2図に見るプログラ
ム制御部/Oとして機能する。そして前記制御対象プロ
グラム記憶部2eに記憶されたシミュレーションの対象
となる制御対象プログラムがプログラムメモリ部11と
してプログラム制御部/Oにより解釈されて、実行され
て行く。
部2aのプログラムが起動され、第2図に見るプログラ
ム制御部/Oとして機能する。そして前記制御対象プロ
グラム記憶部2eに記憶されたシミュレーションの対象
となる制御対象プログラムがプログラムメモリ部11と
してプログラム制御部/Oにより解釈されて、実行され
て行く。
また、I/O制御部4は、対応する制御対象プログラム
が起動されたときには、■/O制御制御部12として機
能するものである。
が起動されたときには、■/O制御制御部12として機
能するものである。
さて、プログラム制御部/Oは、制御対象プログラムの
内容をプログラムメモリ11から読出し、この読出され
た内容を解釈して実行する。ここで実行の際に、プログ
ラム制御部/Oは、メモリアクセスが発生した場合にこ
のメモリアクセスによりI/O処理として定義付けられ
ているアドレスであるか否かをチェックして、■/Oと
して定義付けられているアドレスである場合には、その
データが読み出されて、■/O制御実杼実行2に制御が
移行する。
内容をプログラムメモリ11から読出し、この読出され
た内容を解釈して実行する。ここで実行の際に、プログ
ラム制御部/Oは、メモリアクセスが発生した場合にこ
のメモリアクセスによりI/O処理として定義付けられ
ているアドレスであるか否かをチェックして、■/Oと
して定義付けられているアドレスである場合には、その
データが読み出されて、■/O制御実杼実行2に制御が
移行する。
なお、以上のアドレスアクセスにより制御をIloに移
行させる場合は、メモリマツブトI/Oの場合であり、
これは、I/OポートのアクセスによりI/Oアクセス
と解釈してその制御を■/O制御制御部12に渡すよう
にしてもよい。
行させる場合は、メモリマツブトI/Oの場合であり、
これは、I/OポートのアクセスによりI/Oアクセス
と解釈してその制御を■/O制御制御部12に渡すよう
にしてもよい。
I/O制御制御部12では、プログラム制御RE/Oか
らのI/Oアクセスに従って、そのアクセスされて発生
するデータから標準I/O制御であるか、特殊I/O制
御であるかを判定して、どちらのI/O制御を起動して
制御を開始するかを決定する。
らのI/Oアクセスに従って、そのアクセスされて発生
するデータから標準I/O制御であるか、特殊I/O制
御であるかを判定して、どちらのI/O制御を起動して
制御を開始するかを決定する。
ここで、標準I/O制御プログラムと判定されて、これ
が選択され動作したときには、例えば、さらにアクセス
アドレスによりその動作を1テうIloの種別を判定し
て、例えばそれがCRTディスプレイに対応するIlo
を指定するアドレスであるときには、I/O側に渡され
るデータの内容とその旨をこの計算機システムに接続さ
れたCRTディスプレイに表示する。また、フロッピー
ディスクディスク装置のような場合には、この計算機シ
ステムの磁気ディスク記憶装置9にフロッピーディスク
装置と同様なフォーマットにおいて書き込み/読み出し
を行い、その旨のデータを書き込むものである。
が選択され動作したときには、例えば、さらにアクセス
アドレスによりその動作を1テうIloの種別を判定し
て、例えばそれがCRTディスプレイに対応するIlo
を指定するアドレスであるときには、I/O側に渡され
るデータの内容とその旨をこの計算機システムに接続さ
れたCRTディスプレイに表示する。また、フロッピー
ディスクディスク装置のような場合には、この計算機シ
ステムの磁気ディスク記憶装置9にフロッピーディスク
装置と同様なフォーマットにおいて書き込み/読み出し
を行い、その旨のデータを書き込むものである。
このようにして標拳I/O制御プログラムにて実現され
る標準I/O制御プログラム部13においては、CRT
ディスプレイとか、キーボード。
る標準I/O制御プログラム部13においては、CRT
ディスプレイとか、キーボード。
フロッピーディスク装置、ハードディスク装置のシミュ
レーションを行うものである。なお、この
よ標準I/Oプログラム部13は、この発明における
第1のI/O制御手段を構成4する具体例の1つである
。
レーションを行うものである。なお、この
よ標準I/Oプログラム部13は、この発明における
第1のI/O制御手段を構成4する具体例の1つである
。
一方、特殊I/O制御プログラムは、Iloのインタプ
リタプログラム処理部として実現される特殊I/O制御
プログラム部14とそのI/O単位に定義されたI/O
定義プログラム群として実現されるI/O定義メモリ部
15、そして現実の動作に対応してより窩速な処理が要
求されるような特定の処理対する特定I/O制御制御部
16とからなり、例えば特殊I/O制御プログラム部1
4は、そのアクセスアドレスによって、その動作を規定
するI/O定義プログラムをI/O定義メモリ部15の
中から選択する。そして選択されたI/O定義プログラ
ムに従って、特定の動作についてインクブリットして実
行して行(。
リタプログラム処理部として実現される特殊I/O制御
プログラム部14とそのI/O単位に定義されたI/O
定義プログラム群として実現されるI/O定義メモリ部
15、そして現実の動作に対応してより窩速な処理が要
求されるような特定の処理対する特定I/O制御制御部
16とからなり、例えば特殊I/O制御プログラム部1
4は、そのアクセスアドレスによって、その動作を規定
するI/O定義プログラムをI/O定義メモリ部15の
中から選択する。そして選択されたI/O定義プログラ
ムに従って、特定の動作についてインクブリットして実
行して行(。
すなわち、特殊I/Oの制御プログラムの内容は、第4
図のステップ■に見るように、データAをプログラム制
御部1.0から受は取ったと仮定するとると、ステップ
■で例えば時間30μs後にステップ■にて割り込みを
発生する。そして次の動作として、ステップ■にて割り
込み発生後かを判定して、ステップ■にて、データBを
出力してプログラム制御部/O又は制御対象プログラム
11にデータBを渡す処理をする。
図のステップ■に見るように、データAをプログラム制
御部1.0から受は取ったと仮定するとると、ステップ
■で例えば時間30μs後にステップ■にて割り込みを
発生する。そして次の動作として、ステップ■にて割り
込み発生後かを判定して、ステップ■にて、データBを
出力してプログラム制御部/O又は制御対象プログラム
11にデータBを渡す処理をする。
この場合の第4図に見る30μsの値は、先のデータテ
ーブル20の、その事象に対応する時間値の欄に記憶さ
れている値に対応し、これが参照されることになる。な
お、この特殊I/Oプログラム部14とI/O定義メモ
リ部15、そして特定I/O制御制御部16とは、この
発明における第2のI/O制御手段を構成する具体例の
1つである。
ーブル20の、その事象に対応する時間値の欄に記憶さ
れている値に対応し、これが参照されることになる。な
お、この特殊I/Oプログラム部14とI/O定義メモ
リ部15、そして特定I/O制御制御部16とは、この
発明における第2のI/O制御手段を構成する具体例の
1つである。
一方、プログラム制御部/Oの動作としては、プログラ
ム制御部/Oが特殊I/O制御プログラム部14を対象
としてr/O制御制御部12をアクセスした場合には、
プログラム制御部/Oは、サイクルカウンタ3を命令実
行のマシンサイクルに応じてカウントアツプする。そし
てプ「JグラムメモリW、11に格納された制御対象プ
ログラムを解釈した結果として、第5図に見るように、
メモリの特定アドレスをアクセスしてデータAを得て、
ステップ■aでI/O制御制御部12に対してデータA
を出力する。
ム制御部/Oが特殊I/O制御プログラム部14を対象
としてr/O制御制御部12をアクセスした場合には、
プログラム制御部/Oは、サイクルカウンタ3を命令実
行のマシンサイクルに応じてカウントアツプする。そし
てプ「JグラムメモリW、11に格納された制御対象プ
ログラムを解釈した結果として、第5図に見るように、
メモリの特定アドレスをアクセスしてデータAを得て、
ステップ■aでI/O制御制御部12に対してデータA
を出力する。
次に、ステップ■aにてI/O制御制御部12からの割
り込み信号待ちの、待ちループに入る。
り込み信号待ちの、待ちループに入る。
ここでI/O制御制御部1,2から割り込み信号を受は
付けると、ステップ■aにてデータ入力としてI/O制
御制御部12からデータBを受は付けてプログラム制御
部/O介してプログラムメモリ部1,1の制御対象プロ
グラム側へと渡す。なお、この場合I/O制御制御部1
2から直接データBを制御対象プログラム11に渡すよ
うにしてもよい。
付けると、ステップ■aにてデータ入力としてI/O制
御制御部12からデータBを受は付けてプログラム制御
部/O介してプログラムメモリ部1,1の制御対象プロ
グラム側へと渡す。なお、この場合I/O制御制御部1
2から直接データBを制御対象プログラム11に渡すよ
うにしてもよい。
ところで、前記の30μsは、このサイクルカウンタ3
のカウント値をI/O制御制御部12が参照して決定さ
れ、プログラム制御部/O側から所定の指令を受けたと
きにI/O制御制御部12が現在のサイクルカウンタ3
の値を11で、サイクルカウンタの値をサンプリング監
視して、その値が30μs経過したときに、I/O制御
制御部12がプログラム制御部/O側に割り込み信号を
発生して所定のデータBを出力してプログラム制御部l
O側に動作が移されることになる。
のカウント値をI/O制御制御部12が参照して決定さ
れ、プログラム制御部/O側から所定の指令を受けたと
きにI/O制御制御部12が現在のサイクルカウンタ3
の値を11で、サイクルカウンタの値をサンプリング監
視して、その値が30μs経過したときに、I/O制御
制御部12がプログラム制御部/O側に割り込み信号を
発生して所定のデータBを出力してプログラム制御部l
O側に動作が移されることになる。
このようにしてI/O制御制御部12は、特殊I/O制
御プログラム部14のプログラム処理を実行していると
きに、仮想装置又は機能回路等のシミュレーション対象
となる装置の応答時間又は次の動作をする時間を前記デ
ータテーブル20のサイクルカウンタ3のカフラント値
の欄を参照して処理し、サイクルカウンタ3がこの値を
示すまで、待ち動作をして、実際のI/O動作等をスト
ップし、もって仮想装置又は機能回路等のデータの生成
とかデータの入/出力動作とかを現実の装jごと対応し
た実時間の動作として実現する。
御プログラム部14のプログラム処理を実行していると
きに、仮想装置又は機能回路等のシミュレーション対象
となる装置の応答時間又は次の動作をする時間を前記デ
ータテーブル20のサイクルカウンタ3のカフラント値
の欄を参照して処理し、サイクルカウンタ3がこの値を
示すまで、待ち動作をして、実際のI/O動作等をスト
ップし、もって仮想装置又は機能回路等のデータの生成
とかデータの入/出力動作とかを現実の装jごと対応し
た実時間の動作として実現する。
次に、特定I/O制御実杼実行6について特殊I/O制
御プログラム部14とI/O定義メモリ部15との関係
での動作について第6図に基づいて説明する。
御プログラム部14とI/O定義メモリ部15との関係
での動作について第6図に基づいて説明する。
特殊I/O制御プログラム、’l< 14は、I/O定
義メモリ部15の選択されたI/O定義プログラム実行
中に特定I/O実行命令を検出すると、該当の特定I/
O制御を起動する。
義メモリ部15の選択されたI/O定義プログラム実行
中に特定I/O実行命令を検出すると、該当の特定I/
O制御を起動する。
ここで、特定I/O制御制御部16が動作して、特定I
/O制御制御部16内のインタフェース制御部leaに
制御が渡される。そして特殊I/O制御プログラム部1
4側からは、その時の起動杖態の情報とか、各レジスタ
等の制御を続行するのに必要な情報を受は取り、特定I
/Oシミュレータ16bが起動する。
/O制御制御部16内のインタフェース制御部leaに
制御が渡される。そして特殊I/O制御プログラム部1
4側からは、その時の起動杖態の情報とか、各レジスタ
等の制御を続行するのに必要な情報を受は取り、特定I
/Oシミュレータ16bが起動する。
なお、特定I/Oシミュレータ1.6 bは、基本的に
は、特殊I/Oの機能と同様な動作を実現するものであ
るが、高速処p、lの要求からインクブリットなしに、
直接シミュレートされる計算機上の高級言語により構成
されていて、特定の機能が実現されるようになっている
。すなわちこの特定I/O制御制御部16は、適用され
ている計算機システム、L、にて直接プログラムが走り
、インクプリントなしに高速な処理を実現し、特殊I/
Oのシミュレーションの中で実際の動作をサポートして
行く。この特定I/O制御制御部16が動作中に、例え
ばDMA処理のようにI/O側から直接プログラムメモ
リ部11の開発対象プログラム側にデータを書込む処理
等が発生したときには、プログラムメモリ部11のプロ
グラムメモリ入出力制御部11aに制御が渡される。そ
してプログラムメモリ部11におけるデータが変更等が
なされる。
は、特殊I/Oの機能と同様な動作を実現するものであ
るが、高速処p、lの要求からインクブリットなしに、
直接シミュレートされる計算機上の高級言語により構成
されていて、特定の機能が実現されるようになっている
。すなわちこの特定I/O制御制御部16は、適用され
ている計算機システム、L、にて直接プログラムが走り
、インクプリントなしに高速な処理を実現し、特殊I/
Oのシミュレーションの中で実際の動作をサポートして
行く。この特定I/O制御制御部16が動作中に、例え
ばDMA処理のようにI/O側から直接プログラムメモ
リ部11の開発対象プログラム側にデータを書込む処理
等が発生したときには、プログラムメモリ部11のプロ
グラムメモリ入出力制御部11aに制御が渡される。そ
してプログラムメモリ部11におけるデータが変更等が
なされる。
ここでのプログラムメモリ入出力制御f%11aは、特
定I/Oシミュレータよりプログラムメモリの内容を参
照したり、それを変更したりする制御を行う。
定I/Oシミュレータよりプログラムメモリの内容を参
照したり、それを変更したりする制御を行う。
ここで、特定I/Oにより割込信号等を発生させる場合
には、特定I/Oシミュレータ18bより、そのI/O
状態制御部18cを介して割込信号を発生させるもので
ある。そしてこのような動作が終rすると、割込み信号
により特殊I / 0 :li!I・御プログラム部1
4側に動作が戻されて、特殊I/O制御が続行されて特
定の装置が仮想的に実現されることになる。
には、特定I/Oシミュレータ18bより、そのI/O
状態制御部18cを介して割込信号を発生させるもので
ある。そしてこのような動作が終rすると、割込み信号
により特殊I / 0 :li!I・御プログラム部1
4側に動作が戻されて、特殊I/O制御が続行されて特
定の装置が仮想的に実現されることになる。
すなわち、I/O状態制御部16cは、例えばタイミン
グ状態を監視したり、Iloの状態をリセットしたり、
割込み信号を発生したり、タイミング待ちをするための
各種の信号を発生する。
グ状態を監視したり、Iloの状態をリセットしたり、
割込み信号を発生したり、タイミング待ちをするための
各種の信号を発生する。
このように特定I/O制御制御部16は、特殊I/O制
御プログラム部14に対して各種の仮想装置における現
実の特定機能を実現する機能処理の高速サブルーチン的
な機能を果たしている。そしてこの特定I/O制御制御
部16は、例えばI/Oシミュレータの動作環境である
大型計算機システムのロードモジュールで作成されて、
直接実行動作を行うように構成されるものであって、■
/O定義メモリ部15のI/O定義プログラムの動作に
比べて/O以上の速度をもってその処理がなされる。
御プログラム部14に対して各種の仮想装置における現
実の特定機能を実現する機能処理の高速サブルーチン的
な機能を果たしている。そしてこの特定I/O制御制御
部16は、例えばI/Oシミュレータの動作環境である
大型計算機システムのロードモジュールで作成されて、
直接実行動作を行うように構成されるものであって、■
/O定義メモリ部15のI/O定義プログラムの動作に
比べて/O以上の速度をもってその処理がなされる。
以上説明してきたが、このように計算機システム゛を利
用して、開発プログラムを実行して、現実に近いタイミ
ングを含めた動作にてシミュレーションが可能であり、
特に、データテーブルのデータの内容と設定時間を変え
ることにより、簡単にハードウェアの障害とか、特別な
動作状態を実現できる。
用して、開発プログラムを実行して、現実に近いタイミ
ングを含めた動作にてシミュレーションが可能であり、
特に、データテーブルのデータの内容と設定時間を変え
ることにより、簡単にハードウェアの障害とか、特別な
動作状態を実現できる。
その結果、この動作に応じて開発プログラムのデバッグ
ができ、制御装置をはじめ各種の装置とは独立に制御対
象プログラムをほぼ完全な形態で完成させることができ
る。しかもデバッグ用のプ、 ログラムとは切り離され
ているので、デバッグプログラムとは無関係に実施可能
である。
ができ、制御装置をはじめ各種の装置とは独立に制御対
象プログラムをほぼ完全な形態で完成させることができ
る。しかもデバッグ用のプ、 ログラムとは切り離され
ているので、デバッグプログラムとは無関係に実施可能
である。
さらに、このように特殊なI/O制御部を設けて現実の
装置を仮想的に実現できることから、現実に装置に発生
した障害を解析する場合に、その障害と同様な状態を再
現してその環境で装置とは独立にシミュレーションが可
能となるという利点が生じる。
装置を仮想的に実現できることから、現実に装置に発生
した障害を解析する場合に、その障害と同様な状態を再
現してその環境で装置とは独立にシミュレーションが可
能となるという利点が生じる。
ところで、実施例では、サラクルカウンタは、ハードウ
ェアとしてブロックで示しているが、これは、メモリ」
二に設定したソフトカウンタ、ソフトタイマとして実現
されてもよく、また、I/O制御部も特別な処理装置に
よることなく、インタプリタ制御を実現する演算処理装
置がI/Oプログラムを起動するして、これを兼用する
ことで実現されてもよい。
ェアとしてブロックで示しているが、これは、メモリ」
二に設定したソフトカウンタ、ソフトタイマとして実現
されてもよく、また、I/O制御部も特別な処理装置に
よることなく、インタプリタ制御を実現する演算処理装
置がI/Oプログラムを起動するして、これを兼用する
ことで実現されてもよい。
また、実施例にあっては、■70制御側がサイクルカウ
ンタの値を参照してタイミング制御するようにしている
が、これは、プログラム制御側でサイクルカウンタを起
動して、I/O制御側がそのカウント時間を見るように
してもよいことはもちろんである。
ンタの値を参照してタイミング制御するようにしている
が、これは、プログラム制御側でサイクルカウンタを起
動して、I/O制御側がそのカウント時間を見るように
してもよいことはもちろんである。
なお、サイクルカウンタは、実施例のごとくマシンサイ
クルを単位にするものに限定されるものではなく、いわ
ゆる一般の時間をカウントする手段でよいこ七はもちろ
んである。
クルを単位にするものに限定されるものではなく、いわ
ゆる一般の時間をカウントする手段でよいこ七はもちろ
んである。
[発明の効果]
以上の説明から理解できるように、この発明にあっては
、開発対象となるプログラムを演算処理装置を介して実
行するプログラム制御手段と、こノフロクラム制御丁段
からのアクセスに応シて仮想的に設定された標準的な人
/出力装置を実現する第1のI/O制御手段と、仮想的
に設定された所定の機能回路又は特定の装置を実際の動
作に対応する実時間動作で実現する第2のI/O制御手
段と、実時間動作に関する時間情報とを備えていて、第
2のI/O制御手段は、実際の動作に対応する実時間動
作で各機能回路を実現する機能単位で定義された複数の
機能処理手段とこれら機能処理手段を組合わせて所定の
仮想的に設定された機能ユニット又は特定の装置を実現
するインタプリタ処理手段とこのインタプリタ処理手段
とは独立にインタプリットなしに所定の機能処理を実行
する高速な処理手段とを有していて、所定の指令に応じ
て時間情報を参照してこの所定の指令に対応する仮想的
に設定された所定の機能回路又は特定の装置について時
間に関する処理をして開発対象となるプログラムについ
てのI/Oシミュレーションを行うようにしているので
、時間情報により動作タイミングを決定でき、時間情報
を含めて仮想的に設定された所定の機能回路又は特定の
装置を実際の動作に対応して高速に実時間でシミュレー
ションすることができる。
、開発対象となるプログラムを演算処理装置を介して実
行するプログラム制御手段と、こノフロクラム制御丁段
からのアクセスに応シて仮想的に設定された標準的な人
/出力装置を実現する第1のI/O制御手段と、仮想的
に設定された所定の機能回路又は特定の装置を実際の動
作に対応する実時間動作で実現する第2のI/O制御手
段と、実時間動作に関する時間情報とを備えていて、第
2のI/O制御手段は、実際の動作に対応する実時間動
作で各機能回路を実現する機能単位で定義された複数の
機能処理手段とこれら機能処理手段を組合わせて所定の
仮想的に設定された機能ユニット又は特定の装置を実現
するインタプリタ処理手段とこのインタプリタ処理手段
とは独立にインタプリットなしに所定の機能処理を実行
する高速な処理手段とを有していて、所定の指令に応じ
て時間情報を参照してこの所定の指令に対応する仮想的
に設定された所定の機能回路又は特定の装置について時
間に関する処理をして開発対象となるプログラムについ
てのI/Oシミュレーションを行うようにしているので
、時間情報により動作タイミングを決定でき、時間情報
を含めて仮想的に設定された所定の機能回路又は特定の
装置を実際の動作に対応して高速に実時間でシミュレー
ションすることができる。
その結果、プログラムの開発を制御装置とか制御対象装
置のハードウェアの開発とは、独立して独自に杼え、し
かも現実の装置に近い吠態で動作確認ができ、プログラ
ムのデバッグが行えるため、プログラムの開発、確認ま
での過程と装置の制作とを並行して実施でき、装置開発
の日程を短縮することが可能となる。
置のハードウェアの開発とは、独立して独自に杼え、し
かも現実の装置に近い吠態で動作確認ができ、プログラ
ムのデバッグが行えるため、プログラムの開発、確認ま
での過程と装置の制作とを並行して実施でき、装置開発
の日程を短縮することが可能となる。
第1図は、この発明のI/Oシミュレータを適用した計
算機システムのブロック図であり、第2図は、そのI/
Oシミュレータの機能構成図、第3図は、そのメモリに
記憶されている特殊I/O制御についてのデータテーブ
ルの説明図、第4図は、I/O制御部の動作の流れ図、
第5図は、■/Oシミュレータのプログラム制御部の動
作の流れ図、第6図は、その特定I/Oプログラム制御
部のブロック図である。 1・・・演算処理装置、2・・・メモリ、3・・・サイ
クルカウンタ、 2a・・・インクプリタブログラム記憶部、2b・・・
標準I/O制御プログラム記憶部、2c・・・特殊I/
O制御プログラム記憶部、2d・・・I/O制御データ
記憶部、 2e・・・制御対象プログラム記憶部、2f・・・その
他データ記憶部、 4・・・I/O制御部(M PU)、5・・・インタ
フェース、6・・・システムバス、7・・・ディスプレ
イ、8・・・キーボード、9・・・磁気ディスク記憶装
置。 IO・・・プログラム制御部、 11・・・制御対象プログラム、 12・・・I/O制御制御部、13・・・標準I/O制
御プログラム部、14・・・特殊I/O制御プログラム
部、16・・・特定I/O制御制御部。 20・・・データテーブル。 第 2 図 第 3 図 加 第乙因 シり奈J1フ゛ロデフム
算機システムのブロック図であり、第2図は、そのI/
Oシミュレータの機能構成図、第3図は、そのメモリに
記憶されている特殊I/O制御についてのデータテーブ
ルの説明図、第4図は、I/O制御部の動作の流れ図、
第5図は、■/Oシミュレータのプログラム制御部の動
作の流れ図、第6図は、その特定I/Oプログラム制御
部のブロック図である。 1・・・演算処理装置、2・・・メモリ、3・・・サイ
クルカウンタ、 2a・・・インクプリタブログラム記憶部、2b・・・
標準I/O制御プログラム記憶部、2c・・・特殊I/
O制御プログラム記憶部、2d・・・I/O制御データ
記憶部、 2e・・・制御対象プログラム記憶部、2f・・・その
他データ記憶部、 4・・・I/O制御部(M PU)、5・・・インタ
フェース、6・・・システムバス、7・・・ディスプレ
イ、8・・・キーボード、9・・・磁気ディスク記憶装
置。 IO・・・プログラム制御部、 11・・・制御対象プログラム、 12・・・I/O制御制御部、13・・・標準I/O制
御プログラム部、14・・・特殊I/O制御プログラム
部、16・・・特定I/O制御制御部。 20・・・データテーブル。 第 2 図 第 3 図 加 第乙因 シり奈J1フ゛ロデフム
Claims (2)
- (1)開発対象となるプログラムを演算処理装置を介し
て実行するプログラム制御手段と、このプログラム制御
手段からのアクセスに応じて仮想的に設定された標準的
な入/出力装置を実現する第1のI/O制御手段と、仮
想的に設定された所定の機能回路又は特定の装置を実際
の動作に対応する実時間動作で実現する第2のI/O制
御手段と、前記実時間動作に関する時間情報とを備え、
第2のI/O制御手段は、実際の動作に対応する実時間
動作で各機能回路を実現する機能単位で定義された複数
の機能処理手段とこれら機能処理手段を組合わせて所定
の仮想的に設定された機能ユニット又は特定の装置を実
現するインタプリタ処理手段とこのインタプリタ処理手
段とは独立にインタプリットなしに所定の機能処理を実
行する高速な処理手段とを有していて、前記所定の指令
に応じて前記時間情報を参照してこの所定の指令に対応
する前記仮想的に設定された所定の機能回路又は特定の
装置について時間に関する処理をして前記開発対象とな
るプログラムについてのI/Oシミュレーションを行う
ことを特徴とするI/Oシミュレータ。 - (2)高速な処理手段は、シミュレーション環境である
計算機に対応する言語でプログラム化されていることを
特徴とする特許請求の範囲第1項記載のI/Oシミュレ
ータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60081050A JPS61239345A (ja) | 1985-04-16 | 1985-04-16 | I/oシミユレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60081050A JPS61239345A (ja) | 1985-04-16 | 1985-04-16 | I/oシミユレ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61239345A true JPS61239345A (ja) | 1986-10-24 |
Family
ID=13735583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60081050A Pending JPS61239345A (ja) | 1985-04-16 | 1985-04-16 | I/oシミユレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61239345A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03171351A (ja) * | 1989-11-30 | 1991-07-24 | Hitachi Ltd | 入出力シミュレータ |
JP2010218143A (ja) * | 2009-03-16 | 2010-09-30 | Ricoh Co Ltd | 組み込み用プログラムのシミュレータ及びシミュレーション方法 |
-
1985
- 1985-04-16 JP JP60081050A patent/JPS61239345A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03171351A (ja) * | 1989-11-30 | 1991-07-24 | Hitachi Ltd | 入出力シミュレータ |
JP2010218143A (ja) * | 2009-03-16 | 2010-09-30 | Ricoh Co Ltd | 組み込み用プログラムのシミュレータ及びシミュレーション方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5978584A (en) | Debugging apparatus for debugging a program by changing hardware environments without changing program operation state | |
US5546562A (en) | Method and apparatus to emulate VLSI circuits within a logic simulator | |
US5594741A (en) | Method for control of random test vector generation | |
JPS6258341A (ja) | 入出力割込処理方式 | |
JPH0533423B2 (ja) | ||
KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
Barbacci et al. | An architectural research facility: ISP descriptions, simulation, data collection | |
JPS61239345A (ja) | I/oシミユレ−タ | |
JPH06214819A (ja) | 情報処理装置及びこの装置の評価システムならびに評価方法 | |
JP2005353020A (ja) | コンピュータプログラムのシミュレーション方式 | |
JPS6349851A (ja) | シミユレ−シヨンシステム | |
JPS61239335A (ja) | I/oシミユレ−タ | |
JPS61239344A (ja) | I/oシミユレ−タ | |
JP3085730B2 (ja) | 複合cpuシステムの並列シミュレーション方式 | |
JP2533489B2 (ja) | シミユレ−シヨン方式 | |
JPH07253909A (ja) | マイクロプログラム検証方法 | |
JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 | |
Goldberg et al. | The PRIM System: An alternative architecture for emulator development and use | |
JP2808757B2 (ja) | デバッグ用マイクロプロセッサ | |
Kosowska et al. | Implementing the Bus Protocol of a Microprocessor in a Software-Defined Computer | |
JPH07121405A (ja) | シミュレーション方式 | |
JP2001236247A (ja) | ソフトウェアシミュレータおよびシミュレーション処理方法 | |
JPH02308342A (ja) | シミュレート・デバッガの構築方法 | |
JPH0576660B2 (ja) | ||
JPH1040133A (ja) | ソフトウェアシミュレータ |