JPH10187494A

JPH10187494A - シミュレーション装置

Info

Publication number: JPH10187494A
Application number: JP8358784A
Authority: JP
Inventors: Mikio Shiyou; 幹夫尚
Original assignee: Oki Data Corp
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1996-12-27
Filing date: 1996-12-27
Publication date: 1998-07-21

Abstract

(57)【要約】【解決手段】新プログラムのソースファイル１４がコ
ンパイルされて、モデリングファイル３のＲＯＭモデル
５に格納されるとき、旧プログラムの実行用ファイルと
比較される。そして、その不変部分がホストシミュレー
ション依頼部１０において逆コンパイルされ、ホストＣ
ＰＵ用実行ファイル１３が生成される。ホストＣＰＵ１
は、既にシミュレーション済みの旧プログラム部分を高
速で処理する。一方、変更部分はシミュレータ本体２が
１ステップずつ実行する。【効果】既にシミュレーション済みの部分をホストＣ
ＰＵ１で高速処理するためシミュレーション時間が短縮
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ハードウェアとフ
ァームウェアによって構成されるターゲット装置をモデ
ル化して、同等の動作をコンピュータ上で検証するため
のシミュレーション装置に関する。

【０００２】

【従来の技術】今日、電化製品や事務機器、例えばファ
クシミリ装置や複写装置、プリンタ等各種の装置は、そ
れぞれファームウェアによりコンピュータ制御されて動
作する。こうした装置の設計段階では、装置が予定通り
正常に動作するかどうかをチェックするためにシミュレ
ーションが行われる。この場合には、ターゲット装置の
ハードウェアやファームウェアをモデル化して、同等の
動作をコンピュータ上で実現する。シミュレーション装
置は、システムクロック毎にモデル化したファイルの状
態を逐一記録しトレースするよう構成される。こうした
シミュレーションの結果はログファイルに記録され検証
される。

【０００３】

【発明が解決しようとする課題】ところで、上記のよう
な従来のシミュレーション装置には次のような解決すべ
き課題があった。例えば、既にシミュレーションを終了
した所定の実行用プログラムに対して一部変更を加えた
ような場合には、シミュレーション装置に新たにそのプ
ログラムを実行させる。この場合、シミュレーション装
置は再び初めから順番にシステムクロックの１クロック
毎にモデル化したファイルの状態を記録する処理を行
う。しかしながら、ごく一部の変更でもこのような全て
のシミュレーション処理を繰り返すようにすると、プロ
グラムの開発時間が著しく長くなるという問題があっ
た。

【０００４】

【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。〈構成１〉ターゲット装置をモデル化して、同等の動作
をコンピュータ上で検証するシミュレータ本体と、この
シミュレータ本体の動作を制御するホストコンピュータ
と、シミュレータ本体が旧プログラムによって既に実行
したシミュレーションの結果を格納したログファイル
と、旧プログラムの一部を変更した新プログラムをこの
シミュレータ本体に実行させるとき、両プログラムを比
較して、その変更部分と不変部分とを区別し、不変部分
のみについて、ホストコンピュータでそのプログラムを
実行する実行用プログラムを生成するとともに、この実
行用プログラム中に、変更部分の処理をシミュレータ本
体に渡す命令を含めるホストシミュレーション依頼部と
を備えたことを特徴とするシミュレーション装置。

【０００５】〈構成２〉構成１において、ホストシミュ
レーション依頼部は、シミュレータ本体の実行用プログ
ラムを逆コンパイルしてからホストコンピュータの実行
用プログラムにコンパイルすることを特徴とするシミュ
レーション装置。

【０００６】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。〈具体例〉図１は、本発明のシミュレーション装置具体
例ブロック図である。図の装置は、ホストＣＰＵ（ホス
トコンピュータ）１がシミュレータ本体２を制御してシ
ミュレーションを実行するように構成されている。シミ
ュレータ本体２は、ターゲット装置をモデル化してモデ
リングファイル３に格納し、ターゲット装置と同等の動
作をコンピュータ上で検証する機能を持つ。この構成そ
のものは従来品と同様である。モデリングファイル３に
は、シミュレートＣＰＵ４、ＲＯＭモデル５、ＤＲＡＭ
モデル６、周辺Ｉ／Ｏモデル７が設定されている。ま
た、ターゲット装置の各ハードウェアの端子に関する情
報を格納するために外部ピン定義ファイル８が設けられ
る。この他、シミュレーションの結果を格納するログフ
ァイル９がシミュレータ本体２に接続されている。

【０００７】一方、本発明においては、シミュレータ本
体２が実行するシミュレーションの一部をホストＣＰＵ
１が分担する。このために、ホストＣＰＵ１の実行用プ
ログラムを生成するホストシミュレーション依頼部１０
が設けられている。ホストシミュレーション依頼部１０
には、逆コンパイル処理部１１、逆コンパイル済みソー
スファイル１２及びホストＣＰＵ用実行ファイル１３が
設けられる。この発明の装置は、シミュレータ本体２が
旧プログラムによって既に実行したシミュレーションの
結果をログファイル９に格納しておくとともに、旧プロ
グラムの一部を変更した新プログラムをシミュレータ本
体２が実行する場合に、不変部分をホストＣＰＵ１が実
行するよう構成されている。

【０００８】このため、新プログラムのソースファイル
１４をコンパイルしてＲＯＭモデル５に格納する際に、
ホストシミュレーション依頼部１０は、新プログラムと
旧プログラムとを比較して、その変更部分と不変部分と
を区別する。不変部分については、逆コンパイル処理部
１１が逆コンパイル済みソースファイル１２を生成す
る。この逆コンパイル済みソースファイル１２を、ホス
トＣＰＵ１が実行できるホストＣＰＵ用実行ファイル１
３にコンパイルしてホストＣＰＵ１に供給するように構
成されている。なお、新プログラムと旧プログラムを比
較した場合の変更部分については、シミュレータ本体２
が従来通り１ステップずつ実行しログファイル９にその
結果を書き込む。以上が本発明の装置の構成及び動作の
概要である。以下、その動作等を詳細に説明する。

【０００９】図２は、本発明の装置の動作フローチャー
トである。この図のステップＳ１〜ステップＳ９までの
処理は従来通りの処理であって、ステップＳ１で全体を
初期化し、ステップＳ２で１クロックずつシステムクロ
ックを増加させ、ステップＳ４〜ステップＳ７で各モデ
ルの状態を１ステップずつ進ませて、ステップＳ８でそ
の結果をログファイルに書き込む。

【００１０】まず、ステップＳ１の初期化処理について
説明する。図１に示したように、モデリングファイル３
には、シミュレートＣＰＵ４の他に、ＲＯＭモデル５、
ＤＲＡＭモデル６、周辺Ｉ／Ｏモデル７が設けられる。
シミュレートＣＰＵ４は、ターゲット装置のＣＰＵ（中
央処理装置）をモデル化したものである。ＲＯＭモデル
５は、ファームウェアを保持するリード・オンリ・メモ
リをモデル化したものである。ＤＲＡＭモデル６は、タ
ーゲット装置のデータ読み書き自由なダイナミック・ラ
ンダム・アクセス・メモリをモデル化したものである。
周辺Ｉ／Ｏモデル７は、ターゲット装置の入出力回路を
モデル化したものである。初期段階では、外部ピン定義
ファイル８には何も書かれていない。図２のステップＳ
２における初期化処理で、シミュレータ本体２がモデリ
ングファイル３を参照し、各モジュールから外部に接続
する信号線の一覧を取り出す。

【００１１】図３には、ＲＯＭモデル５の外部ピン定義
の内容説明図を示す。例えば、ＲＯＭモデル５はアドレ
ス線がＡ０〜Ａ１５、データ線がＤ０〜Ｄ１５、チップ
セレクト線ＣＳ、リード線ＲＤを持つ。また、チップセ
レクト線ＣＳとリード線ＲＤがアクティブになってか
ら、データ線Ｄ０〜Ｄ１５の有効なデータを読み出せる
までの時間をアクセス時間とし、これを１５０ｎＳと定
義している。このようにＲＯＭモデルを定義すると次の
ようにその動作がシミュレートされる。

【００１２】図４には、ＲＯＭモデルのシミュレート動
作フローチャートを示す。まず、初めにステップＳ１に
おいて、チップセレクト線ＣＳがアクティブかどうかが
判断される。更に、ステップＳ２において、リード線Ｒ
Ｄがアクティブかどうかが判断される。いずれもアクテ
ィブであれば、アドレス線Ａ０〜Ａ１５の内容に変化が
あったかどうかがステップＳ３において判断される。変
化がなければ初めて正常な読み出しが可能となる。

【００１３】一方、チップセレクト線ＣＳやリード線Ｒ
Ｄのいずれかがアクティブでない場合にはＲＯＭモデル
は動作しないから、ステップＳ４において、ｔＳＴＡＲ
Ｔを初期値ｔに設定する。このｔは、現在時刻である。
そして、ステップＳ５において、データの読み出せない
ハイインピーダンス状態にして処理を元に戻す。また、
ステップＳ３において、アドレス線Ａ０〜Ａ１５に何ら
かの変化があった場合には、特定のアドレスからのデー
タ読み出しが不可能なためステップＳ６に進み、ｔＳＴ
ＡＲＴをｔに初期化してステップＳ７に進み、データ不
定出力という状態にする。

【００１４】正常に読み出しが可能な場合にはステップ
Ｓ３からステップＳ８に進み、現在時刻ｔからアクセス
開始時刻ｔＳＴＡＲＴを差し引いた時間が所定のアクセ
ス時間ｔＡＣＣ以下かどうかを判断する。このｔＡＣＣ
は、図３に示したアクセス時間１５０ｎＳである。従っ
て、このアクセス時間以上経過して初めてステップＳ９
に進み、データ出力を得る。このアクセス時間を経過し
ていない場合にはステップＳ７に進み、データ不定出力
とする。この結果、外部ピン定義ファイルに定義された
アクセス時間を満たすと、ＲＯＭモデルから該当するア
ドレスに格納された１個のデータが出力されるというシ
ミュレーションができる。他のモデルについても同様の
処理によってシミュレーションが実行される。

【００１５】図５は、ＲＯＭモデルの外部ピン信号のタ
イムチャートである。上記のようなシミュレーションを
行った場合の各信号レベルは、この図に示すようにして
変換する。横軸は時間をｎＳ（ナノ秒）で示したもので
ある。（ａ）は、３０ｎＳの周期で供給されるシステム
クロックを示す。（ｂ）は、図に示す３０ｎＳのタイミ
ングでアクティブになり、２７０ｎＳのタイミングで無
効になるチップセレクト線ＣＳのレベルを示す。（ｃ）
は、６０ｎＳでアクティブになり、２７０ｎＳで無効に
なるリード信号線ＲＤの信号レベルを示す。（ｄ）はデ
ータ線Ｄ０〜Ｄ１５の内容で、９０ｎＳから２４０ｎＳ
まで不定データ、２４０ｎＳ〜２７０ｎＳまでの間読み
出されるデータを示す。このようにＲＯＭモデルが動作
することから、これをシミュレーションすると、次に示
すような結果が得られる。

【００１６】図６には、ＲＯＭモデルのログファイル内
容説明図を示す。図の最も左側の欄は、３０ｎＳ毎に時
間を表示した欄である。その右側の欄はチップセレクト
線ＣＳのレベルを示す。更に、その右側の欄はリード信
号線ＲＤのレベルを示す。そして、最も右側の欄がデー
タＤ０〜Ｄ１５の状態を示す。図１に示すシミュレータ
本体２がシミュレーションを実行する場合には、１クロ
ック毎に各部の状態を図６に示すような形式のログファ
イルに記録していく。この内容は図５のタイムチャート
と一致する。

【００１７】再び図２に戻って、このフローチャートの
具体的な説明を行う。ステップＳ１の初期化処理は既に
説明した通りである。ステップＳ２では、まず１クロッ
クを増加させる処理である。そして、ステップＳ３でホ
ストＣＰＵのオブジェクトかどうかを判断する。シミュ
レータ本体２（図１）の実行すべきプログラムの場合に
はステップＳ４に移り、シミュレートＣＰＵ４を読み出
し実行させる。ステップＳ５ではＲＯＭモデルを読み出
し、ステップＳ６ではＤＲＡＭモデルを読み出す。ステ
ップＳ７では、Ｉ／Ｏモデルを呼び出して、これらの各
モデルが実行した結果をステップＳ８でログファイルに
書き込む。ステップＳ９では、ログが終了したかどうか
を判断し、別の処理があれば再びステップＳ２に戻って
クロックを増加させる。

【００１８】ここで、上記のように、図１に示したシミ
ュレータ本体２の処理は１クロック分ずつ行われるが、
このような動作の結果が予めわかっていれば、例えばＲ
ＯＭモデルに入力するデータやアドレスを指定し、直ち
にその出力や信号レベルを予測してシミュレーション結
果を得ることは容易である。従って、既に実行された旧
プログラムによるシミュレーション結果を利用し、その
一部を変更した新プログラムを用いてシミュレーション
を実行する場合、新たに変更された部分を除き、別のコ
ンピュータを用いた高速処理が可能となる。この別のコ
ンピュータとしてシミュレータ本体２を制御するホスト
ＣＰＵ１を利用する。

【００１９】図２のステップＳ３では、こうしてプログ
ラムの各ステップが、ホストＣＰＵのオブジェクトか通
常通りのシミュレータ本体２により実行されるかを判断
する。ホストＣＰＵのオブジェクトの場合にはステップ
Ｓ１０に進み、ホストＣＰＵにおいて該当する実行ファ
イルを実行する。なお、その中に旧プログラムでは実行
していない変更部分がある場合には、処理がシミュレー
タ本体２の側に返される。こうした動作のためのプログ
ラム生成手段を具体的に図解したのが図７である。

【００２０】図７と図８には、本発明によるプログラム
ファイル生成手順説明図を示す。例えば、図に示したよ
うに、既に旧プログラムの実行ファイル１６がシミュレ
ータ本体２によって実行され、所定のログファイルが生
成されているとする。このとき、その一部を変更した新
プログラムのソースファイル１４が用意された。新プロ
グラムのソースファイル１４は、図１に示すＲＯＭモデ
ル５に格納される際に実行用プログラムにコンパイルさ
れる。その結果、図７に示す新プログラムの実行ファイ
ル１５が生成されて、旧プログラムの実行ファイル１６
と、図１に示すホストシミュレーション依頼部１０によ
って比較処理される。

【００２１】ここで、両者は図に示す不一致部分１７を
除き同一である。そこで、図１に示す逆コンパイル処理
部１１は、その共通部分について逆コンパイル処理を行
い、ソースファイル１８を生成する。更に、図１に示す
ホストシミュレーション依頼部１０は逆コンパイル済み
のソースファイル１２に対しＢＲＥＡＫＭＡＣＲＯと記
述したトラップ１９を挿入する。このトラップ１９は、
ホストコンピュータがこのプログラムを実行中、一旦処
理を停止し、その処理をシミュレータ本体２に渡す命令
である。

【００２２】即ち、旧プログラムと新プログラムの変更
部分にある「ＭＯＶＥ．ＬＤ２，Ｄ１」を検出し、こ
の命令が含まれる関数「ｆｕｎｃＢ（）」をリストアッ
プする。次に、先の処理で検出された「ｆｕｎｃ
Ｂ（）」を逆コンパイル処理で生成されたソースファイ
ルから削除し、シミュレートＣＰＵモデルによってシミ
ュレーションさせるためのソフトウェア割り込みＢＲＥ
ＡＫＭＡＣＲＯを埋め込み、逆コンパイル済みソースフ
ァイルを生成する。上記トラップ１９はソフトウェア割
り込みを実行させるためのマクロ命令である。そして、
最後に、図７に示すように、逆コンパイル済みソースフ
ァイル１２をホストＣＰＵ用実行ファイル１３にコンパ
イルして準備を終わる。なお、一旦逆コンパイルしなけ
ればならないのは、一般に、シミュレータ本体とホスト
ＣＰＵとが例えば全く異なるＯＳにより動作するからで
ある。

【００２３】図９と図１０に、本発明の装置の具体的な
動作説明図を示す。図に示すように、図の左側にはホス
トＣＰＵ１の処理を示し、真ん中にはイベントキュー２
０を示し、右端にはシミュレータ本体２の処理を示す。
これは、上記のように説明した要領で作成された新たな
シミュレーションプログラムが実行されていく過程を示
している。まず、ステップＳ１において、ホストＣＰＵ
は、ｆｕｎｃＡを実行する。この部分の処理は図１に示
したシミュレートＣＰＵ４が実行すべき処理であるが、
既に実行されたシミュレーションによってログファイル
９の中にその結果が書き込まれていることから、ホスト
ＣＰＵ１が一挙に高速処理を行う。従って、この部分の
処理を終えると、図２に示したフローチャートのステッ
プＳ２において、クロックが一挙に相当するステップだ
け増加される。

【００２４】次に、ステップＳ２において、ホストＣＰ
Ｕ１がメモリリードを実行する。ここでは、イベントキ
ュー２０にメモリリードという処理が設定され、シミュ
レータ本体２のＲＯＭモデルに対する読み出し処理が実
行される。そして、その処理結果がログファイルに書き
込まれる。イベントキュー２０に設定されたデータ出力
というイベントでは、ＤＲＡＭモデルからデータが読み
込まれ、ホストＣＰＵ１の側に送り込まれる。その結果
もログファイルに書き込まれる。これらの処理も旧プロ
グラムで実行されており、ログファイルに格納されてい
るから、ホストＣＰＵは入出力に関係の無い中間的な処
理をパスしてステップを進めることができる。次のステ
ップＳ３では、残りのｆｕｎｃＡがホストＣＰＵ１にお
いて実行され、続いてｆｕｎｃＢが実行に進む。このよ
うに、既に処理済みのログファイルを参照すれば、ホス
トＣＰＵ１において高速処理される。

【００２５】ここで、ｆｕｎｃＢにソフトウェア割り込
みＣＰＵＥＭＵＬＡＴＥが存在すると、シミュレータ本
体２のシミュレートＣＰＵに処理が移される。イベント
キュー２０を参照してわかるように、ここでは命令リー
ドと命令出力あるいはその他の各種の命令が実行され
る。シミュレータ本体２は、その都度従来と同様の手順
でシミュレートＣＰＵ４、ＲＯＭモデル５、ＤＲＡＭモ
デル６、Ｉ／Ｏモデル７等を１クロック分ずつ１ステッ
プずつ動作させ、その状態をログファイルに書き込んで
いく。

【００２６】図９に移り、ステップＳ５では、ホストＣ
ＰＵ１のｆｕｎｃＢという処理が終了し、ｆｕｎｃＣと
いう処理に移る。ここでもメモリライトという処理がス
テップＳ６に含まれる。そこで、再びホストＣＰＵ１は
シミュレータ本体２のＲＯＭモデルやＤＲＡＭモデル等
を操作してメモリライト処理やデータ書き込み処理を高
速で実行し、ログをログファイルに書き込む。そして、
最後にステップＳ７において、ホストＣＰＵのｆｕｎｃ
Ｃの処理を終了してシミュレーションを終える。なお、
更にシミュレーション処理が続く場合には他の処理へ移
る。

【００２７】上記のような処理において、ホストＣＰＵ
１の側で実行されるｆｕｎｃＡやｆｕｎｃＣの場合に
は、既に実行された旧プログラムと内容が同一であるた
め、そのシミュレーション結果が正確に予測できる。こ
のためホストＣＰＵは、例えばＤＲＡＭのモデルのアク
セスを実行するとした場合に、アクセス時間が１００ｎ
Ｓとすると、１００ｎＳを越えた３０ｎＳ×４＝１２０
ｎＳの時間だけ一気に処理を進めて次に進む。従って、
この部分の処理をシミュレータ本体２が１クロックずつ
やり直す場合に比べて十分に早くシミュレーションを実
行できる。即ち、予めＲＯＭモデルやＤＲＡＭモデル、
Ｉ／Ｏモデル等の各モデルの動作がわかっているため、
その入力信号に対応する動作や出力信号を予測して、数
ステップ以上飛び越して処理を進めることができるか
ら、ホストＣＰＵ１が肩代りした分だけ全体としてシミ
ュレーションのための時間が短縮化され、高速になる。

【００２８】

【発明の効果】以上のように、既に過去にシミュレーシ
ョンを実行したログファイルを作成しておき、新たにシ
ミュレーションを実行する場合には、旧プログラムと新
プログラムとを比較して共通部分をホストコンピュータ
に実行させ、不一致部分をシミュレータ本体が実行する
ため、全てをシミュレータ本体が実行する場合に比べて
シミュレーション時間が短縮できる。従って、ターゲッ
ト装置のファームウェアを少しずつ変更しながら繰り返
しシミュレーションして、その内容を検証していく場合
に結果の出力が早く、能率と生産性の向上が図られる。

【００２９】また、ホストシミュレーション依頼部に逆
コンパイル部を設けたので、シミュレータ本体と異なる
ＯＳ（オペレーティング・システム）で動作するような
ホストＣＰＵに、同一のプログラムを実行させることが
できる。そして、そのプログラム中にシミュレータ本体
に渡す命令を書き込むようにすれば効率良く、自動的に
不一致部分のシミュレーションが可能となる。

【図面の簡単な説明】

【図１】本発明のシミュレーション装置具体例を示すブ
ロック図である。

【図２】本発明の装置の動作フローチャートである。

【図３】外部ピン定義ファイルの内容説明図である。

【図４】ＲＯＭモデルの動作フローチャートである。

【図５】ＲＯＭモデルの外部ピン信号のタイムチャート
である。

【図６】ＲＯＭモデルのログファイル内容説明図であ
る。

【図７】本発明によるプログラムファイル生成手順説明
図（その１）である。

【図８】本発明によるプログラムファイル生成手順説明
図（その２）である。

【図９】本発明の装置の具体的な動作説明図（その１）
である。

【図１０】本発明の装置の具体的な動作説明図（その
２）である。

【符号の説明】

１ホストＣＰＵ２シミュレータ本体３モデリングファイル９ログファイル１０ホストシミュレーション依頼部１４新プログラムのソースファイル

Claims

【特許請求の範囲】

【請求項１】ターゲット装置をモデル化して、同等の
動作をコンピュータ上で検証するシミュレータ本体と、このシミュレータ本体の動作を制御するホストコンピュ
ータと、シミュレータ本体が旧プログラムによって既に実行した
シミュレーションの結果を格納したログファイルと、旧プログラムの一部を変更した新プログラムをこのシミ
ュレータ本体に実行させるとき、両プログラムを比較し
て、その変更部分と不変部分とを区別し、不変部分のみ
について、ホストコンピュータでそのプログラムを実行
する実行用プログラムを生成するとともに、この実行用
プログラム中に、変更部分の処理をシミュレータ本体に
渡す命令を含めるホストシミュレーション依頼部とを備
えたことを特徴とするシミュレーション装置。
【請求項２】請求項１において、ホストシミュレーション依頼部は、シミュレータ本体の実行用プログラムを逆コンパイルし
てからホストコンピュータの実行用プログラムにコンパ
イルすることを特徴とするシミュレーション装置。