JP2000259445A - ソフトウェア/ハードウェア協調シミュレーション方法 - Google Patents

ソフトウェア/ハードウェア協調シミュレーション方法

Info

Publication number
JP2000259445A
JP2000259445A JP11058248A JP5824899A JP2000259445A JP 2000259445 A JP2000259445 A JP 2000259445A JP 11058248 A JP11058248 A JP 11058248A JP 5824899 A JP5824899 A JP 5824899A JP 2000259445 A JP2000259445 A JP 2000259445A
Authority
JP
Japan
Prior art keywords
hardware
software
simulation
simulator
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11058248A
Other languages
English (en)
Inventor
Chinatsu Ikeda
千夏 池田
Koji Tomimitsu
康治 冨満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11058248A priority Critical patent/JP2000259445A/ja
Publication of JP2000259445A publication Critical patent/JP2000259445A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 高速かつ正確にシミュレーションを行う。 【解決手段】 CPU以外のハードウェアはハードウェ
ア記述言語を用いてシミュレーションを行い、ハードウ
ェアを直接制御するソフトウェアはCPUシミュレータ
を用いてシミュレーションを行い、ハードウェアを直接
制御しないソフトウェアはホストネイティブでシミュレ
ーションを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、周辺のハードウェ
アをシミュレーションしてハードウェアを検証するハー
ドウェア開発環境と、主にCPU部分のハードをシミュ
レーションしてソフトウェアを検証するソフトウェア開
発環境をリンクして、ソフトウェアとハードウェアの両
者を並行して開発を進める協調シミュレーション方法に
関する。
【0002】
【従来の技術】近年のCPUを内部に持つLSI(AS
IC)の開発期間の短縮に伴い、ハードウェア実行デバ
イス製造以前のシステム設計段階でのハードウェアとそ
のハードウェアで動作するソフトウェアを含む機能検証
が要求されている。
【0003】このため、周辺のハードウェアをシミュレ
ーションしてハードウェアを検証するハードウェア開発
環境と、主にCPU(以下、ターゲットCPUという)
部分のハードをシミュレーションしてソフトウェアを検
証するソフトウェア開発環境をリンクして、ソフトウェ
アとハードウェアの両者を並行して開発を進める協調シ
ミュレーションを行う方法が提案されている。
【0004】ハードウェア開発環境では、主に周辺のハ
ードウェアを、HDL(Hardware Descr
iption Language)を用いてシミュレー
ションしてシステム動作の検証を行っており、ソフトウ
ェア開発環境では、ターゲットCPU用に開発されたソ
フトウェア(以下、ターゲットプログラムという)をコ
ンパイルし、ターゲットCPU用のオブジェクトコード
をシミュレータのメモリモデルに与えてシミュレーショ
ンしてターゲットプログラムの検証を行っている。
【0005】ソフトウェア開発環境でのシミュレーショ
ン方法には、HDLを用いて擬似的にターゲットCPU
のCPUモデルを作成し、ターゲットプログラム(ター
ゲットCPU用のソースプログラム)をコンパイルして
ターゲットCPU用のオブジェクトコードを生成し、タ
ーゲットCPUの命令セットでシミュレーションを行う
方法がある。このHDLを用いた方法では、ターゲット
CPUのハードそのものを再現するので正確にシミュレ
ーションを行うことができるが、クロック単位までシミ
ュレーションを行うのでシミュレーションに非常に時間
がかかるという特徴がある。
【0006】また、ソフトウェア開発環境でのシミュレ
ーション方法には、ターゲットCPUの命令レベルのC
PUモデルをC言語で作成し、ターゲットプログラムを
コンパイルしてターゲットCPU用のオブジェクトコー
ドを生成し、ターゲットCPUの命令セットでシミュレ
ーションを行う方法がある。この方法は、クロック単位
までシミュレーションしていないので、シミュレーショ
ンがやや不正確ではあるが、前述のHDLを用いる方法
よりは、シミュレーション時間が高速である。
【0007】このような命令レベルでシミュレーション
を行う方法を用いたものに特開平6−250874号公
報、特開平6−324883号公報に記載の発明があ
る。これらは、いずれもCPU以外の周辺デバイスの動
作に係る部分のみ、ハードウェアの論理シミュレーショ
ンで実行し、その他のソフトウェア部分をホストCPU
上でCPUモデルを用いてシミュレーションしている。
【0008】図4は、従来の命令レベルでシミュレーシ
ョンを行う方法を概略的に示したものであり、ターゲッ
トプログラムをすべて命令レベルのシミュレータである
ISS(Instruction Set Simul
ator)上で実行する構成を示している。ターゲット
プログラムには、アプリケーション、デバイスドライ
バ、OSが含まれる。
【0009】CPUを内部に持つLSIのシミュレーシ
ョンを行う際、ターゲットプログラムは、すべてターゲ
ットCPU向けにコンパイルし、ISSを介してホスト
上で実行し、他のハードウェア部分は従来の論理シミュ
レータを用いる方法が採られている。CPUのみアクセ
スするメモリは、ISS側にローカルに持たせている。
【0010】さらに、ソフトウェア開発環境でのシミュ
レーション方法には、CPUモデルを使用しないで、タ
ーゲットプログラムをコンパイルしてホストCPU用の
オブジェクトコードを生成し、直接ホストCPUの命令
セットでシミュレーションを行う方法がある。この方法
は、シミュレーションが非常に高速ではあるが、クロッ
クレベルまでシミュレーションできないことはもちろ
ん、ハードウェアに依存する部分、インタフェース部分
をシミュレーションできないので、シミュレーションが
不正確である。
【0011】このような直接ホストCPUの命令セット
でシミュレーションを行う方法を用いたものに特開平1
0−260865号公報に記載の発明がある。この発明
は、CPU以外の周辺デバイスの動作に係る部分のみ、
ハードウェアの論理シミュレーションで実行し、その他
のソフトウェア部分をホストCPU上でシミュレーショ
ンして高速化を図っている。
【0012】
【発明が解決しようとする課題】従来は、シミュレーシ
ョンを高速で行うためには、ターゲットプログラムの実
行を、ISSを用いて行うか、シミュレータを実行する
ホストマシンネイティブな環境で行うかのどちらかであ
った。前者の場合は、LSI(ASIC)に載せるCP
Uモデルの上で実行するために、実際に近い環境でター
ゲットプログラムの開発を行うことができ、対象とする
CPUの命令レベルのデバッグの可能となるが、エミュ
レートしているISS上でターゲットプログラムを実行
するために、速度的にはHDLを用いて実行する場合よ
りは優れているが、プロセッサネイティブな環境で実行
する場合に比べると劣るという問題があった。
【0013】一方、後者の場合は、ターゲットプログラ
ムの実行をホストマシンネイティブな環境で行うので、
高速ではあるが、CPU固有の問題をシミュレートでき
ないという問題があった。
【0014】本発明の目的は、高速かつ正確なシミュレ
ーションを実現するソフトウェア/ハードウェア協調シ
ミュレーション方法を提供することにある。
【0015】
【課題を解決するための手段】本発明のソフトウェア/
ハードウェア協調シミュレーション方法は、CPU以外
のハードウェアはハードウェア記述言語を用いてシミュ
レーションを行い、ハードウェアを直接制御するソフト
ウェアはCPUシミュレータを用いてシミュレーション
を行い、ハードウェアを直接制御しないソフトウェアは
ホストネイティブでシミュレーションを行うことを特徴
とする。
【0016】また、前記CPUのみアクセスするメモリ
は、前記CPUシミュレータ側にローカルに持つことを
特徴とする。
【0017】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0018】図1は、本発明のソフトウェア/ハードウ
ェア協調シミュレーション方法を説明する図である。
【0019】図1に示すハードウェア開発環境2では、
ターゲットCPU以外の部分のLSI(ASIC)をシ
ミュレーションして検証し、ソフトウェア開発環境1で
は、ターゲットCPU部分のハードを、命令レベルのC
PUのシミュレータであるISS(Instructi
on Set Simulator)でシミュレーショ
ンしてソフトウェアを検証する。このISSは、一般的
にはC言語で記述されており、RTL記述に比べてシミ
ュレーション時間は数10〜100倍程度速い。
【0020】ASIC−ISSインタフェース4は、C
PUシミュレータであるISSとLSI(ASIC)と
をインタフェースしており、ISSは、ASIC−IS
Sインタフェース4を介してASICから割り込み命令
等を受け取る。ターゲットプログラム3には、アプリケ
ーション、デバイスドライバ、OSが含まれる。
【0021】また、CPUのみアクセスするメモリは、
ハードウェア記述で持たせるのではなく、ローカルに持
たせることによりメモリアクセスの高速化を図ってい
る。ターゲットCPUのみアクセスするメモリがハード
ウェアにあると、ハードウェアのクロック単位のシミュ
レーションに影響されて処理に時間がかかってしまうた
めに、ソフトウェア環境に擬似的にメモリを持たせてい
る。
【0022】協調シミュレーション環境として、ターゲ
ットCPU以外のハードウェアは、RTL記述で論理シ
ミュレータを用い、ターゲットCPUは、ISSを用
い、ISSのシミュレータ、デバッガを用いる。
【0023】ここで、ターゲットCPUで実行するプロ
グラムのうち、ハードウェアを直接操作する部分である
OSやデバイスドライバ等は、ターゲットCPU向けに
コンパイルし、ISSを介してホスト上で実行し、ハー
ドウェアとは無関係に実行されるアプリケーションは、
ハードウェア依存がないことからシミュレーション精度
が要求されないので、ホストマシンネイティブでコンパ
イルし、ホスト上で実行する。
【0024】具体的に説明すると、OSやデバイスドラ
イバ等のターゲットプログラム(ターゲットCPU用の
例えばC言語で記述されたソースプログラム)を、ター
ゲットCPUのコンパイラでコンパイルして、ターゲッ
トCPU用のオブジェクトコードを生成し、ハードウェ
アとは無関係に実行されるアプリケーション(例えば、
メールソフト)を、ホストCPUのコンパイラでコンパ
イルして、ホストCPU用のオブジェクトコードを生成
する。
【0025】ターゲットCPU用のオブジェクトコード
とホストCPU用のオブジェクトコードをリンクすると
きに、ISSで走らせるコードのアドレスを出力させ、
ISSは、オブジェクトを実行するときに、コードのア
ドレスによって、実行環境をISSとホストCPUとに
区別する。
【0026】上述のように、本発明は、ハードウェアを
直接制御しないターゲットプログラムを、ホストCPU
のオブジェクトコードへコンパイルした後にホストCP
U上で直接実行するので、(アプリケーション、デバイ
スドライバ、OS等の)全てのプログラムを、ISSを
介して実行する場合に比べて、高速にシミュレーション
を行うことができる。
【0027】また、ハードウェアを直接制御するターゲ
ットプログラムをISSを介して実行するので、ターゲ
ットプログラムのすべてをホストマシンネイティブな環
境で実行する場合に比べて、ハードウェアに依存する事
象も忠実にシミュレーションを行うことができる。
【0028】図2は、本発明のソフトウェア構成を説明
する図である。ホストマシンネイティブでコンパイル、
実行した場合には、ターゲットCPUの命令レベルでの
シミュレーションは不可能となるため、この差異を埋め
るアプリケーションの処理時間補正部をアプリケーショ
ンとホストマシンネイティブな環境との間に実装してい
る。このアプリケーションの処理時間補正部では、ホス
トマシンネイティブな環境を用いた場合とターゲットC
PUの命令セットを使った場合の処理時間の差などを統
計的手法により求め、アプリケーションの処理時間の補
正を行うものである。
【0029】図3は、ハードウェアを直接制御しないア
プリケーションが電子メールソフトである場合の協調シ
ミュレーションを説明する図である。
【0030】図3に示すように、パケットをイーサネッ
トから受信してメモリへ格納し、受信したことを割り込
みで通知するハードウェア部分は、RTL記述で論理シ
ミュレータを用いてシミュレーションを行う。
【0031】ハードウェアの格納方式からTCP/IP
モジュールの格納方式に変換してTCP/IPモジュー
ルを起動するデバイスドライバ部分は、ISSを介して
実行し、シミュレーションを行い、ヘッダを解釈して電
子メールソフトを実行する。ハードウェアに依存しない
部分は、ホストCPU上で直接実行してシミュレーショ
ンを行う。
【0032】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0033】図4は、本発明の一実施例の構成を示すブ
ロック図である。本実施例の協調シミュレーション方式
は、ソフトウェアシミュレータ10と、ハードウェア論
理シミュレータ11と、データ送受信、実行シミュレー
タの切り替え、全体のクロックの管理を行うシミュレー
タ管理手段12とから構成される。
【0034】また、ソフトウェアシミュレータ10は、
実行するプログラム13のプログラムカウンタを比較
し、プログラムの実行環境をホストマシンにするか、命
令レベルシミュレータにするかを判断するプログラムカ
ウンタ比較手段14と、この比較手段14の結果によっ
て、実行環境を切り替える命令実行環境切り替え手段1
5と、命令レベルシミュレータ16と、命令レベルシミ
ュレータ16を介さない場合に実行時間の補正を行う実
行時間補正手段17と、命令実行手段18と、ハードウ
ェア論理シミュレータ11とデータをやり取りするデー
タ転送手段19およびデータ受信手段20とから構成さ
れる。
【0035】また、ハードウェア論理シミュレータ11
は、ソフトウェアシミュレータ10とデータをやり取り
するデータ転送手段20およびデータ受信手段21と、
命令実行手段23とから構成される。
【0036】図5は、本発明において、実行オブジェク
トおよびプログラムカウンタ比較手段を作成する手順の
一例である。
【0037】デバッグ対象となるソフトウェアはコンパ
イルし、OS等とともにリンクして、メモリに格納する
実行オブジェクトを作成する。このコンパイル、リンク
時にオブジェクトコードのアドレス情報と処理内容の対
応表を作成する。その後、この対応表より処理内容によ
って、アドレス情報と命令実行環境(命令レベルシミュ
レータ環境で実行するべき命令:ターゲットCPUで実
際に動作した時の実行タイミングまで正確にシミュレー
ションするべき命令(例えば、ハードウェア直接制御命
令)、(ホストCPUで)直接命令を実行する環境で実
行するべき命令:ターゲットCPUでの実動作タイミン
グを考慮する必要のない命令(例えば、ハードウェアを
直接制御しない命令))とのマッピングを行い命令実行
環境を記述した対応表を完成する。プログラムカウンタ
比較手段においては、この対応表を用いる。
【0038】次に、図4を用いて、本実施例の動作を説
明する。まず、プログラムの実行を開始する。プログラ
ムカウンタ比較手段14において、プログラムカウンタ
値から命令実行環境を読み出す。プログラムカウンタ値
がハードウェア論理シミュレータ11へのアクセスを示
している場合には、データ転送手段19を介してデータ
をハードウェア論理シミュレータ11へ送信する。ハー
ドウェア論理シミュレータ11では、データ受信手段2
1でデータを受信することをトリガとして、命令実行を
行う。
【0039】また、プログラムカウンタ比較手段14に
おいて、プログラムカウンタ値がCPU内部での実行を
示しており、かつ、命令レベルシミュレータで実行する
べき命令であることを示している場合、その命令は命令
レベルシミュレータに渡され、内部で処理される。
【0040】また、プログラムカウンタ比較手段14に
おいて、プログラムカウンタ値がCPU内部での実行を
示しており、かつ、直接命令実行環境で実行するべき命
令であることを示している場合、まず、実行時間補正手
段17に渡され、NOP命令を補正時間分だけ挿入され
たのち、命令実行手段18で命令を実行する。
【0041】以上、本発明の一実施例を述べてきたが、
直接ホストマシンで実行するソフトウェアと命令レベル
シミュレータ上で実行するプログラムの分類として、例
えば、命令レベルシミュレータ上では周辺デバイスを直
接制御や読み書きするデバイスドライバ、OSなどが考
えられる。
【0042】
【発明の効果】以上説明したように、本発明は、CPU
を内部に持つLSIのシミュレーションを行う際、ソフ
トウェアの実行環境をハードウェアに近い部分はISS
を用い、CPU上で走るアプリケーションはホストマシ
ンネイティブな環境を用いることによって、高速なシミ
ュレーションを行うことができる。
【0043】また、ハードウェアとのインタフェース部
はISSを用いているため、ソフトウェアすべてをホス
トマシンネイティブな環境で実行するのに比べて、ハー
ドウェアに依存する事象も忠実にシミュレートすること
ができる。
【図面の簡単な説明】
【図1】本発明のソフトウェア/ハードウェア協調シミ
ュレーション方法を説明する図である。
【図2】本発明のソフトウェア構成を説明する図であ
る。
【図3】アプリケーションが電子メールソフトである場
合の協調シミュレーションを説明する図である。
【図4】本発明の一実施例の構成を示すブロック図であ
る。
【図5】実行オブジェクトおよびプログラムカウンタ比
較手段を作成する手順の一例を示す図である。
【図6】従来の協調シミュレーション方法を説明する図
である。
【符号の説明】
1 ソフトウェア開発環境 2 ハードウェア開発環境 3 ターゲットプログラム 4 ASIC−ISSインタフェース 10 ソフトウェアシミュレータ 11 ハードウェア論理シミュレータ 12 シミュレータ管理手段 13 実行プログラム 14 プログラムカウンタ比較手段 15 命令実行環境切り替え手段 16 命令レベルシミュレータ 17 実行時間補正手段 18,23 命令実行手段 19,22 データ転送手段 20,21 データ受信手段

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】ハードウェアを直接制御するソフトウェア
    はCPUの命令セットを用いたシミュレータを用いてシ
    ミュレーションを行い、ハードウェアを直接制御しない
    ソフトウェアはホストネイティブでシミュレーションを
    行うことを特徴とするシミュレーション方法。
  2. 【請求項2】前記CPUのみアクセスするメモリを、前
    記シミュレータ側にローカルに持つことを特徴とする請
    求項1に記載のシミュレーション方法。
  3. 【請求項3】前記シミュレータにインストラクション・
    セット・シミュレータを用いることを特徴とする請求項
    1または2に記載のシミュレーション方法。
  4. 【請求項4】前記ハードウェアを直接制御するソフトウ
    ェアには、デバイスドライバ、OSを含むことを特徴と
    する請求項1〜3のいずれかに記載のシミュレーション
    方法。
  5. 【請求項5】CPU以外のハードウェアはハードウェア
    記述言語を用いてシミュレーションを行い、ハードウェ
    アを直接制御するソフトウェアはCPUの命令セットを
    用いたシミュレータを用いてシミュレーションを行い、
    ハードウェアを直接制御しないソフトウェアはホストネ
    イティブでシミュレーションを行うことを特徴とするソ
    フトウェア/ハードウェア協調シミュレーション方法。
  6. 【請求項6】前記CPUのみアクセスするメモリを、前
    記シミュレータ側にローカルに持つことを特徴とする請
    求項5に記載のソフトウェア/ハードウェア協調シミュ
    レーション方法。
  7. 【請求項7】前記シミュレータにインストラクション・
    セット・シミュレータを用いることを特徴とする請求項
    5または6に記載のソフトウェア/ハードウェア協調シ
    ミュレーション方法。
  8. 【請求項8】前記ハードウェアを直接制御するソフトウ
    ェアには、デバイスドライバ、OSを含むことを特徴と
    する請求項5〜7のいずれかに記載のソフトウェア/ハ
    ードウェア協調シミュレーション方法。
  9. 【請求項9】ソフトウェアシミュレータを含む論理シミ
    ュレーション装置であって、実行プログラムが実行され
    る際のプログラムアドレスに対応して実行プログラムの
    命令コードの実行環境情報を記憶する手段と、プログラ
    ムカウンタの示すプログラムアドレスから命令コードの
    実行環境情報を前記記憶手段より読み出して当該命令コ
    ードの実行環境を切り替える手段とを有することを特徴
    とする論理シミュレーション装置。
  10. 【請求項10】ソフトウェアシミュレータを含む論理シ
    ミュレーション方法であって、実行プログラムが実行さ
    れる際のプログラムアドレスに対応して実行プログラム
    の命令コードの実行環境情報を記憶手段に記憶し、プロ
    グラムカウンタの示すプログラムアドレスから命令コー
    ドの実行環境情報を前記記憶手段より読み出して当該命
    令コードの実行環境を切り替えることを特徴とする論理
    シミュレーション方法。
JP11058248A 1999-03-05 1999-03-05 ソフトウェア/ハードウェア協調シミュレーション方法 Pending JP2000259445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11058248A JP2000259445A (ja) 1999-03-05 1999-03-05 ソフトウェア/ハードウェア協調シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11058248A JP2000259445A (ja) 1999-03-05 1999-03-05 ソフトウェア/ハードウェア協調シミュレーション方法

Publications (1)

Publication Number Publication Date
JP2000259445A true JP2000259445A (ja) 2000-09-22

Family

ID=13078834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11058248A Pending JP2000259445A (ja) 1999-03-05 1999-03-05 ソフトウェア/ハードウェア協調シミュレーション方法

Country Status (1)

Country Link
JP (1) JP2000259445A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155690B2 (en) 2003-01-31 2006-12-26 Seiko Epson Corporation Method for co-verifying hardware and software for a semiconductor device
US7366650B2 (en) 2001-04-12 2008-04-29 Arm Limited Software and hardware simulation
JP2008287308A (ja) * 2007-05-15 2008-11-27 Toshiba Corp ブリッジプログラム、ブリッジ方法、シミュレータ
JP2009157684A (ja) * 2007-12-27 2009-07-16 Toshiba Solutions Corp 仮想化プログラム、シミュレーション装置、仮想化方法
JP2010102496A (ja) * 2008-10-23 2010-05-06 Mitsubishi Electric Corp システムシミュレーション装置
CN104460646A (zh) * 2013-09-18 2015-03-25 帝斯贝思数字信号处理和控制工程有限公司 用于对虚拟控制器进行实时测试的测试装置
JP2015170081A (ja) * 2014-03-06 2015-09-28 三菱電機株式会社 シミュレーション装置及びシミュレーションプログラム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366650B2 (en) 2001-04-12 2008-04-29 Arm Limited Software and hardware simulation
US7155690B2 (en) 2003-01-31 2006-12-26 Seiko Epson Corporation Method for co-verifying hardware and software for a semiconductor device
JP2008287308A (ja) * 2007-05-15 2008-11-27 Toshiba Corp ブリッジプログラム、ブリッジ方法、シミュレータ
JP2009157684A (ja) * 2007-12-27 2009-07-16 Toshiba Solutions Corp 仮想化プログラム、シミュレーション装置、仮想化方法
JP2010102496A (ja) * 2008-10-23 2010-05-06 Mitsubishi Electric Corp システムシミュレーション装置
CN104460646A (zh) * 2013-09-18 2015-03-25 帝斯贝思数字信号处理和控制工程有限公司 用于对虚拟控制器进行实时测试的测试装置
JP2015060600A (ja) * 2013-09-18 2015-03-30 ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングdspace digital signal processing and control engineering GmbH 仮想制御装置をリアルタイムテストするためのテスト装置
US9836384B2 (en) 2013-09-18 2017-12-05 Dspace Digital Signal Processing And Control Engineering Gmbh Testing device for real-time testing of a virtual control unit
CN104460646B (zh) * 2013-09-18 2018-11-20 帝斯贝思数字信号处理和控制工程有限公司 用于对虚拟控制器进行实时测试的测试装置
JP2015170081A (ja) * 2014-03-06 2015-09-28 三菱電機株式会社 シミュレーション装置及びシミュレーションプログラム

Similar Documents

Publication Publication Date Title
Ryzhyk et al. Automatic device driver synthesis with Termite
US9552448B2 (en) Method and apparatus for electronic system model generation
US8359561B2 (en) Equivalence verification between transaction level models and RTL at the example to processors
US20100286976A1 (en) Systems and Methods for Logic Verification
US7647583B2 (en) Method and apparatus for emulating a hardware/software system using a computer
US20080184193A1 (en) System and method for developing embedded software in-situ
CN105701298A (zh) 基于PowerPC SoC架构的仿真平台设计方法
Yeh et al. A fast cycle-accurate instruction set simulator based on QEMU and SystemC for SoC development
US7437282B2 (en) Method and apparatus to provide alternative stimulus to signals internal to a model actively running on a logic simulation hardware emulator
JP2006048525A (ja) シミュレーション方法
US11513818B1 (en) Method, product, and system for integrating a hardware accelerator with an extensible processor
US6810373B1 (en) Method and apparatus for modeling using a hardware-software co-verification environment
JP2008140405A (ja) 電子回路と制御プログラムとのコバリデーション方法
Garavel et al. Verification of an industrial SystemC/TLM model using LOTOS and CADP
JP2000259445A (ja) ソフトウェア/ハードウェア協調シミュレーション方法
US20040015887A1 (en) Simulation method, simulation system and simulation program for software and hardware
US20050229170A1 (en) Optimized system-level simulation
Bacivarov et al. Timed HW-SW cosimulation using native execution of OS and application SW
JPH10312315A (ja) ソフトウェア/ハードウェア協調シミュレーション方式
JP2006023852A (ja) ソフトウェア検証モデル生成方法
JP4271072B2 (ja) ソフトウェア検証モデル生成方法
US20050144586A1 (en) Automated generation method of hardware/software interface for SIP development
Fummi et al. ISS-centric modular HW/SW co-simulation
US20050228628A1 (en) System-level simulation of interconnected devices
JP2004013227A (ja) シミュレーション装置並びにシミュレーションモデル生成プログラム