JPS60164848A - モデリング動作の方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複雑々回路およびシステムの開発・テストに
用いる複雑な大規模集積回路（Ｌ８Ｉ）または超大規模
集積回路（ＶＬＳＩ）装置の動作のモデリングに関する
。より詳細にいうと、本発明は、プログラムコントロー
ルによって命令’ｋＷ行することのできる装＊、？ｒ−
含む複雑なディジタル回路およびシステムの論理シミュ
レーションおよび論理テストに関するものでるって、本
発明においてにＬＳＩ　またはＶＬＳＩ　装置の動作特
性４また正確にシミュレートされなければならない。％
に、本発明は、特願昭５９−９１１６２に開示されてい
るように、ハードウェアライブラリ素子會基礎としｒ論
理シミュレーションモデルの一発に付随する問題の解決
手段に関するものである。

〔＠明の背景〕

装置の論理シミュレーションモデルに、通常動作状態に
るる装置の論理動作およびタイミング動作を正確に模擬
する診断ツールでるる。このようなモデルの目的は、ぞ
の装置を含む演算ディジタルシステムの論理およびタイ
ミングの両方ともが正しいことを確かめることでるる。

論理シミュレ・−ジョンモデルでは、内部動作および内
部構造は、シミュートされる実際の装置のそれらと同様
である必要はない。ただ１つの前提条件は、外部からＩ
察される動作が実際の装置と等しいことである。

従来の論理シュミレーションモデルはソフトウェアで実
現された。これに対して、本発明は、ライブラリ素子金
基礎とした論理シュミレーションモデルの開発に関する
もので、ライブラリ素子は実際のハードウェア装置でる
り、それはまたハードウェアとソフトウェアの組合せに
よって他のライブラリ素子と相互作用する。

ソフトウェア論理シュミレーションモデルには２つの型
がめる。すなわち構造モデルと動作モデルでめる。構造
モデルは、装置の実際の内部論理構造を模窄し、それに
より観察できる機能的動作が生じる。動作モデルは、た
だ単に外部の論理動作およびタイミング動作？模擬する
にすぎない。

複雑々装置のソフトウェアモデル社数多くの欠点？もっ
ている。第１に、それらは、つくるのに比較的費用と時
間が多くがかる。また、正確なモデルを設計するには、
装置の仕様全収集して完全に理解しなければならない。

このことは重大な制約となってきた。なぜなら、装置の
製造者は一般的にこのような詳ａを明らがりこしたがら
ないからでるる。さらに、装置のモｆｌＪングのために
必要な仕様は、典型的にｔま、装置の普通のユーザに適
するもの、【９ずつと詳細なものである。

サラに、ソフトウェアシミュレーションモデルは、装置
機能全シミュレートするのに必要な計算量のために、速
度が遅く々る。典型的には、外部の部品上シミュレート
するのに必要な計算の量は、複雑な装置それ自身をシき
ユレートするのに必要な計算の量に較べれば無視できる
程のものである。

事実、ソフトウエアシュミレーションモデルは、しばし
ば、ｆりまり遅いので実際の使用にたえないことがめる
。

これまで、複維な回路の動作をシミュレートするのに利
用できる手段はほとんどなかった。さらに、本発明者に
よって、基準素子として現物のすなわち物理的のサンプ
ル全周いるときには、スタティック回路装置と回路的に
組合わせてダイナミック１１路装置會シミユレートする
ことは困難であることが判明している。ダイナミック回
路は、狭い変化範囲内のクロック速厩で動作するように
制約されている。本発明においてに、シミュレータに、
物理的サンプルとしてダイナミック素子またはスタティ
ック集子葡用いることができ、これらの素子は、リセッ
ト信号またｉＩＪセット命令シーケンスを使用して、初
期状態そうでなければ既知の状態にリセットされうる。

スタティック素子ロクロツクエッジで全ての入力を同期
させる訳ではないので、入力信号の値のどの時点の変化
も、素子の出力に対して潜在的な効果？有することにな
る。結局、スタティック回路素子の入力動作変化の全て
の経歴は通常めまりにも長く、そ扛會、限られたサイズ
のメモリに記憶し、適当な時間内に基準素子シミュレー
ションモデルに４夕ることＦｉ冥際に適さない。

〔発明の概要〕 本発明によれば、モデリックされるべき物理的ダイナミ
ック回路素子、モデリングされるべき物理的スタティッ
ク−路素子、および、これらの物理的素子の動作シーケ
ンスを少なくとも制御する装置の組合せ會含む回路シス
テムシミュレーションモデルにおいて、これらの素子會
働かせる方法でろって、各回路素子に供給されるべき非
ストローブ入力信号からストロープ入力儒号を分離する
こと、および、お互いにかつ非メトロープ入力遷移に関
連したストローブ入力遷移の順序を保持することを含み
、その保存は、各物理回路素子に入カバターンのシーケ
ンスを供給する時、互いに関連した非ストローブ入力遷
移の順序會無視しながら行なうという方法が提供される
。

ここで、ストローブ入力は、その変化時、基準素子の記
憶状態の変化をひき起すものカらどんな入力でもよく、
また非ストローブ入力は、何らかの周波数で何回か変化
１〜初期値に戻った時、基準素子が仕様に従がって動作
している限り、どんな他の入力の値にも拘わらず、゛そ
の基準素子の内部記憶状態に何らの影響葡及ぼさないも
のならどんな入力でもよい。

どん、な基準素子についても、全ての入力ピンは、スト
ローブピンまたは非ストローブピンのいずれかとしで、
指定されうる。特に、蟻クロック“ピンおよび全ての◆
ライトコネーブル（書込可能）＃ピンは常にストローブ
ビンである。他方、クロック動作２人カマルチブレクサ
＜−ｈとえばモ）Ｈ−ラ１０］７３）のデータ入力は非
ストローブピンでるる。

ｌ実施例においては、模型化されている装置の物理的サ
ンプル、たとえば、ある種のマイクロプロセッサ回路（
ＡＭ２９０１）のようガスタテイックディジタル回路が
、シミュレートされるべきディジタルシステムに関連し
て用いられ、そのシステムは、それの環境でシミュレー
トされるべき他のディジタル回路【含んでいる。ここで
基準素子と呼ばれた物理的サンプルは、パーソナリティ
モジュールとして指定された素子會介してシミュレーシ
ョンジグとして指定された素子に結合される。

パーソナリティモジュールの目的は、特定の基準素子を
特定のシミュレーションジグにインタフェースするため
の電気的および物理的構成音提供することでるる。この
シミュレーションジグは、論理シミュレータとして指定
されたコンピュータコントロールシステムに結合され、
それによって適当な入力信号が得られ、ユーザがそのモ
デルがソフトウェアモデルでるるかハードウェアモデル
でるるか上知る必要がないような態様で出力信号ｔサン
プルすることが可能となる。

特定の実施例において、入カバターンシーケンス中の２
つめ連続パターンがストローブ入力遷移を示すために記
憶されている。第１のパターンはストローブ遷移のｉ［
＃における全ての非ストローブ入力の最終値を示し、第
２のパターンは特に基準素子へのストローブ遷移上提供
するためのものでめる。

本発明は、添付図面を参照した次の詳細な説明によって
よりいっそう理解されるでるろう。

〔冥施例〕

本発明全十分に理解するためには、本発明の方法葡用い
ることのできるシミュレーションシステムの動作全力え
るのが便利でめる。次に本発明の方法が一例として説明
される。

第１図に参照１“ると、メインバス１６に接続さｔ′Ｌ
だ汎用中央処理装置（ＣＰＵ）１　Ｂ　’Ｉｆ有し、汎
用デイジタルコンビ二一タとして形成され得るシミュレ
ーションシステム１０が示されている。シミュレーショ
ンシステム１０には、さらに、メインバス１ｂに接続さ
れた記憶装＠２０および入出力装＆（４１０）２２が含
まれていてもよい。制御端末装置ＩＬ２４および大容量
記憶装置ｔ（マスメモリ）２６は、入出力装置２２ケ介
してメインバス１６に接続されている。完全にソフトウ
ェアをベースにしたシミュレーションでは他にハードウ
ェア全必要としないのに対し、本発明においては、第１
のシミュレーションジグ（ＤＳＪ＋）１２　および／ま
たは第２のシミュレーションジグ（ＤＳＪｓ　）　１４
會メインバス１６に接続することができる。シミュレー
ションジグ１２および１４の機能に第３図に関連して説
明される。

第２図全参照すると、シミュレーションシステム１０の
ソフトウェアの、記憶装＠２０のメモリマツプ２８にお
ける編成態様が概略的に示されている。メモリスペース
が記憶装ｆ１１２０においてコンピュータシステムの制
御プログラム３０のために予約されている。システムシ
ミュレーションプログラム３２が、記憶装ｆｆｔ２０に
おいてオブジェクト拳コードとして記憶されている。記
憶装＄２０には、さらに、シミュレーションジグ１２お
よび１４のデスクリプタ３６および３Ｂに対するポイン
タ３４も記憶されている。システムシミュレーションプ
ログラム用の作業データ値を含むシ建ユレータデータベ
ース４０も記憶装ｆｌｔ２０内にオンラインで記憶され
ている。記憶装ｆｌ１２０ｉ″！また大容量記憶装置２
６からのシミュレーションジグラムによって要求されゐ
ようなデータケ記憶するのにも用いられる。

入カバターン全１人カバターンレジスタ５２ｔ−介して
、第３図に示されているような基準素子４２として知ら
れた装置に与える九めに動作するシミュレーションジグ
１２の動作全力える。（大部分の制＃値号ａは不必要な
複雑化を避けるために示されていない。制御機能は、現
在の記載からでも最初の設針者の技術に１って笑現でき
るものでるる。）予め選択可能な形状、りｐツク速贋お
よび相対的な位相関係ｖＩ？有する少々くとも１つのク
ロック慣号が、り四ツク５Ｂに１ってクロックライン５
Ｔ　、５９および６１に介して、パーソナリティモジュ
ール４６．入カバターンレジスタ５２および出力レジス
タ６４に与えられる。パーソナリティモジュール４６は
特注のインタフェース装置でろって、汎用シミュレーシ
ョンジグ１２４Ｃ対して信号レベル整合および適切なソ
ケットを提供するものでるる。シミュレーションジグ１
２は動作して一組の入力信号を基準素子４２にクロック
５６に同期して与えるが、その入力信号は入カバターン
記憶装＠ＳＯに記憶された値を表わし、その入カバター
ン記憶装＠５０ｄ上記−組の定義された入力信号パター
ン全部を論理シーケンスで含んでいる。入カバターン配
憶装置ｓｎｕ、逐次アクセスまたはランダムアクセスメ
モリ装置でろって、メモリ素子の型に適合させて選択し
た制御ライｙおよびボートに備えている。

谷クロック周期またはクロックエツジに対応した固定時
刻で、シミニレ−ジョンジグ１２０入カバターンレジス
タ５２か動作して、それが定義された入力信号パターン
に応答して買時間環境で動作しているかの如く、出力信
号を売主する。しかし、連続し九全ての使用可能ガ入力
信号パターンが基準素子４２に与えられるまで、出力信
号は、□データ回復素子すなわち出力レジスタ６４によ
って無視される。最後の入゛力傭号パターンが基準素子
４２に与えられると、クロック信号の印加が中止される
。基準素子４２のどの出力の最大指定遅延よりも大きい
時間が続く。すると上記出力信号値がサンプリングされ
、出力レジスタ６４に記憶される。その後、シミュレー
ションジグ１２がバスバッファおよびバスコントローラ
１５およびメインバス１６會介し７て接続されているシ
ミュレータシステム１０（第１図）ｔま、基準素子４２
の各出力の状態全検査する。これらの状態は出力レジス
タ６４の値によって明示される。次にシミュレータ１０
は、シミュレータデータベース４０のシミュレートされ
た出力音スケジュールして、対応する入力変１Ｌの後固
有の遅延時間で変化させる。

各出力に対するこの指定された遅延時間は、変化゛ｒる
出力の同一性およびその変化？起こす入力の同一性の関
数である。それは、製造者によって特定される最小遅延
と最大遅延の間で任意の値に設定でき、基準素子４２に
対応する装置を規定することによって特定されるパラメ
ータでｌ＞る。（経験的には、最大遅延時間は、と９か
かっている設計の大部分のタイミングエラー全開らかに
するために選ばれる） 第３図には、本発明の方法に従って、第２のパーンナリ
テイモジュール４８にて動作する基準素子４４としての
代表的な回路が示されている。基準素子４４は、一般的
に内部メモＩＪ　ｉ含み、イ、の中に内部動作の結果が
記憶される。このメモリは、たびたびクリアされ、リセ
ットされ又は、内容が変更される。

本発明によれば、ストａ−ブおよび非ストローブ信号遷
移（ｓｔｒｏｖｅ　ａｎｄ　ｎｏｎａｔｒｏｂｅ　ｗｉ
ｇｎａｌ　ｔｒａｎｓｉｔｉｏｎｓ　）に関連したスト
ローブ信号遷移の順序を保存しながら非ストローブ入力
信号からストローブ入力信号を分離することによりシミ
ュレーションシステム中のロジックシミュレータ１０（
第１図）によって、基準素子４４が使用可能となる。ス
トローブ入力信号と非ストローブ信号の両方が、入カバ
ターンレジスタ５４（第３図）？介して基準素子４４に
加オられる。

単一のスタティックまたにダイナミック回路素子を基準
素子４４として用いて、本発明によるモデリングしたシ
ステムにおいて、いくつかの同郷な素子會モデリングで
きる。基準素子４４は、各回路について一度、動作させ
られる。結果としての信号値は、出力レジスタ６６に記
憶され、結局シミュレーションタスクにてメモ！７２Ｇ
（ＭＩＩＶおよび第２−）に転送される。

本発明によれば、シミュレータシステム１ｏに、非スト
ローブ入力信号の遷移が起る毎に、シーケンスの蛾Ｍパ
ターン忙変更して全てのストローブおよび非ストローブ
入力の全ての現在値を含ませるようにし、初期設定の時
゛からの全シーケーンを与えて基１１１素子の状態ｔ１
復するようにし、出力ｔｔサンプリングて非ストローブ
入力遷移に応答して起り変化を検知するようにし、シミ
ュレータされたシステムで起るどの出力遷移の発生も予
定し、そして次の非ストローブまたはストローブ遷移の
発生を待り。この変更ステップによって、パターンシー
ケンス長が減少するが、それは、他の非ストローブ入力
遷移に関連した非ストローブ入力遷移のタイミングを保
存するために何のパターンも記憶されていないからでる
る。

ストローフ遷移に応答して、シミュレータシステム１０
は、シーケンス中の前の最終の入カバターンを変更する
ので、それは、現在の非ストローブ入力値と一致し、次
にシーケンス中の新パターンを加える。新パターンでに
、非ストローブ入力と同様にストローブ入力信号の３Ａ
在値も同様に記憶される。更に、第２のパターンが、次
のストローブ遷移が起るまで変更された非ストローブ遷
移を蓄積するために用いられるべきシーケンスに加えら
れる。

本発明に、特定の実施例について説明された。

しかし、他の実施例も当業者Ｖｃ鉱明らかで６ろう。

それ故、本発明は、特許請求の範囲に限定されるもので
はない。

【図面の簡単な説明】

１１４１図は、シミュレーションモデリング装置ヲ備エ
タシミュレーションシステムのプｐツク図である。 第２図は、コンピュータ制御シミュレーションシステム
のメモリマツプを示す図である。 第３図は、本発明によって動作するシミュレージョンジ
グのブロック図である。 １０−−・・シミュレーションシステム、１６ゆ・・・
メインバス、１２・＠惨・シミュＬ／−ショ／ジグ、２
８・・・ｅメモリマツプ、４２．４４・・・・基準素子
、５０・・・・入カバターン記憶装［，５２，５４−・
・・入カバターンレジスタ、６０，６２・・・ｅ高イン
ピーダンスデュータ、６４．６６・・・・出力レジスタ
。 特許出願人　ヴアリツド・ロジック・システムズ・イン
コーホレーテッド 代理人　山川政樹（ほか２名） ２３− ３０１− ω　寸　０（Ｏの ＾−ｒＱ　神　１１

Claims (1)

1. 【特許請求の範囲】 （１）テイジタル回路システムの動作をシミュレートす
   る装ｆｌｌＶｉＬおいて、該ディジタル回路システム中
   のディジタル集子の動作のモデリック方法でろって、 動作の基準素子として前記ディジタル集子の物理的サン
   プルを用いるステップと； 非ストローブ入力ｇｉ号からストローブ入力信号を分離
   するステップと； 所望のメモリサイズ會減少させるために前記ストローブ
   入力信号間およびストローブ入力信号−非ストローブ入
   力信号間のタイミングを保持すると同時に、前記基準素
   子に供給されるべき関連の入カバターンＯａｓを保持す
   る保持ステン、プとを含むモデリング方法。 （２、特許請求の範囲第１項記載の方法でろって、前記
   モデリング動作ハ１．初期設定の時点から前記基−１−
   ＾へ 単素子に記憶されたパターンのシーケンスを与λること
   全含み、前記保持ステップは、 各非ストローブ入力信号遷移に応答して、前記記憶パタ
   ーンの最後のもの會変釘して、全てのストローブ入力信
   号および全ての非ストローブ入力信号の現在値ｔｉａ’
   ませること； 全てのストローブ入力信号遷移に応答して、前記記憶パ
   ターンの最後の１つｔ変更して全てのストローブ入力信
   号と全ての非ストローブ入力信号を含ませること； 前記シーケンスの前記最後のパターンの後に第２のパタ
   ーンを付は加え、その第２のパターンは前記ストローブ
   入力信号と前記非ストローブ入力信号の全ての現在値を
   含むこと； および前記シークくスの前記最後のパターンに第３のパ
   ターン？付は加え、その第３のパターンは、次のストロ
   ーブ入力遷移が起るまで変更された非ストローブ入力信
   号を蓄積するために用いられることを含んでおり、前記
   保持ステップは、ストローブ入力信号遷移が起る毎に繰
   り返される方ｒ　−２− 法。 （３）特許請求の範囲第１項記載の方法でろって、前記
   ストロー−ブ入力信号供給ステップはディジタル回路の
   ストローブ伯゛号線を活性化することを含む方法。 （４）特許請求の範囲第１．ＴＪ記載の方法であって、
   お互いにかつ非ストローブ入力信号に関連した前記スト
   ローブ入力信号遷移のシーケーンの順序を保持すること
   ケ含む方法。 （５）特許請求の範囲第４項記載の方法であって、前記
   保持ステップは、各非ストローブ入力信号遷移に応答し
   て前記記憶パターンの最後のもの？変更して全てのスト
   ローブ入力信号と全ての非ストローブ入力信号の全ての
   現在値ケ含ませること、全てのストローブ入力信号遷移
   に応答して前記記憶パターンの最後のものを変更して全
   てのストローブ入力信号と全ての非ストローブ入力信号
   ？含ませること、前記シーケンスの前記最後のノくター
   ンの後に第２のパターンを付け７ＩＯえ、その第２のノ
   くターフは、前記ストローブ入力信号と前記非ストロー
   ブ信号の全ての現在値金倉むこと、前記シーケンスの前
   記最後のパターンに第３のノ（ターンを付け７１１１え
   、千〇第４　°　゛　その第３の）（ターンは、次のス
   トローブ入力遷移が起るまで変更さｔた非ストローブ入
   力信号を蓄積するために用いられることを含み、前記保
   持ステップはストローブ入力信号遷移が起る毎に繰９返
   される方法。 （６）特許請求の範囲第４項記載の方法でるって、前記
   ディジタル素子はスタティック回路素子でめる方法。 （７）特許請求の範囲第４項記載の方法でろって、前記
   ディジタル素子はダイナミック回路素子でるる方法。 （８）ディジタル回路システムの動作音シばユレートす
   るための装置において、該ディジタル回路中のディジタ
   ル素子の動作のモデリング方法でろって、該ディジタル
   素子の物理的サンプルが動作基準素子として用いられ、
   前記方法は、 非ストローブ入力信号からストローブ入力信号音分離す
   ることニ ストローブ入力信号ケ前記ディジタル素子に供給するＣ
   と１ ４１号の予定された遷移に一致したディジタルパターン
   のシーケンスとしての非誠トロープ入力信号ケ前記ディ
   ジタル素子に供給する供給ステップと； 前記ディジタル素子の状態に無関係の所定の遷移で前記
   パターンシーケンスの供給を止めること；前記所定の遷
   移の後に前記ディジタル素子の出ンシステムがそのサン
   プリングされた出力信号に応答できるようにするサンプ
   リング・ステップと；前記所定の遷移で、前記ディジタ
   ル素子の出力応答會表わすパターンとして前記サンプリ
   ングされた出力信号を記憶する記憶ステップとｖ含むモ
   デリング方法。 （９）特許請求の範囲第８項記載の方法でるって、前記
   記憶ステップは、前記パターンの現在の最後のものに対
   応した記憶位置に入力信号ｆｆ［ｋ記憶することな含む
   方法。 （３０）ｑ＃−許請求の範囲第８項記載の方法でろって
   、前記供給ステップは、前記シミュレーシ１ンシステム
   を動作させることに付随した遷移率とけ異なった遷移率
   で起る方法。 （１１）特許請求の範囲第８項記載の方法でろって、前
   記サンプリングステップは、全ての出力信号の変化に対
   して特定された最大の遅延よｐも太きガ遅延の後でＩｔ
   ｆｆｌ［ｌ：出力信号荀サンプリングすることｔ含む方
   法。 （１２、特許請求の範囲８８項記載の方法でしって、前
   記ディジタル素子は時分割された入出力端子を有し、前
   記方法は、その入出力端子の状態”會完全に検知する方
   法。　“ （１３）特許請求の範囲第８項記載の方法でるって、前
   記ディジタル索子ｉズ□タナイック回路素子でるる方法
   。 （１４）特許請求の範囲第８項記載の方法でるって、前
   記ディジタル素子はダイナミック回路素子＋める方法。 （１５）！許請求の範囲第８項記載の方法で６つで、前
   記供給ステップに先立ち、メモリ装置に入力信号の前記
   シーケンス全事前記憶するステップを含む方法。 （１６）特許請求の範囲第１５項記載の方法であって、
   入力ストロープ信号の前記シーケンスの繰り返しセグメ
   ンＩｆ単一セグメントとして事前記憶するステップを含
   む方法。 （１７〕ディジタル回路システムの動作をシミュレート
   する装置において、そのディジタル回路システム中のデ
   ィジタル素子の動作のモデリング装置であって、 基準素子としての前記ディジタル素子の物理的サンプル
   と； 非ストローブ入力信号からのストローブ入力信号を分離
   するための、前記物理的サンプルに結合した装置と； 所望のメモリサイズ全減少させるために、前記ストロー
   ブ入力間およびストローブ入カー非ストローブ入力間の
   タイミングを保持すると同時に前記基準素子の入力の関
   連状態変化の経歴？保持する装置を含むモデリング装置
   。