JP2557128B2 - スキャン・フリップフロップの初期化方式 - Google Patents
スキャン・フリップフロップの初期化方式Info
- Publication number
- JP2557128B2 JP2557128B2 JP2139965A JP13996590A JP2557128B2 JP 2557128 B2 JP2557128 B2 JP 2557128B2 JP 2139965 A JP2139965 A JP 2139965A JP 13996590 A JP13996590 A JP 13996590A JP 2557128 B2 JP2557128 B2 JP 2557128B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- reset
- simulation
- logic circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔概 要〕 コンピュータで対象論理回路をシミュレーションさせ
る場合の対象論理回路の各ゲート及びスキャン・フリッ
プフロップの状態値を初期化するスキャン・フリップフ
ロップの初期化方式に関し、 シミュレーション・テーブルの各ゲート及びスキャン
・フリップフロップの状態値の初期化処理を高速化する
ことを目的とし、 対象論理回路の各ゲート及びスキャン・フリップフロ
ップ状態値が格納されるシミュレーション・テーブルを
備え、コンピュータで対象論理回路をシミュレーション
させる場合の対象論理回路のゲート及びスキャン・フリ
ップフロップの状態値を初期化するスキャン・フリップ
フロップの初期化方式において、リセット値テーブルを
設けて、対象論理回路の各ゲート及びスキャン・フリッ
プフロップの各テスト・パターンに共通の初期状態にお
ける状態値を登録し、シミュレーション開始時に、リセ
ット値テーブルに登録された各初期値を、シミュレーシ
ョン・テーブル内の対応する各ゲート及びスキャン・フ
リップフロップ領域に書き込むことにより初期化するよ
うに構成する。
る場合の対象論理回路の各ゲート及びスキャン・フリッ
プフロップの状態値を初期化するスキャン・フリップフ
ロップの初期化方式に関し、 シミュレーション・テーブルの各ゲート及びスキャン
・フリップフロップの状態値の初期化処理を高速化する
ことを目的とし、 対象論理回路の各ゲート及びスキャン・フリップフロ
ップ状態値が格納されるシミュレーション・テーブルを
備え、コンピュータで対象論理回路をシミュレーション
させる場合の対象論理回路のゲート及びスキャン・フリ
ップフロップの状態値を初期化するスキャン・フリップ
フロップの初期化方式において、リセット値テーブルを
設けて、対象論理回路の各ゲート及びスキャン・フリッ
プフロップの各テスト・パターンに共通の初期状態にお
ける状態値を登録し、シミュレーション開始時に、リセ
ット値テーブルに登録された各初期値を、シミュレーシ
ョン・テーブル内の対応する各ゲート及びスキャン・フ
リップフロップ領域に書き込むことにより初期化するよ
うに構成する。
本発明は、対象論理回路をコンピュータ上でシミュレ
ーションする論理シミュレーションにおいて、対象論理
回路の各ゲート及びスキャン・フリップフロップ（スキ
ャン機能付きのフリップフロップ、以下スキャンFFで示
す）の状態値を、初期化するスキャン・フリップフロッ
プの初期化方式に関する。
ーションする論理シミュレーションにおいて、対象論理
回路の各ゲート及びスキャン・フリップフロップ（スキ
ャン機能付きのフリップフロップ、以下スキャンFFで示
す）の状態値を、初期化するスキャン・フリップフロッ
プの初期化方式に関する。
近年の大型コンピュータにみられる論理回路の大規模
化、高集積化に伴い、論理回路の機能と信頼性に対する
検証が益々重要視されるようになってきた。
化、高集積化に伴い、論理回路の機能と信頼性に対する
検証が益々重要視されるようになってきた。
論理回路の検証は、対象論理回路をコンピュータ上で
シミュレーションする論理シミュレーションによって行
われるが、論理回路の大規模化、高集積化に伴って、論
理回路のテスト・パターン数も増加し、テスト・パター
ンの作成又はパターン検証の処理時間の高速化が要求さ
れるようになってきた。中でも、１テスト・パターンの
作成が終了する毎に、論理回路の初期状態を論理的にシ
ミュレーションするリセット・シミュレーションが行わ
れるが、テスト・パターン数が増大するのに伴って、こ
のリセット・シミュレーション処理に要する時間が問題
となってきた。
シミュレーションする論理シミュレーションによって行
われるが、論理回路の大規模化、高集積化に伴って、論
理回路のテスト・パターン数も増加し、テスト・パター
ンの作成又はパターン検証の処理時間の高速化が要求さ
れるようになってきた。中でも、１テスト・パターンの
作成が終了する毎に、論理回路の初期状態を論理的にシ
ミュレーションするリセット・シミュレーションが行わ
れるが、テスト・パターン数が増大するのに伴って、こ
のリセット・シミュレーション処理に要する時間が問題
となってきた。
論理回路を構成するフリップフロップは、その検証を
容易にするために、スキャン機能を持つように構成され
る。このスキャン機能付きフリップフロップ、すなわち
スキャンFFの動作には、大きく分けてクロック動作、リ
セット動作、スキャンイン動作及びスキャンアウト動作
の４種類の動作がある。
容易にするために、スキャン機能を持つように構成され
る。このスキャン機能付きフリップフロップ、すなわち
スキャンFFの動作には、大きく分けてクロック動作、リ
セット動作、スキャンイン動作及びスキャンアウト動作
の４種類の動作がある。
クロック動作では、クロックが入ると入力データをサ
ンプルし、クロックが閉じると、サンプルしたデータを
ホールドする動作がおこなわれる。
ンプルし、クロックが閉じると、サンプルしたデータを
ホールドする動作がおこなわれる。
リセット動作では、対象回路内の全フリップフロップ
にスキャン・アドレスを分配し、全フリップフロップを
非同期で同時にセット／リセットすることにより、その
内容を初期化する動作が行われる。このリセット動作
は、スキャンイン動作の前に必ず必要な前動作である。
にスキャン・アドレスを分配し、全フリップフロップを
非同期で同時にセット／リセットすることにより、その
内容を初期化する動作が行われる。このリセット動作
は、スキャンイン動作の前に必ず必要な前動作である。
スキャンイン動作では、スキャン・アドレスにより選
ばれた任意の１つのフリップフロップの内容を、リセッ
ト動作時と逆の値にする動作が行われる。
ばれた任意の１つのフリップフロップの内容を、リセッ
ト動作時と逆の値にする動作が行われる。
スキャンアウト動作では、スキャン・アドレスにより
選ばれた任意の１つのフリップフロップの内容を、専用
のスキャンアウト線を介して読み出す動作が行われる。
選ばれた任意の１つのフリップフロップの内容を、専用
のスキャンアウト線を介して読み出す動作が行われる。
次に第３図〜第５図を参照して、従来のスキャンFFの
リセット・シミュレーション方式について説明する。第
３図はシミュレーションの対象となる論理回路の１例の
構成及びシミュレーション・テーブルの説明図であり、
第４図はスキャンFFの１例についての詳細な構成の説明
図であり、第５図はスキャンFFを動作タイミング・チャ
ートを示したものである。
リセット・シミュレーション方式について説明する。第
３図はシミュレーションの対象となる論理回路の１例の
構成及びシミュレーション・テーブルの説明図であり、
第４図はスキャンFFの１例についての詳細な構成の説明
図であり、第５図はスキャンFFを動作タイミング・チャ
ートを示したものである。
第３図（ａ）において、21〜24は論理回路を構成する
論理素子であり、31〜35はスキャンFFである。各スキャ
ンFF31〜35は、詳細には第４図に示すようにな構成のも
のであるが、第３図（ａ）にはゲートとして、データの
入出力ゲートだけが示されている。
論理素子であり、31〜35はスキャンFFである。各スキャ
ンFF31〜35は、詳細には第４図に示すようにな構成のも
のであるが、第３図（ａ）にはゲートとして、データの
入出力ゲートだけが示されている。
CLKはクロックが入力される端子であり、PIN1はスキ
ャンFF34のデータ入力端子であり、PIN2はスキャンFF35
のデータ入力端子であり、PIN3は論理素子22の出力端子
である。これらの入出力端子は、スキャンFF34、35の入
力ゲート及び論理素子22の出力ゲートにそれぞれ接続す
る。
ャンFF34のデータ入力端子であり、PIN2はスキャンFF35
のデータ入力端子であり、PIN3は論理素子22の出力端子
である。これらの入出力端子は、スキャンFF34、35の入
力ゲート及び論理素子22の出力ゲートにそれぞれ接続す
る。
この構成において、各論理素子21〜24の機能試験を行
うときは、スキャンFF31〜35に対し、その初期値と異な
る所定のテスト・パターン作成用のデータをスキャンイ
ン（SCAN−IN）すなわち書込みをする。
うときは、スキャンFF31〜35に対し、その初期値と異な
る所定のテスト・パターン作成用のデータをスキャンイ
ン（SCAN−IN）すなわち書込みをする。
次いで、CLK端子よりクロックCLOCKを１回入力して各
論理素子21〜24に前段の各スキャンFFの値を入力して演
算を行わせた後、各スキャンFF31〜35の内容をスキャン
アウト（SCAN−OUT）すなわち読出しを行うことにより
テスト・パターンが作成される。
論理素子21〜24に前段の各スキャンFFの値を入力して演
算を行わせた後、各スキャンFF31〜35の内容をスキャン
アウト（SCAN−OUT）すなわち読出しを行うことにより
テスト・パターンが作成される。
この作成されたテスト・パターンを検証することによ
り、各論理素子の機能を検証することができる。
り、各論理素子の機能を検証することができる。
例えば、論理素子21の機能試験をする場合には、スキ
ャンFF31〜32に所定のテスト・パターン作成用のデータ
をスキャンインしてから、CLK端子よりクロックCLOCKを
１回入力する。
ャンFF31〜32に所定のテスト・パターン作成用のデータ
をスキャンインしてから、CLK端子よりクロックCLOCKを
１回入力する。
これにより、スキャンFF31及び32にスキャンインされ
た値が論理素子21の入力ゲートに加えられ、論理素子21
の演算結果がスキャンFF33に入力される。
た値が論理素子21の入力ゲートに加えられ、論理素子21
の演算結果がスキャンFF33に入力される。
次いで、スキャンFF35の内容をスキャンアウトするこ
とにより、論理素子21の機能試験用のテスト・パターン
が作成される。この作成されたテスト・パターンを検証
することにより、論理素子21の機能を検証することがで
きる。
とにより、論理素子21の機能試験用のテスト・パターン
が作成される。この作成されたテスト・パターンを検証
することにより、論理素子21の機能を検証することがで
きる。
次のテスト・パターンを作成するときは、各スキャン
FF31〜35の内容を、所定の初期状態の値（初期値）にリ
セットする必要がある。
FF31〜35の内容を、所定の初期状態の値（初期値）にリ
セットする必要がある。
各スキャンFFをリセット（初期化）する場合は、対象
論理回路内の全スキャンFF31〜35にスキャン・アドレス
を分配し、全スキャンFFを非同期で同時にセット／リセ
ットすることにより、その内容を初期化する動作が行わ
れる。
論理回路内の全スキャンFF31〜35にスキャン・アドレス
を分配し、全スキャンFFを非同期で同時にセット／リセ
ットすることにより、その内容を初期化する動作が行わ
れる。
以上は、シミュレーション対象となる論理回路のスキ
ャンイン、スキャンアウト及びリセット時各動作を説明
したものであるが、この対象論理回路をコンピュータ上
で論理シミュレーションする場合は、第３図（ｂ）に示
すシミュレーション・テーブル40を用いて論理シミュレ
ーションが行われる。
ャンイン、スキャンアウト及びリセット時各動作を説明
したものであるが、この対象論理回路をコンピュータ上
で論理シミュレーションする場合は、第３図（ｂ）に示
すシミュレーション・テーブル40を用いて論理シミュレ
ーションが行われる。
シミュレーション・テーブル40は、対象論理回路の各
ゲート及びスキャンFFに対応する領域411〜41nを備えて
おり、各領域には、対応する各ゲート及びスキャンFF状
態値を含む各種の論理情報が格納され、一般に複数個存
在する。また各領域411〜41n内の状態値領域421〜42nに
は、対応する各ゲート及びスキャンFF状態値が格納され
る。領域411〜41nのその他の部分には、各ゲートやスキ
ャンFFの接続関係に関する情報を含めて対象論理回路を
表現する情報が格納される。
ゲート及びスキャンFFに対応する領域411〜41nを備えて
おり、各領域には、対応する各ゲート及びスキャンFF状
態値を含む各種の論理情報が格納され、一般に複数個存
在する。また各領域411〜41n内の状態値領域421〜42nに
は、対応する各ゲート及びスキャンFF状態値が格納され
る。領域411〜41nのその他の部分には、各ゲートやスキ
ャンFFの接続関係に関する情報を含めて対象論理回路を
表現する情報が格納される。
対象論理回路をコンピュータ上で論理シミュレーショ
ンする場合は、対象論理回路の各クロック動作、スキャ
ンイン動作、スキャンアウト動作及びリセット動作時に
おける各ゲート及びスキャンFFの状態値を、シミュレー
ション・テーブル40の各領域421〜42nに順番に書き込ん
でいくことにより行われる。
ンする場合は、対象論理回路の各クロック動作、スキャ
ンイン動作、スキャンアウト動作及びリセット動作時に
おける各ゲート及びスキャンFFの状態値を、シミュレー
ション・テーブル40の各領域421〜42nに順番に書き込ん
でいくことにより行われる。
次に第４図及び第５図を参照して、スキャンFFの詳細
な構成とその動作について説明する。なお、以下の説明
は、スキャンFF31の構成及び動作に関する説明である
が、その説明は他のスキャンFFにも共通するものであ
る。
な構成とその動作について説明する。なお、以下の説明
は、スキャンFF31の構成及び動作に関する説明である
が、その説明は他のスキャンFFにも共通するものであ
る。
第４図において、311〜316はNOA回路である。ただ
し、NOA回路311からは、正論理出力と負論理出力（小白
丸で示す）が発生され、NOA回路316からは、２個の負論
理出力が発生される。
し、NOA回路311からは、正論理出力と負論理出力（小白
丸で示す）が発生され、NOA回路316からは、２個の負論
理出力が発生される。
NOA回路311には、クロック（CLOCK）が入力される。N
OA回路312には、データ（DATA）及びNOA回路311の正論
理出力が入力される。NOA回路313には、NOA回路311の負
論理出力と、NOA回路315の出力と、NOA回路316の出力と
が入力される。
OA回路312には、データ（DATA）及びNOA回路311の正論
理出力が入力される。NOA回路313には、NOA回路311の負
論理出力と、NOA回路315の出力と、NOA回路316の出力と
が入力される。
一方、NOA回路314には、スキャン・アドレスSADRとNO
A回路316の出力とが入力され、その出力ゲートからは、
クロックCLOCK入力時のスキャンFFの状態値をホールド
したホールド状態信号（LSTATE）が出力される。
A回路316の出力とが入力され、その出力ゲートからは、
クロックCLOCK入力時のスキャンFFの状態値をホールド
したホールド状態信号（LSTATE）が出力される。
NOA回路315には、スキャン・アドレスSADRとスキャン
イン信号（SIN）とが入力される。NOA回路316には、リ
セット信号（RESET）とNOA回路312及び313の出力とが入
力され、その２個の出力ゲートからは、フリップフロッ
プの状態を表す状態信号（STATE）が出力されるが、そ
の一方の出力は、NOA回路314に入力される。
イン信号（SIN）とが入力される。NOA回路316には、リ
セット信号（RESET）とNOA回路312及び313の出力とが入
力され、その２個の出力ゲートからは、フリップフロッ
プの状態を表す状態信号（STATE）が出力されるが、そ
の一方の出力は、NOA回路314に入力される。
次に第４図の論理回路のクロック動作、リセット動作
及びスキャンイン動作を、第５図の動作タイミングチャ
ートを参照して説明する。
及びスキャンイン動作を、第５図の動作タイミングチャ
ートを参照して説明する。
（１） クロック動作 クロック動作時は通常のフリップフロップ動作が行わ
れる。クロック動作時は、第５図（ｂ）及び（ｄ）に示
すように、リセット信号RESETは負レベルであり、スキ
ャンイン信号SINは正レベルである。
れる。クロック動作時は、第５図（ｂ）及び（ｄ）に示
すように、リセット信号RESETは負レベルであり、スキ
ャンイン信号SINは正レベルである。
したがって、第５図の（ａ）に示す負レベルのクロッ
クCLOCKが入力されると、入力されたデータDATAは、NOA
回路311及び312によりサンプルされ、NOA回路316から
は、第５図（ｆ）に示すようにサンプルされたデータ
（状態信号STATE）が出力されることになる。
クCLOCKが入力されると、入力されたデータDATAは、NOA
回路311及び312によりサンプルされ、NOA回路316から
は、第５図（ｆ）に示すようにサンプルされたデータ
（状態信号STATE）が出力されることになる。
次いで、クロックCLOCKが閉じると、NOA回路313及び3
16によりサンプル時のスキャンFFのデータがホールドさ
れ、第５図（ｇ）に示すようにホールド状態信号LSTATE
が出力される。
16によりサンプル時のスキャンFFのデータがホールドさ
れ、第５図（ｇ）に示すようにホールド状態信号LSTATE
が出力される。
（２） リセット動作 リセット動作時は、クロック信号CLOCK及びスキャン
イン信号SINは、第５図（ａ）及び（ｄ）に示すように
正レベルである。また、スキャン・アドレス信号SADRも
負レベルである。
イン信号SINは、第５図（ａ）及び（ｄ）に示すように
正レベルである。また、スキャン・アドレス信号SADRも
負レベルである。
この状態において、第５図の（ａ）に示すように負レ
ベルのリセット信号RESETがNOA回路316に入力される
と、NOA回路316の出力する状態信号STATEは、第５図
（ｆ）に示すように正レベルから負レベルに変わる。
ベルのリセット信号RESETがNOA回路316に入力される
と、NOA回路316の出力する状態信号STATEは、第５図
（ｆ）に示すように正レベルから負レベルに変わる。
一方、NOA回路314の入力はいずれも負レベルであるの
で その出力するホールド状態信号LSTATEは、第５図
（ｅ）に示すように正レベルになる。
で その出力するホールド状態信号LSTATEは、第５図
（ｅ）に示すように正レベルになる。
（３） スキャンイン動作 スキャンイン動作時は、クロック信号CLOCKは、第５
図（ａ）に示すように正レベルである。一方、リセット
信号RESET及びスキャン・アドレス信号SADRは、ともに
負レベルである。
図（ａ）に示すように正レベルである。一方、リセット
信号RESET及びスキャン・アドレス信号SADRは、ともに
負レベルである。
この状態において、第５図（ｄ）に示すように負レベ
ルのスキャンイン信号SINがNOA回路315に入力される
と、NOA回路315の出力は正レベルになる。
ルのスキャンイン信号SINがNOA回路315に入力される
と、NOA回路315の出力は正レベルになる。
この結果、NOA回路316の入力はすべて負レベルになる
ので、その出力する状態信号STATEは、第５図（ｇ）に
時示すように負レベルから正レベルに変わる。一方、NO
A回路314は、NOA回路316の正レベル状態信号STATEを受
けて、その出力するホールド状態信号LSTATEは、第５図
（ｅ）に示すように正レベルから負レベルに変わる。
ので、その出力する状態信号STATEは、第５図（ｇ）に
時示すように負レベルから正レベルに変わる。一方、NO
A回路314は、NOA回路316の正レベル状態信号STATEを受
けて、その出力するホールド状態信号LSTATEは、第５図
（ｅ）に示すように正レベルから負レベルに変わる。
このように、スキャンイン動作により、状態信号STAT
E及びホールド状態信号LSTATEは、そのリセット時の状
態の値（初期値）とは逆の値に変えられることになる。
したがって、作成されたテスト・パターンの状態値と対
応するスキャンFFの初期値とを対比することにより、論
理素子の機能か正常であるか否かを検証することができ
る。
E及びホールド状態信号LSTATEは、そのリセット時の状
態の値（初期値）とは逆の値に変えられることになる。
したがって、作成されたテスト・パターンの状態値と対
応するスキャンFFの初期値とを対比することにより、論
理素子の機能か正常であるか否かを検証することができ
る。
以上説明したスキャンFFを用いた論理回路をコンピュ
ータ上で論理シミュレーションを行う場合には、前述の
ように、対象論理回路の各クロック動作、スキャンイン
動作、スキャンアウト動作及びリセット動作時における
各ゲート及びスキャンFFの状態値を、シミュレーション
・テーブル40の各領域411〜42nに順番に書き込まれる。
ータ上で論理シミュレーションを行う場合には、前述の
ように、対象論理回路の各クロック動作、スキャンイン
動作、スキャンアウト動作及びリセット動作時における
各ゲート及びスキャンFFの状態値を、シミュレーション
・テーブル40の各領域411〜42nに順番に書き込まれる。
例えばリセット・シミュレーションの場合は、対象論
理回路上の全スキャンFFにスキャン・アドレスを分配
し、全スキャンFFにリセット動作を行わせた後、各スキ
ャンFFのリセット値（初期値）が、シミュレーション・
テーブル40に書き込まれる。
理回路上の全スキャンFFにスキャン・アドレスを分配
し、全スキャンFFにリセット動作を行わせた後、各スキ
ャンFFのリセット値（初期値）が、シミュレーション・
テーブル40に書き込まれる。
従来のスキャンFFの状態値を初期化する従来のリセッ
ト・シミュレーション方式は、前述のように、対象論理
回路上の全スキャンFFにスキャン・アドレスを分配し
て、全スキャンFFにリセット動作を行わせた後に、各ス
キャンFFのリセット値（初期値）を、シミュレーション
・テーブル40に書き込むようにしていた。
ト・シミュレーション方式は、前述のように、対象論理
回路上の全スキャンFFにスキャン・アドレスを分配し
て、全スキャンFFにリセット動作を行わせた後に、各ス
キャンFFのリセット値（初期値）を、シミュレーション
・テーブル40に書き込むようにしていた。
このように対象回路上の全スキャンFFにスキャン・ア
ドレスを分配する処理には時間が掛かること、また各論
理素子をすべて動作させる必要が有ることから、論理シ
ミュレーション上でスキャンFFを初期化するリセット・
シミュレーション処理に時間が掛かり、全体の論理シミ
ュレーション処理速度が低下するという不都合があっ
た。
ドレスを分配する処理には時間が掛かること、また各論
理素子をすべて動作させる必要が有ることから、論理シ
ミュレーション上でスキャンFFを初期化するリセット・
シミュレーション処理に時間が掛かり、全体の論理シミ
ュレーション処理速度が低下するという不都合があっ
た。
リセット・シミュレーションは、各テスト・パターン
毎に行われるため、論理回路の大規模化、高集積化に伴
い、テスト・パターンの数が急速に増大すると、リセッ
ト・シミュレーション処理時間もテスト・パターンの数
に比例して増大するようになるので、極めて不都合であ
る。
毎に行われるため、論理回路の大規模化、高集積化に伴
い、テスト・パターンの数が急速に増大すると、リセッ
ト・シミュレーション処理時間もテスト・パターンの数
に比例して増大するようになるので、極めて不都合であ
る。
本発明は、リセット・シミュレーションを行うことな
く、対象論理回路の各ゲート及びキャンFFの状態値を初
期化することにより、スキャンFFの初期化処理を高速化
するように改良したスキャンFFの初期化方式を提供する
ことを目的とする。
く、対象論理回路の各ゲート及びキャンFFの状態値を初
期化することにより、スキャンFFの初期化処理を高速化
するように改良したスキャンFFの初期化方式を提供する
ことを目的とする。
前述の課題を解決するために本発明が採用した手段
を、第１図の原理図を参照して説明する。
を、第１図の原理図を参照して説明する。
第１図において、同図（ｂ）及び（ｃ）の11はシミュ
レーション・テーブルであり、対象論理回路のゲート及
びスキャン・フリップフロップの状態値が格納される。
レーション・テーブルであり、対象論理回路のゲート及
びスキャン・フリップフロップの状態値が格納される。
シミュレーション・テーブル11は、第３図（ｂ）に示
したシミュレーション・テーブル40と同様な構成であ
り、対象論理回路の各ゲート及びスキャンFFに対応する
領域1111〜111nを備えており、各領域には、対応する各
ゲート及びスキャンFFの状態値を含む各種の論理情報が
格納され、一般に複数個存在する。
したシミュレーション・テーブル40と同様な構成であ
り、対象論理回路の各ゲート及びスキャンFFに対応する
領域1111〜111nを備えており、各領域には、対応する各
ゲート及びスキャンFFの状態値を含む各種の論理情報が
格納され、一般に複数個存在する。
また各領域1111〜111n内の状態値領域1121〜112nに
は、対応する各ゲート及びスキャンFF状態値が格納され
る。領域1111〜111nのその他の部分には、各ゲートやス
キャンFFの接続関係に関する情報を含めて対象論理回路
を表現する情報が格納される。
は、対応する各ゲート及びスキャンFF状態値が格納され
る。領域1111〜111nのその他の部分には、各ゲートやス
キャンFFの接続関係に関する情報を含めて対象論理回路
を表現する情報が格納される。
同時（ｂ）に示した各状態値領域1121〜112nの各状態
値は、各ゲート及びスキャンFFのリセット前の値であ
り、同図（ｃ）に示した各領域1111〜111nの値は、対応
する各ゲート及びスキャンFFのリセット後、すなわち初
期値を示したものである。
値は、各ゲート及びスキャンFFのリセット前の値であ
り、同図（ｃ）に示した各領域1111〜111nの値は、対応
する各ゲート及びスキャンFFのリセット後、すなわち初
期値を示したものである。
同図（ａ）の12はリセット値テーブルであり、対象論
理回路の各ゲート及びスキャンFFに対応するリセット値
領域1211〜121nを備えており、各リセット値領域には、
対応する各ゲート及びスキャンFFのリセット時の状態
値、すなわち初期値が登録される。本発明は、第１図に
示したリセット値テーブル11及びシミュレーション・テ
ーブル12を用いて実施されるものであって、以下のよう
に構成される。すなわち、 対象論理回路の各ゲート及びスキャン・フリップフロ
ップの状態値が格納されるシミュレーション・テーブル
（11）を備え、コンピュータで対象論理回路をシミュレ
ーションさせる場合の対象論理回路のゲート及びスキャ
ン・フリップフロップの状態値を初期化するスキャン・
フリップフロップの初期化方式において、 （ａ） リセット値テーブル（12）を設けて、対象論理
回路の各ゲート及びスキャン・フリップフロップの各テ
スト・パターンに共通の初期状態における状態値を登録
し、 （ｂ） シミュレーション開始時に、リセット値テーブ
ル（12）に登録された対象論理回路の各ゲート及びスキ
ャン・フリップフロップの初期値を、シミュレーション
・テーブル（11）内の対応する各ゲート及びスキャン・
フリップフロップ領域に書き込むことにより初期化す
る、 ように構成される。
理回路の各ゲート及びスキャンFFに対応するリセット値
領域1211〜121nを備えており、各リセット値領域には、
対応する各ゲート及びスキャンFFのリセット時の状態
値、すなわち初期値が登録される。本発明は、第１図に
示したリセット値テーブル11及びシミュレーション・テ
ーブル12を用いて実施されるものであって、以下のよう
に構成される。すなわち、 対象論理回路の各ゲート及びスキャン・フリップフロ
ップの状態値が格納されるシミュレーション・テーブル
（11）を備え、コンピュータで対象論理回路をシミュレ
ーションさせる場合の対象論理回路のゲート及びスキャ
ン・フリップフロップの状態値を初期化するスキャン・
フリップフロップの初期化方式において、 （ａ） リセット値テーブル（12）を設けて、対象論理
回路の各ゲート及びスキャン・フリップフロップの各テ
スト・パターンに共通の初期状態における状態値を登録
し、 （ｂ） シミュレーション開始時に、リセット値テーブ
ル（12）に登録された対象論理回路の各ゲート及びスキ
ャン・フリップフロップの初期値を、シミュレーション
・テーブル（11）内の対応する各ゲート及びスキャン・
フリップフロップ領域に書き込むことにより初期化す
る、 ように構成される。
対象論理回路が所定の動作をするかをテストするテス
ト・パターンの数は極めて多いが、各テスト・パターン
を作成時の初期状態値はすべて共通である。
ト・パターンの数は極めて多いが、各テスト・パターン
を作成時の初期状態値はすべて共通である。
そこで、本発明では、リセット値テーブル12を設け、
対象論理回路の各ゲート及びスキャンFFの初期状態にお
ける値を予め求めて、リセット値テーブル12に登録して
おく。これにより、リセット値領域1211〜121nには、第
１図（ａ）に示すように、対象論理回路の各ゲート及び
スキャンFFの初期値が登録される。各ゲート及びスキャ
ンFFの初期値はその初期状態に対応して０または１の値
をとるので、リセット値領域1211〜121nの初期値は、一
般に図示のように０又は１の値をとることになる。
対象論理回路の各ゲート及びスキャンFFの初期状態にお
ける値を予め求めて、リセット値テーブル12に登録して
おく。これにより、リセット値領域1211〜121nには、第
１図（ａ）に示すように、対象論理回路の各ゲート及び
スキャンFFの初期値が登録される。各ゲート及びスキャ
ンFFの初期値はその初期状態に対応して０または１の値
をとるので、リセット値領域1211〜121nの初期値は、一
般に図示のように０又は１の値をとることになる。
一方、シミュレーション・テーブル11の各状態値領域
1121〜112nには、１つ前のテスト・パターンでスキャン
インされた各スキャンFF及びゲートの状態値が、図示の
ように格納されている。
1121〜112nには、１つ前のテスト・パターンでスキャン
インされた各スキャンFF及びゲートの状態値が、図示の
ように格納されている。
１つ前のテスト・パターンの検証処理が終了して次の
テスト・パターンが作成されるときは、各スキャンFFは
リセットされるので、シミュレーション・テーブル11の
各状態情値域1121〜112nの内容も、対応するスキャンイ
ンの初期値に更新する必要かある。
テスト・パターンが作成されるときは、各スキャンFFは
リセットされるので、シミュレーション・テーブル11の
各状態情値域1121〜112nの内容も、対応するスキャンイ
ンの初期値に更新する必要かある。
本発明では、リセット値テーブル12のリセット値領域
1211〜121nに登録されている初期値を、シミュレーショ
ン・テーブル11内の対応する状態値領域1121〜112nに書
き込むことにより、第１図（ｃ）に示すようにシミュレ
ーション・テーブル11を初期化する。
1211〜121nに登録されている初期値を、シミュレーショ
ン・テーブル11内の対応する状態値領域1121〜112nに書
き込むことにより、第１図（ｃ）に示すようにシミュレ
ーション・テーブル11を初期化する。
これにより、従来のリセット・シミュレーション方式
のように、対象論理回路の全スキャンFFにスキャン・ア
ドレスを分配し、全スキャンFFにリセット動作を行わせ
る必要がなくなり、シミュレーション・テーブル11内の
各状態値領域1121〜112nの内容を容易かつ速やかに初期
化することができる。
のように、対象論理回路の全スキャンFFにスキャン・ア
ドレスを分配し、全スキャンFFにリセット動作を行わせ
る必要がなくなり、シミュレーション・テーブル11内の
各状態値領域1121〜112nの内容を容易かつ速やかに初期
化することができる。
以上のように、本発明は、対象論理回路の各ゲート及
びスキャンFFの初期状態における値を予め求めておき、
シミュレーション・テーブル11に前記初期値をを書き込
むことにより、対象論理回路の各ゲート及びスキャンFF
を初期化するようにしたので、従来方式のようなリセッ
ト・シミュレーション動作が不要になり、各スキャンFF
の初期化処理時間を大幅に短縮することができる。
びスキャンFFの初期状態における値を予め求めておき、
シミュレーション・テーブル11に前記初期値をを書き込
むことにより、対象論理回路の各ゲート及びスキャンFF
を初期化するようにしたので、従来方式のようなリセッ
ト・シミュレーション動作が不要になり、各スキャンFF
の初期化処理時間を大幅に短縮することができる。
また、１回求めた各スキャンFFの初期状態値を使用す
ることにより、異なるテスト・パターンを共通に初期化
することができるので、論理回路の大規模化、高集積化
に伴ってテスト・パターン数が増大する程、リセット・
シミュレーションにより初期化を行う従来方式に比較し
て、初期化処理時間を短縮効果を増大させることが可能
である。
ることにより、異なるテスト・パターンを共通に初期化
することができるので、論理回路の大規模化、高集積化
に伴ってテスト・パターン数が増大する程、リセット・
シミュレーションにより初期化を行う従来方式に比較し
て、初期化処理時間を短縮効果を増大させることが可能
である。
本発明の一実施例を、第２図及び第３図を参照して説
明する。第２図は、同実施例の実施システムの説明図で
ある。第３図は同実施例のシミュレーション対象論理回
路の説明図であり、その構成及び動作内容については先
に説明したとおりである。
明する。第２図は、同実施例の実施システムの説明図で
ある。第３図は同実施例のシミュレーション対象論理回
路の説明図であり、その構成及び動作内容については先
に説明したとおりである。
（Ａ）実施システムの構成 第２図において、シミュレーション・テーブル11、そ
の内部に設けられた各領域1111〜111n、各領域内の状態
値領域1121 112n及びリセット値テーブル12、その内部
に設けられた各リセット値領域1211〜121nの内容につい
ては、第１図で説明したとおりである。
の内部に設けられた各領域1111〜111n、各領域内の状態
値領域1121 112n及びリセット値テーブル12、その内部
に設けられた各リセット値領域1211〜121nの内容につい
ては、第１図で説明したとおりである。
同図（ｂ）に示した各状態値領域1121〜112nの各状態
値は、各ゲート及びスキャンFFのリセット前の値であ
り、同図（ｃ）に示した各領域1111〜111nの値は、対応
する各ゲート及びスキャンFFのリセット後、すなわち初
期値を示したものである。
値は、各ゲート及びスキャンFFのリセット前の値であ
り、同図（ｃ）に示した各領域1111〜111nの値は、対応
する各ゲート及びスキャンFFのリセット後、すなわち初
期値を示したものである。
13はプロセッサであり、対象論理回路に対する論理シ
ミュレーション処理を行う。
ミュレーション処理を行う。
14はメモリ装置であり、プロセッサ13の行う論理シミ
ュレーション処理を制御する制御プログラムが格納され
る。なお、シミュレーション・テーブル11及びリセット
値テーブル11をメモリ装置14の中に設けるようにしても
よい。
ュレーション処理を制御する制御プログラムが格納され
る。なお、シミュレーション・テーブル11及びリセット
値テーブル11をメモリ装置14の中に設けるようにしても
よい。
（Ｂ）実施例の動作 本発明の一実施例を、第３図の論理回路を論理シミュ
レーション上で初期化する場合を例にとって説明する。
なお、以下に説明する各処理及び動作は、特に断らない
限りメモリ装置14の制御プログラムに従ってプロセッサ
13によって実行されるものである。
レーション上で初期化する場合を例にとって説明する。
なお、以下に説明する各処理及び動作は、特に断らない
限りメモリ装置14の制御プログラムに従ってプロセッサ
13によって実行されるものである。
先ず、論理シミュレーション処理開始に先立って、対
象論理回路の各ゲート及びスキャンFFの初期状態におけ
る値を予め求められて、リセット値テーブル12に登録さ
れる。
象論理回路の各ゲート及びスキャンFFの初期状態におけ
る値を予め求められて、リセット値テーブル12に登録さ
れる。
第２図（ａ）には、リセット・シミュレーション12の
リセット値領域1212、1214及び1215スキャンFF31、32及
び33の初期値として０、１及び０が登録された場合が例
示されている。他のスキャンFF及び各ゲートの初期値
も、同様にして対応するリセット値領域に登録される
（図示せず）。
リセット値領域1212、1214及び1215スキャンFF31、32及
び33の初期値として０、１及び０が登録された場合が例
示されている。他のスキャンFF及び各ゲートの初期値
も、同様にして対応するリセット値領域に登録される
（図示せず）。
一方、シミュレーション・テーブル11の各状態値領域
1121〜112nには、１つ前のテスト・パターンでスキャン
インされた各スキャンFF及びゲートの状態値が、図示の
ように格納されている。
1121〜112nには、１つ前のテスト・パターンでスキャン
インされた各スキャンFF及びゲートの状態値が、図示の
ように格納されている。
第２図（ｂ）には、領域1112、1114及び1115の状態値
領域1122、1124及び1125にスキャンFF31、32及び33の状
態値として１、０及び１が登録された場合が例示されて
いる。他のスキャンFF及び各ゲートの状態値も、同様に
して対応する状態値領域に格納されている。
領域1122、1124及び1125にスキャンFF31、32及び33の状
態値として１、０及び１が登録された場合が例示されて
いる。他のスキャンFF及び各ゲートの状態値も、同様に
して対応する状態値領域に格納されている。
１つ前のテスト・パターンの検証処理が終了して次の
テスト・パターンが作成されるときは、対象論理回路の
各ゲート及びスキャンFFは初期化されるので、シミュレ
ーション・テーブル11の各状態情値域1121〜112nの内容
は、対応する各ゲート及びスキャンFFの初期値に更新さ
さる。
テスト・パターンが作成されるときは、対象論理回路の
各ゲート及びスキャンFFは初期化されるので、シミュレ
ーション・テーブル11の各状態情値域1121〜112nの内容
は、対応する各ゲート及びスキャンFFの初期値に更新さ
さる。
すなわち、リセット値テーブル12のリセット値領域12
11〜121nに登録されちる初期値を、シミュレーション・
テーブル11内の対応する状態値領域1121〜112nに書き込
むことより、第１図（ｃ）に示すように、シミュレーシ
ョン・テーブル11内の各状態値領域1121〜112nの内容を
容易かつ速やかに初期化することができる。
11〜121nに登録されちる初期値を、シミュレーション・
テーブル11内の対応する状態値領域1121〜112nに書き込
むことより、第１図（ｃ）に示すように、シミュレーシ
ョン・テーブル11内の各状態値領域1121〜112nの内容を
容易かつ速やかに初期化することができる。
以上第３図に示す論理回路を論理シミュレーションす
る場合を例にとって本発明の一実施例に付いて説明した
が、本発明はこの実施例に限定されるものではなく、他
の任意の論理回路も同様にして、論理シミュレーション
上で初期化することができる。〔効 果〕 以上説明したように、本発明によれば、次の諸効果が
得られる。
る場合を例にとって本発明の一実施例に付いて説明した
が、本発明はこの実施例に限定されるものではなく、他
の任意の論理回路も同様にして、論理シミュレーション
上で初期化することができる。〔効 果〕 以上説明したように、本発明によれば、次の諸効果が
得られる。
（１） 対象論理回路の各ゲート及びスキャンFFの初期
状態における値を予め求めておき、シミュレーション・
テーブル11に前記初期値を書き込むことにより、対象論
理回路の各ゲート及びスキャンFFを初期化するようにし
たので、従来方式のようなリセット・シミュレーション
動作が不要になり、各スキャンFFの初期化処理時間を大
幅に短縮することができる。
状態における値を予め求めておき、シミュレーション・
テーブル11に前記初期値を書き込むことにより、対象論
理回路の各ゲート及びスキャンFFを初期化するようにし
たので、従来方式のようなリセット・シミュレーション
動作が不要になり、各スキャンFFの初期化処理時間を大
幅に短縮することができる。
（２） １回求めた各スキャンFFの初期状態値を使用す
ることより、異なるテスト・パターンを共通に初期化す
ることができるので、論理回路の大規模化、高集積化に
伴ってテスト・パターン数が増大する程、リセット・シ
ミュレーションにより初期化を行う従来方式に比較し
て、初期化処理時間を短縮効果を増大させることが可能
である。
ることより、異なるテスト・パターンを共通に初期化す
ることができるので、論理回路の大規模化、高集積化に
伴ってテスト・パターン数が増大する程、リセット・シ
ミュレーションにより初期化を行う従来方式に比較し
て、初期化処理時間を短縮効果を増大させることが可能
である。
第１図は本発明の原理図、 第２図は本発明の一実施例の実施システムの構成の説明
図、 第３図は論理シミュレーション対象論理回路及びシミュ
レーション・テーブルの構成の説明図、 第４図は同論理回路のスキャンFFの構成の説明図、 第５図は同スキャンFFの動作タイミングチャートであ
る。 第１図及び第２図において、 11……シミュレーション・テーブル、1111〜111n……領
域、1121〜112n……状態値領域、12……リセット値テー
ブル、1211〜121n……リセット値領域。13……プロセッ
サ、14……メモリ装置。
図、 第３図は論理シミュレーション対象論理回路及びシミュ
レーション・テーブルの構成の説明図、 第４図は同論理回路のスキャンFFの構成の説明図、 第５図は同スキャンFFの動作タイミングチャートであ
る。 第１図及び第２図において、 11……シミュレーション・テーブル、1111〜111n……領
域、1121〜112n……状態値領域、12……リセット値テー
ブル、1211〜121n……リセット値領域。13……プロセッ
サ、14……メモリ装置。
Claims (1)
- 【請求項１】対象論理回路の各ゲート及びスキャン・フ
リップフロップの状態値が格納されるシミュレーション
・テーブル（11）を備え、コンピュータで対象論理回路
をシミュレーションさせる場合の対象論理回路のゲート
及びスキャン・フリップフロップの状態値を初期化する
スキャン・フリップフロップの初期化方式において、 （ａ）リセット値テーブル（12）を設けて、対象論理回
路の各ゲート及びスキャン・フリップフロップの各テス
ト・パターンに共通の初期状態における状態値を登録
し、 （ｂ）シミュレーション開始時に、リセット値テーブル
（12）に登録された対象論理回路の各ゲート及びスキャ
ン・フリップフロップの初期値を、シミュレーション・
テーブル（11）内の対応する各ゲート及びスキャン・フ
リップフロップ領域に書き込むことにより初期化するこ
と、 を特徴とするスキャン・フリップフロップの初期化方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139965A JP2557128B2 (ja) | 1990-05-31 | 1990-05-31 | スキャン・フリップフロップの初期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139965A JP2557128B2 (ja) | 1990-05-31 | 1990-05-31 | スキャン・フリップフロップの初期化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0434656A JPH0434656A (ja) | 1992-02-05 |
| JP2557128B2 true JP2557128B2 (ja) | 1996-11-27 |
Family
ID=15257793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2139965A Expired - Lifetime JP2557128B2 (ja) | 1990-05-31 | 1990-05-31 | スキャン・フリップフロップの初期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2557128B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4735075B2 (ja) * | 2005-06-27 | 2011-07-27 | 東京電力株式会社 | き裂深さ測定器用センサおよびき裂深さ測定器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201347A (ja) * | 1985-03-04 | 1986-09-06 | Hitachi Ltd | 論理シミユレ−シヨン装置 |
| JPH01161568A (ja) * | 1987-12-18 | 1989-06-26 | Nec Corp | シミュレーションパターンジェネレータ |
| JPH01260373A (ja) * | 1988-04-12 | 1989-10-17 | Fujitsu Ltd | 大規模集積回路の試験方式 |
-
1990
- 1990-05-31 JP JP2139965A patent/JP2557128B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201347A (ja) * | 1985-03-04 | 1986-09-06 | Hitachi Ltd | 論理シミユレ−シヨン装置 |
| JPH01161568A (ja) * | 1987-12-18 | 1989-06-26 | Nec Corp | シミュレーションパターンジェネレータ |
| JPH01260373A (ja) * | 1988-04-12 | 1989-10-17 | Fujitsu Ltd | 大規模集積回路の試験方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434656A (ja) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635218A (en) | Method for simulating system operation of static and dynamic circuit devices | |
| US5263149A (en) | Integrated circuit logic functions simulator for selectively connected series of preprogrammed PLA devices using generated sequence of address signals being provided between simulated clock cycles | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| JPH0773066A (ja) | メモリ回路構成法および装置 | |
| CN117910398A (zh) | 仿真逻辑系统设计的方法、电子装置和存储介质 | |
| JPS58205870A (ja) | 論理回路シミユレ−シヨン装置 | |
| US5774380A (en) | State capture/reuse for verilog simulation of high gate count ASIC | |
| JP2557128B2 (ja) | スキャン・フリップフロップの初期化方式 | |
| US6973405B1 (en) | Programmable interactive verification agent | |
| US9672094B1 (en) | Interconnect circuitry fault detection | |
| JP2837703B2 (ja) | 故障診断装置 | |
| EP1187043A2 (en) | Gate addressing system for logic simulation machine | |
| US11106851B1 (en) | Serialization in electronic design automation flows | |
| JPH06300814A (ja) | 集積回路及びそのテスト方法 | |
| JP2837469B2 (ja) | Ｉｃ試験装置 | |
| JPS62114040A (ja) | イベントシミユレ−タ | |
| JPH05135131A (ja) | シミユレーシヨン処理装置 | |
| JPS5838879B2 (ja) | フエイルメモリ | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| JPH05180903A (ja) | 半導体集積回路装置のテスト方法及びテスト回路 | |
| JPH0430067B2 (ja) | ||
| JPH03138774A (ja) | 論理シミュレーション方式 | |
| JPS59191656A (ja) | メモリｉｃシミュレ−タ | |
| JPH0714033B2 (ja) | 複合集積回路の検査装置 | |
| JPS6230972A (ja) | 論理回路の解析装置 |