JPS62114040A - イベントシミユレ−タ - Google Patents
イベントシミユレ−タInfo
- Publication number
- JPS62114040A JPS62114040A JP60254580A JP25458085A JPS62114040A JP S62114040 A JPS62114040 A JP S62114040A JP 60254580 A JP60254580 A JP 60254580A JP 25458085 A JP25458085 A JP 25458085A JP S62114040 A JPS62114040 A JP S62114040A
- Authority
- JP
- Japan
- Prior art keywords
- event
- flag
- change
- upper limit
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、マイクロプロセッサ、ゲートアレイ等の論理
回路のシミュレーションを行なう装置に関する。
回路のシミュレーションを行なう装置に関する。
（従来技術とその問題点）
論理回路の開発において、設計、製造上の誤りを発見す
るために、実際の装置を作動させて検査するのに先だっ
て論理シミュレーションを行なって論理の検査を行なう
ことが一般的となっている。装置の規模が大きくなると
ソフトウェアによるシミュレーションでは時間がかかり
すぎるから、近年ハードウェアにより処理を高速化する
ことが行なわれつつある。シミュレーション処理は論理
状態値の更新と論理演算とを並行して行なうので複数の
入力を持つ論理素子の場合には入力変化がバラバラに来
ることになる。
るために、実際の装置を作動させて検査するのに先だっ
て論理シミュレーションを行なって論理の検査を行なう
ことが一般的となっている。装置の規模が大きくなると
ソフトウェアによるシミュレーションでは時間がかかり
すぎるから、近年ハードウェアにより処理を高速化する
ことが行なわれつつある。シミュレーション処理は論理
状態値の更新と論理演算とを並行して行なうので複数の
入力を持つ論理素子の場合には入力変化がバラバラに来
ることになる。
イベント法は従来から行なわれているように変化のあっ
た論理素子にのみ着目して論理演算を行なうもので、論
理演算回数を消滅し、シミュレーション速度を向上する
有効な手法である。しかし前述のように複数入力のイベ
ントがバラバラに到着する場合、次の２つの方式がとら
れていた。
た論理素子にのみ着目して論理演算を行なうもので、論
理演算回数を消滅し、シミュレーション速度を向上する
有効な手法である。しかし前述のように複数入力のイベ
ントがバラバラに到着する場合、次の２つの方式がとら
れていた。
■全ての論理素子に対応したイベントテーブルを用いて
、このイベントを順次スキャンしてイベントを発見し論
理演算を行なう。
、このイベントを順次スキャンしてイベントを発見し論
理演算を行なう。
■複数のイベントのそれぞれについて論理演算を行なう
。
。
上記■の方式では、イベントをスキャンしイベント無し
のスキャン時間が余計にかかる。又、上記■の方式では
、無駄な論理演算が行なわれる。このように従来の両方
式にはそれぞれの欠点があそこで、本発明の目的は、こ
の様な従来の欠点を除去し、無駄なイベントスキャン及
び無駄な論理演算の無い効率の良いイベントシミュレー
タの提供にある。
のスキャン時間が余計にかかる。又、上記■の方式では
、無駄な論理演算が行なわれる。このように従来の両方
式にはそれぞれの欠点があそこで、本発明の目的は、こ
の様な従来の欠点を除去し、無駄なイベントスキャン及
び無駄な論理演算の無い効率の良いイベントシミュレー
タの提供にある。
（問題点を解決するための手段）
前述の問題点を解決するために本発明が提供する手段は
：毎シミュレーションサイクルごとに状態変化を起こし
た論理素子についてのみ論理シミュレーションを行なう
イベントシミュレータであって：前記変化した論理素子
の素子番号と変化情報を記憶する変化テーブルと；前記
論理素子の全てに対応して前記イベントに対するフラグ
と前記変化テーブルのどこに前記変化情報及び素子番号
が入っているかを示すポインタとを記憶する状態テーブ
ルと；前記変化テーブルのどこまで登録が行なわれてい
るかを示す上限カウンタと；イベントを入力すると前記
状態テーブルをアクセスし前記フラグの有無を調べ、も
し無のときは前記ポインタとして前記上限カウンタの値
をセットし。
：毎シミュレーションサイクルごとに状態変化を起こし
た論理素子についてのみ論理シミュレーションを行なう
イベントシミュレータであって：前記変化した論理素子
の素子番号と変化情報を記憶する変化テーブルと；前記
論理素子の全てに対応して前記イベントに対するフラグ
と前記変化テーブルのどこに前記変化情報及び素子番号
が入っているかを示すポインタとを記憶する状態テーブ
ルと；前記変化テーブルのどこまで登録が行なわれてい
るかを示す上限カウンタと；イベントを入力すると前記
状態テーブルをアクセスし前記フラグの有無を調べ、も
し無のときは前記ポインタとして前記上限カウンタの値
をセットし。
前記フラグを有とし、前記上限カウンタで示される前記
変化テーブルのロケーションに前記イベントに含まれる
前記素子番号と前記変化情報とをセットし、前記上限カ
ウンタをすすめ、もし前記フラグが有のときは前記ポイ
ンタで指される前記変化テーブルのロケーションに前記
イベントに含まれる前記変化情報をセットするイベント
セット回路とを有することを特徴とする。
変化テーブルのロケーションに前記イベントに含まれる
前記素子番号と前記変化情報とをセットし、前記上限カ
ウンタをすすめ、もし前記フラグが有のときは前記ポイ
ンタで指される前記変化テーブルのロケーションに前記
イベントに含まれる前記変化情報をセットするイベント
セット回路とを有することを特徴とする。
（実施例）
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。第１図の実施例は、変化テーブル１、状態テーブル
２、上限カウンタ３、イベントセット回路４を含み構成
される。
る。第１図の実施例は、変化テーブル１、状態テーブル
２、上限カウンタ３、イベントセット回路４を含み構成
される。
イベントセット回路４は、イベント１０を入力すると、
イベント１０に含まれる番号１０１を用いて状態テーブ
ル２をアクセスしイベントの有無を示すフラグ１１とポ
インタ１２の読み出し１０２を行なう。
イベント１０に含まれる番号１０１を用いて状態テーブ
ル２をアクセスしイベントの有無を示すフラグ１１とポ
インタ１２の読み出し１０２を行なう。
もし、フラグ１１がイベント無しを示せば、上限レジス
タ３の上限値１０３を用いて変化テーブル１の対応する
ロケーションへイベント１０に含まれる番号１０１及び
変化情報１０５をそれぞれフィールド１３゜１４へ書き
込み１０９を行なう。さらに、先にアクセスした状態テ
ーブル２ヘイベント有り及びポインタ１２番こ」二限値
１０３の書き込み１０６を行なう。もし、先にアクセス
したフラグ１１がイベント有りのときは、ポインタ１２
のポインタ値１０Ｂを用いて変化テーブル１の対応する
ロケーションをアクセスし、イベント１０に含まれる変
化情報１０５のフィールド１４での書き込み１１０を行
なう。
タ３の上限値１０３を用いて変化テーブル１の対応する
ロケーションへイベント１０に含まれる番号１０１及び
変化情報１０５をそれぞれフィールド１３゜１４へ書き
込み１０９を行なう。さらに、先にアクセスした状態テ
ーブル２ヘイベント有り及びポインタ１２番こ」二限値
１０３の書き込み１０６を行なう。もし、先にアクセス
したフラグ１１がイベント有りのときは、ポインタ１２
のポインタ値１０Ｂを用いて変化テーブル１の対応する
ロケーションをアクセスし、イベント１０に含まれる変
化情報１０５のフィールド１４での書き込み１１０を行
なう。
第２図は第１図実施例の動作の概要を示すブロック図で
ある０図は、イベント１０として２つのイベント２０．
２１が同じ論理素子番号Ａに来た時を示している。初め
のイベント２０が来ると状態テーブル２のその時点での
状態はＡに対応するロケーションがイベント無しくこの
場合０）から有り（１）となり、さらにポインタ１２に
その時の上限レジスタ２６の上限値Ｎが入る。その時の
変化テーブル２４は、上限レジスタ２６で示されるロケ
ーションに番号Ａ及び変化情報ＰＩ１０（この意味は例
えば入力ピンＰ１が“０“に変わったことを示す）をセ
ットする。
ある０図は、イベント１０として２つのイベント２０．
２１が同じ論理素子番号Ａに来た時を示している。初め
のイベント２０が来ると状態テーブル２のその時点での
状態はＡに対応するロケーションがイベント無しくこの
場合０）から有り（１）となり、さらにポインタ１２に
その時の上限レジスタ２６の上限値Ｎが入る。その時の
変化テーブル２４は、上限レジスタ２６で示されるロケ
ーションに番号Ａ及び変化情報ＰＩ１０（この意味は例
えば入力ピンＰ１が“０“に変わったことを示す）をセ
ットする。
続いてイベント２１が来ると、その時の状態テーブル２
３の対応するロケーションはすでにイベント有りとなっ
ているので、この場合上限レジスタ２７の値Ｍを使用せ
ず、状態テーブル２３に入っているポインタ１２の値Ｎ
を用いて変化テーブル２５をアクセスし、対応するロケ
ーションの変化情報Ｐ２／１（この場合は例えば入力ビ
ンＰ２が”１゛に変化したことを示す）をセットする。
３の対応するロケーションはすでにイベント有りとなっ
ているので、この場合上限レジスタ２７の値Ｍを使用せ
ず、状態テーブル２３に入っているポインタ１２の値Ｎ
を用いて変化テーブル２５をアクセスし、対応するロケ
ーションの変化情報Ｐ２／１（この場合は例えば入力ビ
ンＰ２が”１゛に変化したことを示す）をセットする。
（発明の効果）
本発明では、シミュレーション対象の素子のうち変化の
あった素子に対応する番号及び変化情報を記憶する変化
テーブルと、素子ごとのイベントの有無を示すフラグ及
び変化情報が入っている変化テーブルへのロケーション
を示すポインタを記憶する状態メモリと、変化テーブル
の上限値を保持する上限カウンタとを備え、イベントを
入力するとイベントのフラグの有無を調べもし無いとき
は新たに変化テーブルへ登録し、もしすでに登録されて
いるときは、そのロケーションを更新することにより、
各シミュレーションサイクルごとに各素子の変化のイベ
ントが複数回あっても１つの変化テーブルのロケーショ
ンですませさらに、上限レジスタにより変化のあった素
子のみが変化テーブルに順番に登録されているので、無
駄なイベントスキャンを無くシ、シかも１個の論理素子
の変化は高々１ケ所にしか登録されないので効率の良い
イベントシミュレーションが可能である。
あった素子に対応する番号及び変化情報を記憶する変化
テーブルと、素子ごとのイベントの有無を示すフラグ及
び変化情報が入っている変化テーブルへのロケーション
を示すポインタを記憶する状態メモリと、変化テーブル
の上限値を保持する上限カウンタとを備え、イベントを
入力するとイベントのフラグの有無を調べもし無いとき
は新たに変化テーブルへ登録し、もしすでに登録されて
いるときは、そのロケーションを更新することにより、
各シミュレーションサイクルごとに各素子の変化のイベ
ントが複数回あっても１つの変化テーブルのロケーショ
ンですませさらに、上限レジスタにより変化のあった素
子のみが変化テーブルに順番に登録されているので、無
駄なイベントスキャンを無くシ、シかも１個の論理素子
の変化は高々１ケ所にしか登録されないので効率の良い
イベントシミュレーションが可能である。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図実施例の動作の概要を示すブロック図であ
る。 １．２４．２５・・・変化テーブル、２，２２．２３・
・・状態テーブル、３，２６．２７・・・上限レジスタ
、１０ 、２０ 。 ２１・・・イベント。 代理人弁理士 本 庄 伸 介 第１図 第２図
２図は第１図実施例の動作の概要を示すブロック図であ
る。 １．２４．２５・・・変化テーブル、２，２２．２３・
・・状態テーブル、３，２６．２７・・・上限レジスタ
、１０ 、２０ 。 ２１・・・イベント。 代理人弁理士 本 庄 伸 介 第１図 第２図
Claims (1)
- 毎シミュレーションサイクルごとに状態変化を起こした
論理素子についてのみ論理シミュレーションを行なうイ
ベントシミュレータにおいて；前記変化した論理素子の
素子番号と変化情報とを記憶する変化テーブルと；前記
論理素子の全てに対応して前記イベントに対するフラグ
と前記変化テーブルのどこに前記変化情報及び素子番号
が入っているかを示すポインタとを記憶する状態テーブ
ルと；前記変化テーブルのどこまで登録が行なわれてい
るかを示す上限カウンタと；イベントを入力すると前記
状態テーブルをアクセスし前記フラグの有無を調べ、も
し無のときは前記ポインタとして前記上限カウンタの値
をセットし、前記フラグを有とし、前記上限カウンタで
示される前記変化テーブルのロケーションに前記イベン
トに含まれる前記素子番号と前記変化情報とをセットし
、前記上限カウンタをすすめ、もし前記フラグが有のと
きは前記ポインタで指される前記変化テーブルのロケー
ションに前記イベントに含まれる前記変化情報をセット
するイベントセット回路とを有することを特徴とするイ
ベントシミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254580A JPS62114040A (ja) | 1985-11-13 | 1985-11-13 | イベントシミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254580A JPS62114040A (ja) | 1985-11-13 | 1985-11-13 | イベントシミユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62114040A true JPS62114040A (ja) | 1987-05-25 |
Family
ID=17267009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254580A Pending JPS62114040A (ja) | 1985-11-13 | 1985-11-13 | イベントシミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62114040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0352037A (ja) * | 1989-07-20 | 1991-03-06 | Fujitsu Ltd | 時間双方向シミュレーション装置 |
-
1985
- 1985-11-13 JP JP60254580A patent/JPS62114040A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0352037A (ja) * | 1989-07-20 | 1991-03-06 | Fujitsu Ltd | 時間双方向シミュレーション装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02252066A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPS61226844A (ja) | 論理回路のシミユレ−シヨン制御方法 | |
| JPH03118488A (ja) | 故障シミュレーション方式 | |
| KR0167876B1 (ko) | 집적회로 시뮬레이터 및 집적회로 시뮬레이션 방법 | |
| US4995037A (en) | Adjustment method and apparatus of a computer | |
| JPS62114040A (ja) | イベントシミユレ−タ | |
| JPS6141017B2 (ja) | ||
| US5245549A (en) | Gate addressing system for logic simulation machine | |
| JP2557128B2 (ja) | スキャン・フリップフロップの初期化方式 | |
| JPH029370B2 (ja) | ||
| JPS61184471A (ja) | シミユレ−タ | |
| JPH0429425Y2 (ja) | ||
| JP2765954B2 (ja) | スキャンアドレス変換機構 | |
| JPH01140245A (ja) | 故障シミュレータ | |
| JPH05281294A (ja) | ハードウェア網羅率測定回路 | |
| JPH04205063A (ja) | 論理シミュレーション方式 | |
| JPS63131238A (ja) | 論理シミユレ−タ | |
| JPS60118940A (ja) | 論理回路のシミユレ−シヨン装置 | |
| JPH06259495A (ja) | 論理シミュレーション方式 | |
| JPH0430067B2 (ja) | ||
| JPS62221745A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPH01236352A (ja) | 論理シミュレーション結果出力方式 | |
| JPH0714033B2 (ja) | 複合集積回路の検査装置 | |
| JPH02129734A (ja) | 計算機調整不良解析方法 | |
| JPS60186937A (ja) | デ−タ流量計数回路 |