JPS60186937A - デ−タ流量計数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、データ流量計数回路に関し、特にデータフロ
ー処理装置において、処理対象となるデータの流量を計
数するデータ流量計数回路に関するものである。

（従来技術） 従来、データフロー処理装置においては、例えば、治下
、天満等によシＣＯＭＰＣＯＮ　５ＰＲＩＮＧ’８３４
６４ページから４６７ページに「モジュラ−データフロ
ーイメージプロセッサ」と題して発表された論文に記載
されているように、データ流を計数するために、入力さ
れたデータ流をコピーして同一の値を持つデータ流を２
つ用意し、その一方を計数する方法であった。この方法
は処理とは直接関係のないコピー命令、計数命令を用い
なくてはならず、命令を貯えておくメモリのうち実際に
使用できる量がその分だけ少なくなることと、処理手続
き自体の中にこれらの命令を組みこまねばならず、処理
手続きの変更の手間がかかり、その際に新たなミスが生
じやすく、処理手続きの正当性の検証がよシ困難となる
欠点を有していた。他の方法としては、シミュレータに
よシデータ流量をめる方法もあるが、この場合に時間が
かかりすぎるため、処理全体をシミュレートできず、全
体の流量をめることが無理である等の欠点を有していた
。

（発明の目的） 本発明の目的は、従来のデータ流量計数回路におけるか
かる欠点を除去すると共に入力データ流の個数をデータ
識別番号毎に計ることができ、必要に応じて読み出し、
書きこみができるデータ流量計数回路を提供することに
ある。

（発明の構成） 本発明によれば、一連のデータからなるデータ流を管理
するデータフロー処理装置において、入出力データをパ
イプラインクロックに同期してう、チし、６１クロック
間その値を保持しておく入出力レジスタと、前記入力レ
ジスタにラッチされたアドレス値によりアクセスされ、
流量の計数値を一時貯えておくメモリと、前記メモリの
値をインクリメントし更新する加算回路と、前記メモリ
への入力データとして、前記入力レジスタにラッチされ
たデータ値もしくは前記加算回路の出力データ値のいづ
れかを選択する入力マルチプレクサと、前記入力レジス
タにラッチされたデータ値もしくは前記メモリからの読
み出しデータ値のいづれかを選択し、前記出力レジスタ
に出力する出力マルチプレクサと、前記入力レジスタに
ラッチされた信号、書きこみタイミングクロックを入力
し、前記メモリへの書きこみ制御信号、前記マルチプレ
クサの切替信号、を発生する論理ゲートアレイと、前記
入力レジスタにラッチされたデータ値、前記入力マルチ
プレクサの出力データ値、前記論理ゲートアレイの出力
信号等をパイプラインクロックに同期してラッチし、次
のパイプラインステージに出力する出力レジスタとから
構成されるデータ流量計数回路が得られる。

（本発明の概要） 本発明によれば、データフロー処理装置におけるデータ
流の個数をデータ識別番号毎にめることができる。乙の
操作はデータの流れを表わすプログラム自体には影響せ
ず、プログラムの変更なしに実時間で流量を計数するこ
とができる。ここで得られたデータ流の個数、処理プロ
グラムの開発及び処理プログラムの改善即ち処理の高速
化に有効であり、データ流の制御が容易に行なえる等の
効果をもつ。

（実施例） 次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の一実施例であるデータ流量計数回路を
示す。第１図において、本発明の一実施例は入出力デー
タ１０１〜１０４をパイプラインクロック１０５に同期
してラッチし、１クロック間その値を保持しておく入出
力レジスタ１１と、該入力レジスタ１１にラッチされた
アドレス値にょシアクセスされ、流量の計数値を一時貯
えておくメモリ１３と、該メモリ１３の値をインクリメ
ントし更新する加算回路１４と、前記メモリ１３への入
力データとして、前記入力レジスタ１１にラッチされた
データ値もしくは前記加算回路１４の出力データ値のい
づれかを選択する入力マルチプレクサ１６と、前記入力
レジスタ１１にラッチされたデータ値もしくは前記メモ
リ１３からの読み出しデータ値のいづれかを選択し、前
記出力レジスタ１２に出力する出力マルチプレクサ１７
と、前記入力レジスタ１１にラッチされた信号および書
きこみタイミングクロックを入力し、前記メモリ１３へ
の書きこみ制御信号および前記マルチプレクサの切替信
号を発生する論理ゲートアレイ１５と、前記入力レジス
タＩＩＫラッチされたデータ値、前記入力マルチプレク
サ１７の出力データ値および前記論理ゲートアレイの出
力信号等をパイプラインクロックに同期してラッチし、
次のパイプラインステージに出力する出力レジスタ１２
とを含む。

この実施例はパイプライン方式により制御されたデータ
フロー処理装置の一モジュールとして構成され前記レジ
スタ１１．１２をパイプラインクロック１０５に同期し
て作動させる。

すなわち、入力レジメタ１１は外部から入力されるデー
タ識別番号１０１．データ値１０２．テンプレートセッ
ト信号１０３．および有効フラグ信号１０４をパイプラ
インクロック１０５の立上υでサンプルして保持し各々
出力信号１１１，１１２，１１３および１１４として送
出する。出力レジスタ１２は信号１１１゜１２８．１２
５および１２６をパイプラインクロック１０５の立上シ
でサンプルして保持し、各々出力信号１３１，１３２，
１３３．１３４として外部すなわち次のパイプラインス
テージへ出力する。

従って、入力レジスタ１１と出力レジスタ１２０間の回
路の動作は、パイプラインクロック１０５の１サイクル
時間で一単位処理を可能にする。

レジスタ１１の入力の一部であるデータ値１０２はデー
タフロー処理装置において一連のデータからなるデータ
流として管理されており、各データ流にはデータ識別番
号１０１がつけられる。同一のデータ職別番号１０１を
持つデータ流に対しては同じ演算処理がなされる。従り
て本実施例は、各データ流毎に、そのデータ値１０２の
到着回数をカウントするものであシ、その結果をメモリ
１３にデータ識別番号毎に貯える。

更にこの実施例は読み出しモード、書込みモード、カウ
ントモード、通過モード等の４つの動作モードをもって
おシ、読み出しモードにおいてはメモリ１３の中に貯え
られているカウント値がデータ識別番号をアドレスとし
てアクセスされ、絖み出された結果をマルチプレクサ１
７．出力レジスタ１２を介して外部におる次段のパイプ
ラインステージ（図示せず）に送られる。書込みモード
においては外部からレジスタ１１を介してデータ値がメ
モリ１３へ書きこまれるが、主に、初期状態においてメ
モリ１３の内容をクリアするのに用いられる。カウント
モードにおいては演算処理回数を各データ識別番号毎に
計測を行ない、その結果をメそり１３に貯える。演算処
理回数はパイプラインクロック１０５の１サイクル毎に
入力データが有効であるかどうか即ち演算処理用データ
でおるかどうかを判定し、その回数をめる。計数の動作
はまず信号１１１をアドレスとしてメモリ１３がアクセ
スされ、その内容を読み出す。読み出された値はマルチ
プレクサ１７を介し加算器１４によシ１が加算され、そ
の値を、入力データが有効であるときには、メモリ１３
へ書きこみを行う。入力データが有効であるかどうかの
判定はゲートアレイ１５で行う。通過モードにおいては
入力データが無効であるか、プログラム設定であるので
、入力データをそのｉま次のパイプラインステージに出
力する。このときにはメモリ１３の内容は変化せず保存
される。これらのモードの切替えは入力信号であるテン
プレートセット信号１０３および有効フラグ信号１０４
の値によ如行なわれる。メモリ１３は入力レジスタ１１
からの出力信号１１１をアドレスとしてアクセスされ、
マルチプレクサ１６の出力信号１２１を入力データとし
、ゲートアレイ１５の出力信号１２２が″１″のとき書
きζみを行なう。信号１２２が”０＃のときには信号１
１１をアドレスとしてアクセスされ読み出しを行ない信
号１２９に出力する。加算器１４はマルチプレクサ１７
の出力信号１２８に値１１＃を加え信号１２７に出力す
る。

ゲートアレイ１５は信号１１３および１１４を入力し、
信号１２３，１２２，１２４，１２５および１２６を出
カスる。ゲートアレイ１５の出力信号はメモリ１３０制
御信号１２２、マルチプレクサ１６．１７の切換え信号
１２３，１２４、次のパイプラインへ出力される制御信
号１２５，１２６として用いられる。

マルチプレクサ１６はゲートアレイ１５からの切換え信
号１２３の値が″０”のとき制御信号１１２を入力とし
て選択し、切換え信号１２３の値が１１＃のとき加算器
１４からの出力信号１２７を入力として選択し、信号１
２１に出力する。

マルチプレクサ１７はゲートアレイ１５からの出力信号
１２４の値が“０”のとき制御信号１１２を入力として
選択し、″１＃のときメモリ１３の読み出しデータ１２
９を入力として選択し、信号１２８に出力する。

データ識別番号１０１はデータフロー処理装置において
データ流を識別するための番号であり、識別番号が相異
なっているデータ流に対しては異なった処理、異危っ九
行き先を指定できる。データの流量は各識別番号毎に知
る必要がある。

データ値１０２は書きこみモードにおいてはメモリ１３
の内容をクリアするために値″″０′をとる。

読み出しモードにおいては、実施例の計数回路内部では
その値が用いられないので何であってもかまわない。カ
ウントモードにおいては外部において用いられる演算デ
ータであることを示してお９、入力レジスタ１１．マル
チプレクサ１７およびレジスタ１２を介して信号１３２
として次のパイプラインステージに出力される。

通過モードにおいてはデータ値１０２は無効データであ
るか、プログラム設定用データであるので、本計数回路
内部では用いられず、レジスタ１１゜マルチプレクサ１
７．レジスタ１２を介して信号１３２として次段のパイ
プラインステージに出力される。

テンプレートセット信号１０３は読み出しモード及び通
過モードのとき１１”であり、モードの切替え制御に用
いられ、データ値１０２に流れてくるデータの種類を示
している。

有効フラグ信号１０４はカウントモード、通過モードの
とき“１″でｓｂ、信号１０４と同様にモードの制御に
用いられる。

パイプラインクロック１０５は本発明の実施例における
基本クロックであり、各パイプラインの１ステージはこ
のクロックの１サイクルタイムと一致している。

レジスタ１１．１２はこのクロックの立ち上りでサンプ
ルしている。

書きこみクロック１０６はメモリ１３へ書きこみを行な
うタイミングをつくるためのクロックであり、パイプラ
インクロック１０５と同期している。

信号１１１はデータ識別番号１０１をパイプラインクロ
ック１０５の立ち上りでサンプルした後の信号であり、
メそり１３へのアドレスとして用いられ、レジスタ１２
を介して信号１３１として次のパイプラインステージへ
出力される。

信号１１２はデータ値１０２をパイプラインクロック１
０５の立ち上シでサンプルした後の信号であり、マルチ
プレクサ１６を介して、メモリ１３の書きこみデータ値
として用いられ、マルチプレクサ１７．レジスタ１２を
介して信号１３２として次のパイプラインステージに出
力される。信号１１３はテンプレートセット信号１０３
をパイプラインクロック１０５の立ち上シでサンプルし
た後の信号であり、データ値１０２がテンプレートセッ
トデータ即ちプログラムを示じているとき及びメモリ１
３の読み出しを行ないたいときに′″１＃となる。

信号１１４は有効フラグ信号１０４をパイプラインクロ
ック１０５の立ち上シでサンプルした後の信号であり、
データ値１０２が演算処理用のデータであるとき及び、
テンプレートセットデータであるとき１″となる。

信号１２５はテンプレートセット信号１０３に対応して
おり、レジスタ１２を介して次段へのテンプレートセッ
ト信号１３３として出力される。信号１２５は読み出し
モード、通過モードのとき”１＃となシ、それ以外では
０＃である。

信号１２６は有効フラグ信号１０４に対応しており、レ
ジスタ１２を介して次段への有効フラグ信号１３４とし
て出力される。信号１２６は読み出しモード、カウント
モード、通過モードのとき＠１”となシ、書きこみモー
ドではデータ値１０２は本発明の回路内部で消滅するの
で０”となる。

第２図は第１図におけるゲートアレイ１５の論理関係を
示す。第２図において、このゲートアレイ１５は信号１
１３，１１４，１０６を入力とし、信号１２３．１２４
，１２２，１２５，１２６を出力としている。

入力信号名の下に書いであるのは横−行がゲートアレイ
１５の一タームに相当し、′０”はローレベル入力、１
”はハイレベル入力、空欄のところは入力がローレベル
でもハイレベルでもどちらでもよいことを示している。

各タームで示される条件の論理積を満たした入力が入っ
てきたとき左欄の対応する出力信号がノ・イレベルとな
る。

第３図は第１図における信号１０５，１０６のタイミン
グ関係を示す。第３図において、この信号のタイミング
関係はパイプラインクロック１０５の立ち上り２０２か
ら次の立ち上り２０７ｔでが１バイブラインサイクルで
ある。１バイブラインサイクル２０１を４分割し、４つ
のタイムスロット２０３〜２０６とする。第１の区間２
０３では制御信号１１３゜１１４のデコードに用いられ
、信号１１１がメモリ１３のアドレスとして与えられる
。第２の区間２０４はカウントモードのときメモリ１３
のアクセス時間となる。第３の区間２０５ではカウント
モードのときメモリ１３からの読み出しデータ１２９に
対し、加算器１４によシ″′１＃′を加え信号１２７を
出力する。

第４の区間２０６ではカウントモードのときメモリ１３
へ書きこみを行なう。

（発明の効果） 本発明は以上説明したように、処理データの流量をデー
タ識別番号毎にめ、メモリの中に貯えておくことができ
・必要に応じてその内容が読み出せ、処理の開始に先立
りてメモリの内容をクリアしておくことができるので、
処理プログラムに対し何ら変更を加えることなく、、実
時間で全体の処理データの流量を計数すふことが可能で
あり、処理プログラムの開発工数の短縮及び処理プログ
ラムの高速化に対し効果がある。

【図面の簡単な説明】

４几 第１図は本発明のデータ流蓋計数回路乞ブロック図、第
２図は第１図におけるゲートアレイ１５の入出力論理を
示す図、第３図は第１図におけるクロック信号１０５，
１０６のタイミングチャートを示す図である。 １１．１２・・・・・・レジスタ、１３・・・・・・メ
モリ、１４・・・・・・加算器、１５・・・・・・論理
ゲートアレイ、１６゜１７・・・・・・マルチプレクサ
、１８・・・・・・レジスタ。

Claims (1)

【特許請求の範囲】
1. 一連のデータからなるデータ流を管理するデータフロー
   処理装置において、入力データをパイプラインクロック
   に同期してラッチする入力レジスタと、該入力レジスタ
   にラッチされたアドレス値によりアクセスされ、流量の
   計数値を一時貯えておくメモリと、該メモリからの読み
   出しデータ値に１を加算し、前記メモリへの書きこみデ
   ータ値とする加算回路と、前記入力レジスタにラッチさ
   れた信号及び書きこみタイミングクロックを入力し、前
   記メモリへの書きこみ制御信号と、前記入力レジスタの
   データ値又は前記加算回路の出力データ値のいづれかを
   選択する切替信号とを発生する論理ゲートアレイと、前
   記入力レジスタのデータ値又は前記メモリからの読み出
   しデータ値のいづれかを前記切替信号により選択し、出
   力するマルチプレクサと、前記出力データ値、前記論理
   ゲートアレイからの出力信号１等を前記パイプラインク
   ロックに同期してラッチし、次のパイプラインステージ
   に出力する出力レジスタとから構成され、データ流量を
   データ識別番号毎に計数、書込み、読出しを行うことを
   特徴とするデータ流量計数回路。