JPS58205870A - 論理回路シミユレ−シヨン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は種々の論理回路を、主としてハードウェアを用
いてシミュレーションすることを可能とした汎用的な論
理回路シミュレーション装置に関するものである。　　
□ 論理装置やＬｓＩ４どを設計・製造する場合、まず論理
装置やＬＳＩの仕様に基づいて、論理設計を行う。この
場合、プリント回路基板やＬＳＩのレイアウト設計に入
る前に、論理バグをできるだけ削除しておく必要がある
。とくに、ＬＳＩの場合には、あとの工程バグが発見さ
れると手戻りが大きいため、この論理設計段階でのバグ
吸収が強く望まれている。また、論理設計が完了すると
、その論理設計データを用いて、製造後の論理装置やＬ
ＳＩが正常に動作しているかどうかを検査するためのテ
ストパターンを作成する必要がある。

従来、これらの論理設計の正常性の検証やテストパター
ン生成の手段として、ハードウェアシミュレータあるい
はソフトウェアシミュレータによる方法が用いられてい
る。

ハードウェアシミュレータは、論理設計したデータに基
づいて実際に製造すべき装置あるいはＬＳＩを模擬した
装置を製造して、同装置が与えられた仕様を満足するか
否かを調べることによって、論理設計の正常性を検証す
るものである。併せて、そこで用いた入出カバターンの
セットをテストパターンとして使用することができる。

このようなハードウェアシミュレータは、実際にハード
ウェアを用いて構成するため、はぼ本番の装置に近い速
度で動作させることができるため、多量のデータを用い
てう／させることが可能であり、それがソフトウェアシ
ミュレータに比べて大きな長所となっている。しかし、
ハードウェアシミュレータは、一般に本番の装置とは異
なった部品を用いたり、より簡易的な作り方をするため
に、遅延などの電気的性能は本番の装置と大幅に異なる
のが普通であり、本方法によるシミュレーションでは、
論理的な機能の正常性の検証しか期待できない。

また、ハードウェアシミュレータは簡易的にしろ、本番
と同様の規模のハードウェア装置を設計・製造しなけれ
はならないために、設計・製造のデータのターンアラン
ド時間１とコストがかかるのが大きな欠点である。

一方、ソフトウェアシミュレータは、汎用計算機を用い
て、与えられた論理装置やＬＳＩ回路の論理接続情報を
受けて、シミュレーション処理に適した形に編集したの
ちに、メモリ上に格納する。

従って、ユーザに対しては、計算機中にあたかも論理装
置あるいはＬＳＩ回路が存在しているようにみえる。計
算機中に構成された回路の外部入力端子に、０，１など
の信号情報のシーケンスを入力すると、これらの外部入
力信号値と、すでに与えられている回路のゲート論理機
能とゲート間の接続関係等を用いて、回路内の各ゲート
や外部出力端子の信号値の変化を求めることができる。

このため、ある入力信号パターンを与えたとき、シミュ
レーションで得られた各ゲートや外部出力端子の信号値
と、あらかじめ予想された対応する信号値を比較するこ
とによって論理回路が正常か否かを調べることができる
。

このソフトウェアシミュレータの方法によれば、ゲート
や配線の遅延値も実際に製造する回路に近い形で指定で
きるため、論理機能の検証のみではなく、タイミング条
件まで含めて検証できる利点がある。また、ハードウェ
アシミュレータ設計・製造のターンアラウンド時間とコ
ストに比べて、かなり短かい期間とコストでシミュレー
ション環境が設定できるのが大きな利点である。しかし
、この方法においては、一般にシーケンシャル処理を行
う汎用計算機を用いて処理するため、一度に１ゲートあ
るいは、たかだが、■ワードで同時に処理可能なゲート
数しか並列処理できず、本質的にシーケンシャル処理と
なる。

このように、ソフトウェアによるシミュレーションでは
、本来、並列的に動作する論理回路を直列的な動作にお
きかえて、処理せざるを得ないことや、シミュレーショ
ン処理の大半の部分でメモリと演算装置との間のデータ
授受が必要となることに起因して、実際のハードウェア
が動作する場合に比べ、１０５〜１０６倍程度の時間が
ががり、これがソフトウェアシミュレーションの最大の
欠点である。

以上、ハードウェアシミュレータおよびソフトウェアシ
ミュレータともに、それぞれ大きな問題点を有しており
、これらの問題点を解決する手段が強く望まれている。

本発明の目的は、与えられた論理回路の接続情報に応じ
て容易に回路を構成でき、しかもハードウェアによって
高速にシミュレーション処理を行うことを可能とした汎
用的な論理回路シミュレーション装置を提供することに
ある。

しかして、本発明は任意の入力を任意の出力に接続する
構成のスイッチ回路と、該スイッチ回路の入力および出
力の一部に接続された単一あるいは複数の正常および／
または故障機能をもつ機能回路とを具備してなるユニッ
トセルをアレイ状態構成すると共に、各ユニットセル内
のスイッチ回路の接続状態の設定および機能回路の状態
の選択を制御する制御回路を設け、ユニットセル間の接
続及び各ユニットセル内の状態を電気的に変更すること
によって、種々の論理回路の実現を可能にするものであ
る。

以下、図面にもとづいて本発明の内容を詳細に説明する
。

第１図は本発明の一実施例にあって、■はユニットセル
、２は制御回路、ＩＬＩｌ、、　ｌＬ１２．・・・ＩＬ
ｌｋはユニットセル左側入力、ＩＵＩＩ、　ＩＵ１２．
・・・ＴＩＪｋはユニットセル上側入力、Ｉ　Ｒ１１，
、Ｉ　Ｒ］２．・・・ＩＲ，ｌｋはユニットセル右側入
力、ＩＤ１．１．　ＩＤ］２．・・・ＩＤ７にはユニッ
トセル下側入力、０ＬＩＩ、　０Ｌ１２．・・・０１Ｊ
ｋはユニットセル左側出力、０ＵＩＩ、　０Ｕ１２．・
・・０Ｕｌｋはユニットセル上側出力、０Ｒ１１，０Ｆ
ｔ１２．・・・ＯＪｋはユニットセル右側出力、０ＤＩ
Ｉ、　０Ｄ１２．・・・０Ｄｌｋはユニットセル下側出
力、ＣＴ１はレジスタ制御線、ＲＤｌはユニットセル状
態読出し線である。

ユニットセル１は２次元アレイ状に配置され、隣接ユニ
ットセル同志が入出力線で結合されている。後述するよ
うに、各ユニットセル１はスイッチ回路と機能回路、該
機能回路の機能を選択するだめのレジスタ、および機能
回路の出力状態を保持するためのレジスタを含んでいる
。制御回路２ハユニツトセル１内のレジスタの値を設定
したり、ユニットセル１の内容を読出したりする機能を
司どる。この場合、ユニットセル１のスイッチ回路およ
び機能回路を制御するレジスタへの内容の設定はレジス
タ制御線ＣＴｌを通して行い、ユニットセル１の状態の
読出しはユニットセル状態読出し線ＲＤＩにより行う。

なお、実施例では、ＣＴｌおよびＲＤｌ線は全ユニット
セルを縦続に接続されているとする。

第２図はユニットセル１の詳細図である。第２図におい
て、２１はスイッチ回路、２２は機能回路、詔は機能選
択用レジスタ、２４は機能回路出力表示用レジスタ、Ｏ
Ｆはスイッチ回路出力、ＩＰ・はスイッチ回路入力であ
る。

スイッチ回路２１は上下左右の隣接ユニットセルおよび
／または同一ユニットセル内の機能回路から入力を受け
、また上下左右の任意の隣接ユニットセルおよび／また
は同一ユニットセル内の機能回路に出力することができ
る。機能回路２２は単一または複数の正常および／また
は故障機能をもつ回路で、機能選択用レジスタ乙にセッ
トされた値によって、どの正常または故障機能を選択す
るかが決まる。機能回路２２の出力値は機能回路出力表
示用レジスタ２４にセットされ、ユニットセル１の外部
（第１図の制御回路２）からユニットセル状態読出し線
ＦｔＤｌを介して読出される。

第８図はスイッチ回路２１の詳細を示したもので、５ｙ
ｉＡＮＤゲ−）、３２．ハデコーダ、′３８はレジスタ
である。ＡＮＤゲート３１はデコーダ３２のデコード出
力（二よってオンとなり、該ＡＮＩ）ゲートを通して、
入力ＩＵ、、　　ＩＬ　　・・・ＩＦの任意のいずれか
一つのものＩＪＩ　　　ＩＪＩ が出力ＯＤ、、、　ＯＬ、、、・・・ＯＦの任意のもの
（＝接続される。デコーダ３２の入力はレジスタ３３か
ら与えられ、レジスタ３３の値はレジスタ制御線ＣＴＩ
を介して制御回路２から設定される。

第４図は機能回路２２の詳細である。第４図において、
４１は正常および／または故障などの機能をもつ機能部
、４２はトライステート・バッファ、４３はデコーダで
ある。トライステート・バッファ４２はデコーダ４３に
よって選ばれたものだけが、対応する機能部ｉの信号値
を出力する。選ばれなかったトライステート・バッファ
の出カイ直はハイインピーダンス値をとる。したがって
、デコーダ４３によって機能部１〜ｎの一つを選択する
ことができ、し７スタ２４に設定される。デコーダ４３
の入力は機能選択用レジスタ乙から与えられ、レジスタ
乙の値はレジスタ制御線ＣＴｌを介して制御回路２から
設定される。

いま、第５図に示すような簡単な論理回路を考えてみる
。ここで、Ａ〜Ｉは論理機能を表わしている。この第５
図の論理回路は、第１図乃至第４図の回路を用いること
により第６図のよう（二実現される。なお、第６図の例
では■ユニットセルに１ゲートを対応させて割当てたが
、複数個のゲートを割当てることも当然可能である。

以上、実施例では、隣接ユニットセル間のデータ転送線
は２本パラレルとして構成した場合を示したが、一般に
ｎ本パラレルとして構成することは当然可能である。ま
た、同じ〈実施例では、レジスタ制御線およびユニット
セル状態読出し線は全ユニットセルを縦続に接続してい
るが、データ転送を高速化するために、例えばユニット
セルの行あるいは列毎にパラレルにレジスタ制御線やユ
ニット状態読出し線を設けることも当然可能である。

以上説明したように、本発明の回路構成によれば、各種
の論理回路を、回路の一部の状態を電気的に書き替える
ことによって実現でき右ので、従来のハードウェアシミ
ュレータを設計・製造するのに比べ、極めて短時間でシ
ミュレータを実現することができる。また、同一のハー
ドウェアを繰返し使用することができるため、従来、各
品種毎に必要とされたハードウェアシミュレータ製造の
コストを大幅に削減することが期待できる。一方、シミ
ュレーション処理速度は従来のノ・−ドウエアシミュレ
ータとボンパラプルなオーダーが達成される。

また、ユニットセル内の機能を正常回路または故障回路
に任意に設定できるので、正常回路の論理シミュレーシ
ョンはもちろん、故障回路を含む論理シミュレーション
も容易に実行でき、テストパターン生成の目的にも利用
できる。

このように、本発明によれば、従来のハードウェアシミ
ュレータとソフトウェアシミュレータの長所を併わせも
つようなシミュレータが実現可能となる。

【図面の簡単な説明】

第１図は本発明による論理回路シミュレーション装置の
一実施例の全体構成図、第２図は第１図におけるユニッ
トセルの一実施例を示す図、第３図は第２図におけるス
イッチ回路部分の詳細図、第４図は第２図における機能
回路部分の詳細図、第５図は論理回路の一例を示す図、
第６図は第５図の論理回路を本発明装置で実現した回路
構成を示す図である。 ■・・・ユニットセル、２・・・制御回路、２１・・・
スイッチ回路、２２・・・機能回路、ｎ・・・機能選択
用レジスタ、２４・・・機能回路出力表示用レジスタ。

Claims (1)

【特許請求の範囲】
1. ｆｌｌ　　任意の入力を任意の出力に接続する構成のス
   イッチ回路と、該スイッチ回路の入力および出力の一部
   に接続された単一あるいは複数の正常および／または故
   障機能をもつ機能回路とを具備してなるユニットセルを
   アレイ状に構成すると共に、各ユニットセル内のスイッ
   チ回路の接続状態の設定および機能回路の状態の選択を
   制御する制御回路を有し、種々の論理回路を構成できる
   ようにしたことを特徴とする論理回路シミュレーション
   装置。