DE2848621C2 - Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung - Google Patents

Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung

Info

Publication number
DE2848621C2
DE2848621C2 DE2848621A DE2848621A DE2848621C2 DE 2848621 C2 DE2848621 C2 DE 2848621C2 DE 2848621 A DE2848621 A DE 2848621A DE 2848621 A DE2848621 A DE 2848621A DE 2848621 C2 DE2848621 C2 DE 2848621C2
Authority
DE
Germany
Prior art keywords
computer
circuit arrangement
memory
controlled
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2848621A
Other languages
English (en)
Other versions
DE2848621A1 (de
Inventor
Klaus Ing.(grad.) 6365 Rosbach Schreiber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telenorma Telefonbau und Normalzeit GmbH
Original Assignee
Telefonbau und Normalzeit GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonbau und Normalzeit GmbH filed Critical Telefonbau und Normalzeit GmbH
Priority to DE2848621A priority Critical patent/DE2848621C2/de
Publication of DE2848621A1 publication Critical patent/DE2848621A1/de
Application granted granted Critical
Publication of DE2848621C2 publication Critical patent/DE2848621C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung, wobei die Funktionseigenschaften von in der Schaltungsanordnung angewandten Bausteinen in einem Speicher eines Rechners abgelegt sind und die Netzwerkbeschreibung der jeweils zu bearbeitenden Schaltungsanordnung in den Rechner eingegeben wird.
Bei der Entwicklung neuer Systeme und Geräte werden immer mehr Simulationsverfahren angewendet, mit deren Hilfe ein logischer Schaltungsentwurf auf seine Richtigkeit geprüft werden kann, ohne daß ein damit hergestelltes Muster zur Verfugung stehen muß. Es werden damit wesentliche Kosten und auch Entwicklungszeit eingespart.
Die Einzelfertigung von meist komplizierten und noch nicht bekannten Probestücken ist oft teurer als die übliche Serienfertigung. Außerdem ist die Anfertigung eines Labormusters oft sehr zeitaufwendig, weil noch keine kompletten Unterlagen bestehen und viele Voraussetzungen neu geschaffen werden müssen. Bis also Gewißheit darüber besteht, ob ein Schaltungsentwurf allen Erfordernissen gerecht wird, vergeht Zeit, wird Material verbraucht, das meist nicht mehr anderweitig verwendet werden kann, und es werden dadurch hohe Kosten verursacht.
Diese Nachteile werden durch die Anwendung von Simulationsprogrammen vermieden. Außerdem können aus den Simulationsprogrammen auch Fehlerdiagnoseprogramme für die spätere Serienfertigung gewonnen werden.
Da die Bedeutung dieser Verfahren aus den genannten Gründen sehr groß ist, wird an vielen Stellen auf verschiedene Arten versucht, die für den jeweiligen Anwendungsfall günstigsten Wege ?.u finden.
In der Zeitschrift »Angewandte Informatik«, Heft 11, 1974, Seite 488 und Heft 1,1975, Seite 33 sind solche mit
ι ο Rechnern durchzuführende Verfahren beschrieben.
Es wird dabei davon ausgegangen, daß jedes angewendete logische Schaltelement für sich in seinen Eigenschaften zu beschreiben ist und außerdem die Netzwerkbeschreibung, also die Verdrahtung der Logikelemente untereinander für den betreffenden zu untersuchenden Schaltungsentwurf bekannt sein muß.
Unter Logikelementen werden meist einfache Verknüpfungsglieder oder einfache bistabile Kippstufen verstanden, deren Eigenschaften entsprechend ihres inneren Aufbaus — z. B. als UND- bzw. ODER-Glieder bekannt sind und in einer sog. Software-Logik-Bibliothek abgelegt werden. Wenn diese Ablage der Eigenschaften, die einen mehr oder weniger großen Speicherraum beansprucht, durchgeführt ist, lassen sich diese Eigenschaften per Programm den jeweils im Schaltungsentwurf eingesetzten Bausteinen räumlich zuordnen und votTi Programm abrufen.
Ist auch die jeweilige Netzwerkbeschreibung, also die Verdrahtung der Gesamtheit aller Logikelemente in den Rechner eingegeben worden, dann kann die Simulation beginnen.
Ausgehend von einem definierten Ausgangszustand der zu simulierenden Schaltungsanordnung werden nun schrittweise die Eingangsparameter verändert und die an den Ausgängen entstehenden Änderungen registriert. Dabei wird immer wieder die Eigenschaft des gerade behandelten Logikelementes in der Software-Logik-Bibliothek abgefragt.
Da diese Logikelemente den Bausteinen und ihren Anschlüssen zugeordnet werden müssen, wird die Software-Logik-Bibliothek umso größer, je mehr Typen von Bausteinen zur Anwendung kommen und je komplexer die einzelnen Bausteine sind. So kommt es beispielsweise vor, daß in einem Baustein 4 Verknüpfungsglieder (TTLSN 7400, 7402 etc.), 12 Verknüpfungsglieder (TTLSN 7474) oder ca. 50 Verknüpfungsglieder (TTL SN 74 193) vorhanden sein können. Durch die immer größer werdenden Integrationsstufen (MSI, LSI) werden die benötigten Speicherkapazitäten für die Software-Logik-Bibliothek immer größer. Da diese Schaltkreise oft sehr speziell ausgelegt sind, ist zudem auch noch eine große Typenvielfalt vorhanden, wodurch der Speicherbedarf noch weiter steigt.
Dagegen werden bei den meisten Schaltungsentwürfen diese hochintegrierten Schaltkreise nur in geringen Stückzahlen eingesetzt, so daß der erhöhte Speicheraufwand für das Ablegen der Eigenschaften eines solchen Bausteines in die Software-Logik-Bibliothek unwirtschaftlich erscheint.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung der im Oberbegriff des Patentanspruches 1 genannten Art so weiterzubilden, daß c.er Auf-
b5 wand an Speicherplatz reduziert wird.
Diese Aufgabe wird durch Merkmale gelöst, wie sie im Patentanspruch 1 angegeben sind.
Mit einem über einen doppelt gerichteten, vom Rech-
ner aus steuerbaren Ein-Ausgabekanal angeschlossenen in natura vorhandenen Baustein lassen sich damit auch Schaltungsanordnungen simulieren, die Logikbausteine enthalten, deren Eigenschaften nicht in der Software-Logik-ßibliothek abgelegt sind. Es müssen also nicht die Eigenschaften aller Bauelemente in Programmsprache übersetzt werden, womit auch Programmierarbeit und -zeit eingespart wird. Durch diese Möglichkeit des externen Anschlusses von Bausteinen kann bei der Anwendung steckbarer Sockel ohne weiteres beim Simulieren eines anderen Schaltungsentwurfs an die gleiche Stelle ein Baustein mit anderen Eigenschaften gesetzt werden. Auch der Anschluß mehrerer Bausteine über jeweils eigene Ein-Ausgabekanäle ist möglich.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand von Zeichnungen näher erläutert. Es zeigt
F i g. 1 die Schaltungsanordnung zur Durchführung des Verfahrens,
F i g. 2 die Schaltungsanordnung des Ein-Ausgabekanals.
Der in Fig. 1 dargestellte Logik-Schaltkreis Ic soll erfindungsgemäß vom Rechner aus mit elektrischen Signalen angesteuert werden, weil seine Eigenschaften für die Durchführung des Simulationsverfahrens eines Schaltungsentwurfes benötigt werden. Zu diesem Zweck wird der Ic auf einen Sockel SO gesetzt, dessen Anschluß-Pins mit einem an den Steuerrechner angeschlossenen Ein-Ausgabekanal verbunden sind.
Von den maximal 16 Eingangsleitungen E werden entsprechend der Pin-Belegung des Ic's die notwendigen Leitungen an die lc-Eingänge verbunden. Mit den ebenfalls maximal 16 Ausgangsieitungen A werden die Ic-Ausgänge beschaltet.
Wenn der Rechner bei einem seiner Programmschritte erkennt, daß ein extern angeschlossenes Bauelement Ic angesteuert werden muß, so werden entsprechende Befehlssignale an den Signalausgängen SA erzeugt und ein Ausgabe-Befehl AB gebildet. Vom Ein-/Ausgabe Kanal E/A-KAN werden daraufhin elektrische Signalpegel an die Eingänge Ede-z Ic geschaltet
An den Ausgängen des Ic entstehen dadurch Signalpegel, die über die Leitungen A am E/A-KAN anliegen. Der Rechner kann nun mit einem Eingabebefehl EB die Ausgangssignale des Ic zu einem vom Programm vorbestimmten Zeitpunkt parallel auf den Leitungen SE übernehmen. Nach Abschluß dieses Vorganges wird über eine Rückstell-Leitung R der E/A Kanal wieder in den Ruhezustand versetzt.
ίο Falls der auf diese Weise angesteuerte Ic speichernde Anordnungen enthält, verbleiben diese in dem durch die erste Ansteuerung hervorgerufenen Zustand bis sie ggf. durch eine weitere Ansteuerung verändert werden. Damit ist auch dieser Baustein immer in einem dem laufenden Simulationsverfahren entsprechenden aktuellen Zustand. Seine Ausgangssignale sind jederzeit vom Programm her abrufbar.
In der F i g. 2 ist eine Detail-Schaltungsanordnung des E/A-Kanals dargestellt. Die vom Rechner kommenden Ausgabesignalleitungen SA 1 bis SA 16 sind mit einem Speicher SP verbunden. Durch das Abgeben eines Ausgabebefehls Aß wird die bistabile Kippstufe A-FF'in die Arbeitslage gekippt, so daß ein Sendetakt ST über das UND-Glied UG 1 zum Speicher gelangen kann. Damit werden die an den Leitungen SA 1 bis SA 16 liegenden Signale in dem Speicher SP übernommen, so daß die an den Ic angeschalteten Eingangsleitungen Ic-E unabhängig von den Leitungen SA 1 bis SA 16 entsprechende Dauersignale führen. Nun können die vom Ic kommenden Ausgangssignale durch einen Eingabebefehl EB vom Rechner übernommen werden, indem dadurch die bistabile Kippstufe E-FFm die Arbeitslage gekippt wird und die Eingabeglieder EG 1 bis EG 16 freigibt. Mit einem Rücksetzbefehl RS werden die bistabilen Kippstufen A-FFund E-FF\n die Ruhelage versetzt, und mit einem Löschbefehl SPL wird der Speicher gelöscht. Damit ist der E/A-Kanal wieder in der Ruhelage und kann bei Bedarf zu einem anderen Zeitpunkt erneut angesteuert werden.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung, wobei die Funktionseigenschaften von in der Schaltungsanordnung angewandten Bausteinen in einem Speicher eines Rechners abgelegt sind und die Netzwerkbeschreibung der jeweils zu bearbeitenden Schaltungsanordnung in den Rechner eingegeben wird, dadurch gekennzeichnet, daß in der zu simulierenden Schaltungsanordnung verwendete Logikschaltkreise (Ic), deren Funktionseigenschaften nicht im Speicher des Rechners abgelegt sind, als reale Bausteine über einen vom Rechner aus steuerbaren Ein-/Ausgabe-Kanai mit elektrischen Signalen angesteuert werden und durch Abgabe elektrischer Signale an ihren Ausgängen ihre Eigenschaften zur Bearbeitung einer Simulation der Funktion einer Schaltungsanordnung entsprechend dem jeweiligen Programmschritt an den Rechner melden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Vorhandensein von mehreren Logikbausteinen, deren Funktionseigenschaften nicht im Speicher des Rechners abgelegt sind, in einer zu simulierenden Schaltungsanordnung jeweils einer über einen von mehreren gleichartigen Ein-/Ausgabe-Kanälen angesteuert wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Ein-/Ausgabe-Kanal einen Speicher enthält zur Zwischenspeicherung der für die Ansteuerung der Eingänge des an den jeweiligen Ein-/Ausgabe-Kanal angeschlossenen Bausteines erforderlichen, vom Rechner abgegebenen Signale.
DE2848621A 1978-11-09 1978-11-09 Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung Expired DE2848621C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2848621A DE2848621C2 (de) 1978-11-09 1978-11-09 Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2848621A DE2848621C2 (de) 1978-11-09 1978-11-09 Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE2848621A1 DE2848621A1 (de) 1980-05-22
DE2848621C2 true DE2848621C2 (de) 1984-05-03

Family

ID=6054246

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2848621A Expired DE2848621C2 (de) 1978-11-09 1978-11-09 Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE2848621C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590581A (en) * 1983-05-09 1986-05-20 Valid Logic Systems, Inc. Method and apparatus for modeling systems of complex circuits
US4635218A (en) * 1983-05-09 1987-01-06 Valid Logic Systems Method for simulating system operation of static and dynamic circuit devices
US4744084A (en) * 1986-02-27 1988-05-10 Mentor Graphics Corporation Hardware modeling system and method for simulating portions of electrical circuits
DE3809771A1 (de) * 1988-03-23 1989-10-05 Bodenseewerk Geraetetech Verfahren zur systemverifikation mit hilfe von computerunterstuetzten entwicklungswerkzeugen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7013032A (de) * 1970-09-03 1972-03-07
US3927371A (en) * 1974-02-19 1975-12-16 Ibm Test system for large scale integrated circuits

Also Published As

Publication number Publication date
DE2848621A1 (de) 1980-05-22

Similar Documents

Publication Publication Date Title
DE19833208C1 (de) Integrierte Schaltung mit einer Selbsttesteinrichtung zur Durchführung eines Selbsttests der integrierten Schaltung
DE10247040A1 (de) Kartenverbinder und Verfahren zur Umsetzung und Unterscheidung der gemeinsamen Kontakte
DE3606650A1 (de) Hardware logik-simulator
DE19581814B4 (de) Halbleiter-Testchip mit waferintegrierter Schaltmatrix
EP0952520A2 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE10230135B4 (de) Verfahren und System zur Erstellung eines Entwurfs und Sicherstellen der Verbindung mehrerer gedruckter Schaltungsplatinen
DE3739993C2 (de)
DE10326317B4 (de) Testsystem zum Testen von integrierten Bausteinen
DE2848621C2 (de) Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung
EP1469320A1 (de) Verfahren zur Generierung von Testersteuerungen
DE3711148A1 (de) Verfahren fuer den entwurf integrierter mikrocomputer und integrierter mikrocomputer mit modularem aufbau
DE10152916A1 (de) Informationsenthaltungseinrichtung für Speichermodule und Speicherchips
DE60001450T2 (de) Vorrichtung zur funktionellen Widergabe einer spezifischen integrierten Halbleiterschaltung und deren Verwendung als Emulationsvorrichtung
DE3532744A1 (de) Anordnung zum programmieren eines festwertspeichers
DE4139153C2 (de) Verfahren zum Programmieren von programmierbaren integrierten Schaltkreisen
DE102005056279A1 (de) Test-Vorrichtung und Verfahren zum Testen von elektronischen Bauelementen
DE2940857C2 (de) Programmierbare Steuerungseinrichtung mit Prozeßankopplung
DE102005007580B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit, welche Schaltungsuntereinheiten aufweist, und Testvorrichtung zur Durchführung des Verfahrens
DE3839539A1 (de) Multikompatible halteeinrichtung fuer zu pruefende leiterplatten bzw. flachbaugruppen, und fuer kontaktstift-traegerplatten und niederhalteplatten zur verwendung in pruefgeraeten
DE3241175C2 (de)
DE10100344A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE3732429A1 (de) Elektronische baugruppe mit einem selbsttestschaltkreis
EP1770564A1 (de) Entwurf einer elektronischen Schaltung
DE3225823A1 (de) Einrichtung zur pruefung von baugruppen und/oder zur verkehrssimulation in einem elektronisch gesteuerten waehlsystem, insbesondere fuer ein digitales fernsprechwaehlsystem
DE19701323A1 (de) Verfahren und Vorrichtung zur Aktualisierung der Betriebssoftware

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: TELENORMA TELEFONBAU UND NORMALZEIT GMBH, 6000 FRA

8331 Complete revocation