DE2848621A1 - Verfahren zur rechnergesteuerten simulation der funktion einer mit logikschaltkreisen aufzubauenden schaltungsanordnung - Google Patents
Verfahren zur rechnergesteuerten simulation der funktion einer mit logikschaltkreisen aufzubauenden schaltungsanordnungInfo
- Publication number
- DE2848621A1 DE2848621A1 DE19782848621 DE2848621A DE2848621A1 DE 2848621 A1 DE2848621 A1 DE 2848621A1 DE 19782848621 DE19782848621 DE 19782848621 DE 2848621 A DE2848621 A DE 2848621A DE 2848621 A1 DE2848621 A1 DE 2848621A1
- Authority
- DE
- Germany
- Prior art keywords
- computer
- circuit arrangement
- input
- controlled
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
- Verfahren zur rechnergesteuerten Simulation der
- Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung Die Erfindung betrifft ein Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung, wobei die Funktionseigenschaften von in der Schaltungsanordnung angewandten Bausteinen in einem Speicher eines Rechners abgelegt sind und die Netzwerkbeschreibung der jeweils zu bearbeitenden Schaltungsanordnung in den Rechner eingegeben wird.
- Bei der Entwicklung neuer Systeme und Geräte werden immer mehr Simulationsverfahren angewendet, mit deren Hilfe ein logischer Schaltungsentwurf auf seine Richtigkeit geprüft werden kann, ohne daß ein damit hergestelltes Muster zur Verfügung stehen muß. Es werden damit wesentliche Kosten und auch Entwicklungszeit eingespart.
- Die Einzelfertigung von meist komplizierten und noch nicht bekannten Probestücken ist oft teurer als die übliche Serienfertigung. Außerdem ist die Anfertigung eines Labormusters oft sehr zeitaufwendig, weil noch keine kompletten Unterlagen bestehen und viele Voraussetzungen neu geschaffen werden müssen. Bis also Gewißheit darüber besteht, ob ein Schaltungsentwurf allen Erfordernissen gerecht wird, vergeht Zeit, wird Material verbraucht, das meist nicht mehr anderweitig verwendet werden kann, und es werden dadurch hohe Kosten verursacht.
- Diese Nachteile werden durch die Anwendung von Simulationsprogrammen vermieden. Außerdem können aus den Simulationsprogrammen auch Fehlerdiagno seprogramme für die spätere Serienfertigung gewonnen werden.
- Da die Bedeutung dieser Verfahren aus den genannten Gründen sehr groß ist, wird an vielen Stellen auf verschiedene Arten versucht, die für den jeweiligen Anwendungsfall günstigsten Wege zu finden.
- In der Zeitsc#lriftAngewand%e Informatikfr, Heft 11, 1974S Seite 488 und Heft 1, 1975, Seite 33 sind solche mit Rechnern durchzuführende Verfahren beschrieben.
- Es wird dabei davon ausgegangen, daß jedes angewendete logische Schaltelement für sich in seinen Eigenschaften zu beschreiben ist und außerdem die Netzwer#beschreibun#, also die Verdrahtung der Logikelemente untereinander für den betreffenden zu untersuchenden Schaltungsentwurf bekannt sein muß.
- Unter Logikelementen werden meist einfache Gatter oder einfache bistabile Kippstufen verstanden, deren Eigenschaften entsprechend ihres inneren Aufbaus - z.B. als NAND-oder NOR-Gatter- bekannt sind und in einer sog.
- Software-Logik-Bibliothek abgelegt werden. Wenn diese Ablage der Eigenschaften, die einen mehr oder weniger großen Speicherraum beansprucht, durchgeführt ist, lassen sich diese Eigenschaften per Programm den jeweils im Schaltungsentwurf eingesetzten Bausteinen räumlich zuordnen und vom Programm abrufen.
- Ist auch die jeweilige Netzwerkbeschreibung, also die Verdrahtung der Gesamtheit aller Logikelemente in den Rechner eingegeben worden, dann kann die Simulation beginnen.
- Ausgehend von einem definierten Ausgangszustand der zu simulierenden Schaltungsanordnung werden nun schrittweise die Eingangsparameter verändert und die an den Ausgängen entstehenden Änderungen registriert. Dabei wird immer wieder die Eigenschaft des gerade behandelten Logikelementes in der Software-Logik-Bibliothek abgefragt.
- Da diese Logikelemente den Bausteinen und ihren Anschlüssen zugeordnet werden müssen, wird die Software-Logik-Bibliothek umso größer, je mehr Typen von Bausteinen zur Anwendung kommen und je komplexer die einzelnen Bausteine sind. So kommt es beispielsweise vor, daß in einem Baustein 4 Gatter (TTL SN 7400, 7402 etc), 12 Gatter (TTL SN 7474) oder ca. 50 Gatter (TTL SN 74193) vorhanden sein können. Durch die immer größer werdenden Integrationsstufen (MSI, LSI) werden die benötigten Speicherkapazitäten für die Software-Logik-Bibliothek immer größer. Da diese Schaltkreise oft sehr speziell ausgelegt sind, ist zudem auch noch eine große Typenvielfalt vorhanden, wodurch der Speicherbedarf noch weiter steigt.
- Dagegen werden bei den meisten Schaltungsentwürfen diese hochintegrierten Schaltkreise nur in geringen Stückzahlen eingesetzt, so daß der erhöhte Speicheraufwand für das Ablegen der Eigenschaften eines solchen Bausteines in die Software-Logik-Bibliothek unwirtschaftlich erscheint.
- Die Aufgabe der Erfindung besteht darin, diese Nachteile zu beseitigen, so daß kein unvertretbar hoher Speicheraufwand entsteht. Die Lösung der Aufgabe geschieht dadurch, m der zu simulierenden Schaltungsanordnung verwendete Logikschaltkreise (Ic), deren Eigenschaften nicht im Speicher des Rechners abgelegt sind, als Baustein üher einen vom Rechner aus steuerbaren Ein-Ausgabekanal mit elektrischen Signalen angesteuert werden und auf diesem Wege ihre Eigenschaften-durch Abgabe elektrischer Signale von ihren Ausgängen-zur programm-mäßigen Bearheitung an den Rechner melden.
- Mit einem über einen doppelt gerichteten, vom Rechner aussteuerbaren Ein-Ausgabekanal angeschlossenen in natura vorhandenen Baustein lassen sich damit auch Schaltungsanordnungen simulieren, die Logikbausteine enthalten, deren Eigenschaften nicht in der Software-Logik-Bibliothek abgelegt sind. Es müssen also nicht die Eigenschaften aller Bauelemente in Programmsprache übersetzt werden, womit auch Programmierarbeit und-zeit eingespart wird. Durch diese Möglichkeit des externen Anschlusses von Bausteinen kann bei der Anwendung steckbarer Sockel ohne weiteres beim Simulieren eines anderen Schaltungsentwurfs an die gleiche Stelle ein Baustein mit anderen Eigenschaften gesetzt werden. Auch der Anschluß mehrerer Bausteine über jeweils eigene Ein-Ausgabekanäle ist möglich.
- Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand von Zeichnungen näher erläutert.
- Es zeigt: Fig.1 Die Schaltungsanordnung zur Durchführung des Verfahrens Fig.2 Die Schaltungsanordnung des Ein-Ausgabekanals.
- Der in Fig.1 dargestellte Logik-Schaltkreis Ic soll erfindungsgemäß vom Rechner aus mit elektrischen Signalen angesteuert werden, weil seine Eigenschaften für die Durchführung des Simulationsverfahren eines Schaltungsentwurf es benötigt werden. Zu diesem Zweck wird der Ic auf einen Sockel5v#esetzt, dessen Anschluß-Pins mit einem an den Steuerrechner angeschlossenen Ein-Ausgabekanal verbunden sind.
- von den maximal 16 Eingangsleitungen E werden entsprechend der Pin-Belegung des Ic's die notwendigen Leitungen an die Ic-Eingänge verbunden. Mit den ebenfalls maximal 16 Ausgangsleitungen A werden die Ic-Ausgänge beschaltet.
- Wenn der Rechner bei einem seiner Programmschritte erkennt, daß ein extern angeschlossenes Bauelement Ic angesteuert werden muß, so werden entsprechende Befehlssignale an den Signal ausgängen SA erzeugt und ein Ausgabe-Befehl AB gebildet. Vom Ein-/husgabe Kanal E/A-KAN werden daraufhin elektrische Signalpegel an die Eingänge E des Ic geschaltet.
- An den Ausgängen des Ic entstehen dadurch Signalpegel, die über die Leitungen A am E/A-KAN anliegen. Der Rechner kann nun mit einem Eingabebefehl EB die Ausgangssignale des Ic zu einem vom Programm vorbestimmten Zeitpunkt parallel auf den Leitungen SE übernehmen. Nach Abschluß dieses Vorganges wird über eine Rückstell-Leitung R der E/A Kanal wieder in den Ruhezustand versetzt.
- Falls der auf diese Weise angesteuerte Ic speichernde Anordnungen enthält, verbleiben diese in dem durch die erste Ansteuerung hervorgerufenen Zustand bis sie ggf. durch eine weitere Ansteuerung verandert werden.
- Damit ist auch dieser Baustein immer in einem dem laufenden Simulationsverfahren entsprechenden aktuellen Zustand. Seine Ausgangssignale sind Jederzeit vom Programm her abrufbar.
- In der Fig.2 ist eine Detail-Schaltungsanordnung des E/A-Kanals dargestellt. Die vom Rechner kommenden Ausgabesignalleitungen SAl bis SAl6 siad mit einem Speicher SP verbunden, Durch das Abgeben eines Ausgabebefehls AB wird die bistabile Kippstufe A-FS in die Arbeitslage gekippt, so daß ein Sendetakt ST über das Gatter UGl zum Speicher gelangen kann. Damit werden die an den Leitungen SAl bis SA16 liegenden Signale in dem Speicher SP übernommen, so daß die an den Ic angeschalteten Eingangsleitungen Ic-E unabhängig von den Leitungen SAl bis SAIG entsprechende Dauersignale führen.
- Nun können die vom Ic kommenden Ausgangssignale durch einen Eingabebefehl EB vom Rechner übernommen werden, indem dadurch die bistabile Kippstufe E-FF in die Arbeitslage gekippt wird und die Eingabegatter EG 1 bis EG16 freigibt. Mit einem Rücksetzbefehl RS werden die bistabilen Kippstufe A-FF und E-FF in die Ruhelage versetzt, und mit einem Löschbefehl SPL wird der Speicher gelöscht. Damit ist der E/A-Kanal wieder in der Ruhelage und kann bei Bedarf zu einem anderen Zeitpunkt erneut angesteuert werden.
- Leerseite
Claims (4)
- Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aurzubauenden Schaltungsanordnung Patentansprüche ( 9 Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung, wobei die Funktionseigenschaften von in der Schaltungsanordnung angewandten Bausteinen in einem Speicher eines Rechners abgelegt sind und die Netzwerkbeschreibung der jeweils zu bearbeitenden Schaltungsanordnung in den Rechner eingegeben wird, dadurch gekennzeichnet, daß in der zu simulierenden Schaltungsanordnung verwendete Logikschaltkreise (Ic), deren Eigenschaften nicht im Speicher des Rechners abgelegt sind, als Baustein über einen vom Rechner aus steuerbaren Ein-Ausgabekanal mit elektrischen Signalen angesteuert werden und auf diesem Wege ihre Eigenschaften-durch Abgabe elektrischer Signale von ihren Ausgängen-zur programm-mäßigen Bearbeitung an den Rechner melden.
- 2.Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß jeder an einen Ein-Ausgabekananal angeschlossene Baustein entsprechend der jeweils auftretenden Programmschritte beim Bearbeiten des Teils der gesamten Schaltungsanordnung, in dem sich ein solcher Baustein befindet, angesteuert wird.
- 3.Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Vorhandensein von mehreren Logikbausteinen, deren Eigenschaften nicht im Speicher des Rechners abgelegt sind, in einer zu simulierenden Schaltungsanordnung jeweils einer über einen von mehreren gleichartigen Ein-Ausgabekanälen angesteuert wird.
- 4.Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß in der Schaltungsanordnung des Ein-Ausgabekanals ein Speicher enthalten ist zur Zwischenspeicherung der für die Ansteuerung der Eingänge des an den Kanal angeschlossenen Bausteines erforderlichen, vom Rechner abgegebenen Signale.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2848621A DE2848621C2 (de) | 1978-11-09 | 1978-11-09 | Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2848621A DE2848621C2 (de) | 1978-11-09 | 1978-11-09 | Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2848621A1 true DE2848621A1 (de) | 1980-05-22 |
DE2848621C2 DE2848621C2 (de) | 1984-05-03 |
Family
ID=6054246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2848621A Expired DE2848621C2 (de) | 1978-11-09 | 1978-11-09 | Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2848621C2 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0129017A2 (de) * | 1983-05-09 | 1984-12-27 | Valid Logic Systems, Inc. | Verfahren und Gerät zur Modellierung von komplexen Schaltungssystemen |
EP0153445A2 (de) * | 1984-01-30 | 1985-09-04 | Valid Logic Systems, Inc. | Verfahren zur Modellierung von Systembetrieb von statischen und dynamischen Schaltungseinrichtungen |
US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
DE3809771A1 (de) * | 1988-03-23 | 1989-10-05 | Bodenseewerk Geraetetech | Verfahren zur systemverifikation mit hilfe von computerunterstuetzten entwicklungswerkzeugen |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2141811A1 (de) * | 1970-09-03 | 1972-03-09 | Philips Nv | Verfahren und Anordnung zum digitalen Simulieren von digitalen Rechenmaschinenkonfigurationen |
US3927371A (en) * | 1974-02-19 | 1975-12-16 | Ibm | Test system for large scale integrated circuits |
-
1978
- 1978-11-09 DE DE2848621A patent/DE2848621C2/de not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2141811A1 (de) * | 1970-09-03 | 1972-03-09 | Philips Nv | Verfahren und Anordnung zum digitalen Simulieren von digitalen Rechenmaschinenkonfigurationen |
US3927371A (en) * | 1974-02-19 | 1975-12-16 | Ibm | Test system for large scale integrated circuits |
Non-Patent Citations (1)
Title |
---|
DE-Z.: ETZ-A Bd. 91(1970)H.11, S. 599-604 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0129017A2 (de) * | 1983-05-09 | 1984-12-27 | Valid Logic Systems, Inc. | Verfahren und Gerät zur Modellierung von komplexen Schaltungssystemen |
EP0129017A3 (en) * | 1983-05-09 | 1986-08-06 | Valid Logic Systems, Inc. | Method and apparatus for modeling systems of complex circuits |
EP0153445A2 (de) * | 1984-01-30 | 1985-09-04 | Valid Logic Systems, Inc. | Verfahren zur Modellierung von Systembetrieb von statischen und dynamischen Schaltungseinrichtungen |
EP0153445A3 (en) * | 1984-01-30 | 1986-08-13 | Valid Logic Systems, Inc. | Method for simulating system operation of static and dynamic circuit devices |
US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
DE3809771A1 (de) * | 1988-03-23 | 1989-10-05 | Bodenseewerk Geraetetech | Verfahren zur systemverifikation mit hilfe von computerunterstuetzten entwicklungswerkzeugen |
Also Published As
Publication number | Publication date |
---|---|
DE2848621C2 (de) | 1984-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19833208C1 (de) | Integrierte Schaltung mit einer Selbsttesteinrichtung zur Durchführung eines Selbsttests der integrierten Schaltung | |
DE69713784T2 (de) | Rekonfigurierbares rechnersystem | |
DE69315576T2 (de) | Verfahren und testanlage zur entwicklung einer integrierten schaltung. | |
DE2359258A1 (de) | Echtzeitsteuerungsanordnung fuer eine simulationsvorrichtung | |
DE3606650A1 (de) | Hardware logik-simulator | |
DE19510902A1 (de) | Emulation eines Mehrtor-Speichers unter Verwendung von Markierregistern | |
DE2219918A1 (de) | Programmierbares Steuergerät | |
DE10034405B4 (de) | Verfahren und System zum Programmieren von FPGAs auf PC-Karten ohne zusätzliche Hardware | |
EP0500973B1 (de) | EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM | |
DE112018002316T5 (de) | Codeabdeckungsverfolgung für ein mikrocontroller-programm | |
EP0563597A2 (de) | Asic-Prototyper | |
EP1469320A1 (de) | Verfahren zur Generierung von Testersteuerungen | |
DE2848621A1 (de) | Verfahren zur rechnergesteuerten simulation der funktion einer mit logikschaltkreisen aufzubauenden schaltungsanordnung | |
DE69122001T2 (de) | Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle | |
DE10135966A1 (de) | Verfahren zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung | |
DE3916811C2 (de) | ||
DE69915788T2 (de) | Mikrokontrollgerät mit Fehlerbeseitigungsunterstützung | |
DE4233271C2 (de) | Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion | |
DE60001450T2 (de) | Vorrichtung zur funktionellen Widergabe einer spezifischen integrierten Halbleiterschaltung und deren Verwendung als Emulationsvorrichtung | |
DE10152916A1 (de) | Informationsenthaltungseinrichtung für Speichermodule und Speicherchips | |
DE3885935T2 (de) | Digitaler In-Circuit-Prüfer mit Kanalspeicherlöschschutz. | |
EP3848763A1 (de) | Qualifizierung eines gerätetreibers für ein gerät | |
DE10343346B4 (de) | Verfahren zum Prüfen einer elektrischen Schaltung und Einrichtung zur Durchführung des Verfahrens | |
DE3241175C2 (de) | ||
DE2025864C2 (de) | Verfahren zur elektrischen Funktionsprüfung von elektrischen Grundbausteinen und Vorrichtung zur Durchführung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TELENORMA TELEFONBAU UND NORMALZEIT GMBH, 6000 FRA |
|
8331 | Complete revocation |