DE10034405B4

DE10034405B4 - Verfahren und System zum Programmieren von FPGAs auf PC-Karten ohne zusätzliche Hardware

Info

Publication number: DE10034405B4
Application number: DE10034405A
Authority: DE
Inventors: Heinz Baier
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1999-08-11
Filing date: 2000-07-14
Publication date: 2006-09-28
Anticipated expiration: 2020-07-15
Also published as: CN1203434C; US6976118B1; KR20010067048A; JP3644590B2; JP2001101017A; SG91880A1; CA2311420A1; TW440845B; KR100393404B1; CN1284681A; DE10034405A1

Abstract

Das Konzept der Erfindung umfaßt ein Verfahren und eine Schaltungsanordnung zum Programmieren oder Aktualisieren von elektronischen Hardware-Schaltungen ohne manuellen Eingriff in die Schaltungen. Außerdem umfaßt die erfindungsgemäße Schaltungsanordnung eine EEPROM-Vorrichtung (12), eine FPGA-Vorrichtung (16), der über ein Computerbussystem und ein zwischengeschaltetes MUX-Element zugänglich ist, und ein MUX-Element (14), das zwischen diese Vorrichtungen geschaltet ist. DOLLAR A Weiterhin besitzt die Schaltungsanordnung eine PROM-Vorrichtung (10), in der Steuerdaten für die ordnungsgemäße Erkennung des FPGA durch das Bussystem enthalten sind, sowie eine Logik, die zum Programmieren der EEPROM-Vorrichtung mit einer EEPROM-FPGA-Schnittstelle wie der JTAG-Schnittstelle (Joint Test Action Group) benutzt werden kann. Das erwähnte MUX-Element kann so gesteuert werden, daß es entweder den PROM oder den EEPROM oder das FPGA zum Auslesen von Daten auswählt, um das FPGA richtig mit dem Bussystem zu verbinden und eine Konfiguration des FPGA mit dem Inhalt des EEPROM zu initialisieren. DOLLAR A Während einer ersten Folge von Schritten wird das FPGA dazu benutzt, den EEPROM wie oben beschrieben mit dem von einer Platte empfangenen Schema zu programmieren. Dann wird das MUX-Element so geschaltet, daß es vom EEPROM lesen und das entwickelte Schema, das darin programmiert ist, wie vorgesehen in das FPGA einspeisen kann. Der PROM hat nur die Aufgabe, dem FPGA die Information zu liefern, die notwendig ...

Description

1. HINTERGRUND DER ERFINDUNG
1.1 GEGENSTAND DER ERFINDUNG
Die vorliegende Erfindung betrifft das Gebiet der Programmierung von feldprogrammierbaren Gattern (fieldprogrammable gate arrays – FPGAs). Speziell geht es darum, ihre Nutzung beim Gebrauch durch den Endanwender und bei der Entwicklung von Schaltungen zu verbessern, indem bei den feldprogrammierbaren Gattern einige neue Funktionen implementiert werden.
1.2 BESCHREIBUNG UND NACHTEILE DES STANDS DER TECHNIK
In der Regel werden feldprogrammierbare Gatter, im folgenden mit der Abkürzung FGPA bezeichnet, verwendet, um Computerfunktionen zu implementieren, die elementare, hardwarebezogene Funktionen zur Steuerung der Grundfunktionen von Peripheriegeräten wie Bildschirmen, Druckern, Netzwerkkarten usw. steuern.
Außerdem werden sie in Anwendungen eingesetzt, die umfangreiche arithmetische Berechnungen erfordern, z.B. Multiplikations- und Additionsoperationen, die in Grafikverarbeitungsanwendungen sehr schnell ausgeführt werden müssen.
FPGA werden zur Implementierung von Funktionalitäten eingesetzt, die in einer großen Anzahl (bis zu einer Million) miteinander verbundener Schaltungen implementiert werden. Solche großen Schaltungen werden mit Hilfe einer speziellen Hardware geplant und realisiert, z.B. mit der Hardware-Vorrichtung von Byte BlasterMV, die entweder an die serielle oder an die parallele Schnittstelle der Workstation angeschlossen ist, die ihrerseits als Entwicklungsplattform mit dedizierten Software-Tools verwendet wird.
Dies ist in 2 zu sehen, wo eine PCI-Karte 18 schematisch als mit einer Zusatzhardware 32 außerhalb des PCs verbunden dargestellt ist. Eine Logik 34 dient dazu, das FPGA 16 mit den dafür zu entwickelnden Konfigurationsdaten zu steuern und zu programmieren und ihm die Konfigurationsdaten zu liefern, die notwendig sind, daß die PCI-Karte beim Systemstart vom Bussystem erkannt wird. Solche Umgebungen, die dem Stand der Technik entsprechen, erfordern entweder zusätzliche Hardware oder programmierbare Festwertspeicher, die hier im folgenden als PROMs bezeichnet werden. Das Entwicklungsschema, das die neue Funktionalität enthält, wird in den PROM eingespeist, der sich auf der PC-Karte befindet, die mit dem FPGA entwickelt werden soll. Wenn danach die Workstation des Entwicklers eingeschaltet wird, steuert und konfiguriert der PROM das FPGA. Dann kann die Funktionalität des FPGA im laufenden Betrieb getestet werden. Wenn eine weitere Aktualisierung des Schemas notwendig ist, muß ein neuer PROM verwendet werden, da der alte nicht mit neuen Daten beschrieben werden kann.
Alternativ können anstelle von PROMs auch elektrisch löschbare PROMs, im folgenden als EEPROMs bezeichnet, verwendet werden. Diese können im Fall einer Aktualisierung neu beschrieben werden; dazu ist aber externe Hardware erforderlich, wie auch zur Steuerung des Schreibprozesses in den EEPROM.
In den Fällen bei der Entwicklung der FPGA-Funktionalität, oder wenn ein Endbenutzer eine PC-Karte 16 mit dem FPGA austauscht, weil die Funktionalität in dieser Karte aktualisiert oder erweitert wird, ist deshalb ein manueller Zugriff auf die betreffende Karte erforderlich, um im letzteren Fall die Karte durch eine andere zu ersetzen oder um, im Fall eines FPGA-Entwicklers, zumindest den zum Programmieren des FPGA verwendeten PROM zu ersetzen.
Das gleiche gilt im Prinzip auch, wenn statt einer Aktualisierung eine neue Funktionalität in einem FPGA implementiert werden soll.
Jeder manuelle Zugriff auf PC-Karten verursacht aber zusätzliche Arbeit und beinhaltet das Risiko, andere Hardware, die im Gehäuse des Computers angeschlossen ist, zu beschädigen, z.B. durch statische Aufladung an Stellen, die darauf empfindlich reagieren.

US Patent 5,628,028 offenbart ein verfahren, um Funktionalität, wie sie auf PCMCIA Karten vorhanden ist, zu konfigurieren. Die PCMCIA-Karte trägt dabei ein für Konfigurationszwecke zu programmierendes FPGA. Die Konfigurationsdaten für das FPGA, die das Programmierschema enthalten, werden von der Festplatte eines Host Computers (Entwicklungs-Workstation) in seinen Systemspeicher geladen und von dort über einen separaten, auf der PCMCIA- Karte implementierten Interface Chip, und eine separat vorgesehene Steuerschaltung in das FPGA geladen. Dies ist für den FPGA notwendig, um die Daten zu bekommen, die benötigt werden, um den FPGA zu programmieren oder umzuprogrammieren. Dabei sind folgende Nachteile erkennbar:
Zum einen ist eine zusätzliche Hardware, ein separater Chip, (PCMCIA Interface chip 26) notwendig, der relativ hohe Kosten verursacht und auch Chipfläche belegt. Zum anderen ist der FPGA Entwickler an seine Host-Workstation gebunden, denn dort im System-Memory liegen die Konfigurationsdaten für den FPGA, die seine Entwicklung beinhalten. Ein Wechsel der PCMCIA Steckkarte auf eine andere Workstation, z.B., eines Kollegen, ist damit nicht möglich, ohne die gesamte Entwicklungsumgebung (Entwicklungstool, Personalisierungsdaten und FPGA Konfigurationsdaten) ebenfalls auf die andere Workstation zu migrieren, bzw. zu kopieren.

1.3 AUFGABEN DER ERFINDUNG

Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein alternatives Verfahren und eine Schaltung mit alternativ gewählten technischen Vorgaben bereitzustellen, um die Verwendung von FPGAs bei der Nutzung durch Endbenutzer und bei der Entwicklung von Schaltungen, in denen neue Funktionalitäten in den FPGAs implementiert werden, zu verbessern.

2. KURZBESCHREIBUNG UND VORTEILE DER ERFINDUNG

Diese Aufgaben der Erfindung werden durch die in den unabhängigen Ansprüchen definierten Merkmale erreicht.

Das Konzept der Erfindung umfaßt ein Verfahren und ein System zum zum Aktualisieren von elektronischen Hardware-Schaltungen ohne manuellen Eingriff in die Schaltungen.

Gemäß einem der grundlegenden Konzepte der Erfindung wird vorgeschlagen, zuerst einen PROM oder einen EEPROM auf der betreffenden Karte anzuschließen. Auf diesen soll seriell zugegriffen werden, und er soll einen seriellen Datenstrom in das FPGA einspeisen, der notwendig ist, wenn das FPGA dem Bussystem des Computers, z.B. einem PCI-Bus, bekannt gemacht werden soll, und der ferner benötigt wird, damit über einen konventionellen Treiber auf die Karte zugegriffen werden kann. Wie bereits erwähnt, wird das FPGA beim nächsten Einschalten des Computers automatisch vom PROM konfiguriert, das Voraussetzung dafür ist, daß die PCI-Karte vom BIOS des Computers richtig erkannt wird.

Außerdem umfaßt die erfindungsgemäße Schaltungsanordnung einen EEPROM und ein FPGA, der über ein Computerbussystem und ein zwischengeschaltetes MUX-Element zugänglich ist.

Ferner ist in der Schaltungsanordnung der PROM so gestaltet, daß er Steuerdaten für die richtige Erkennung des FPGA durch das Bussystem sowie eine Logik enthält, die zum Programmieren des EEPROM mit einer EEPROM-FPGA-Schnittstelle wie der von JTAG (Joint Test Action Group) verwendet werden kann. Gemäß der vorliegenden Erfindung kann das erwähnte MUX- Element so gesteuert werden, daß es entweder den PROM oder den EEPROM oder das FPGA zum Auslesen von Daten auswählt, um das FPGA richtig mit dem Bussystem zu verbinden und eine Konfiguration des FPGA mit dem Inhalt des EEPROM zu initialisieren.

Die oben beschriebene Schaltunganordnung kann dazu verwendet werden, verschiedene Aktualisierungen des FPGA-Inhalts ohne physischen Eingriff in die Karte vorzunehmen. Wie dies erreicht wird, soll im folgenden kurz beschrieben werden:
Während einer ersten Folge von Schritten wird das FPGA dazu benutzt, den EEPROM wie oben beschrieben mit dem von einer Platte empfangenen Schema zu programmieren. Dann wird das MUX-Element so geschaltet, daß es vom EEPROM lesen und das entwickelte Schema, das darin programmiert ist, wie vorgesehen in das FPGA einspeisen kann. Der PROM hat nur die Aufgabe, dem FPGA die Information zu liefern, die notwendig ist, damit die PC-Karte beim Systemstart vom BIOS erkannt wird. Es ist deshalb ein charakteristisches Merkmal der vorliegenden Erfindung, daß das FPGA auf zweifache Weise konfiguriert ist, zum einen, um die gewünschte Plattenkommunikation zu initialisieren und zum andern, um den EEPROM-Inhalt zu rekonfigurieren.

Das erfindungsgemäße Verfahren und die Schaltung haben gegenüber dem beschriebenen Stand der Technik den Vorteil, daß FGPAs programmiert werden können, ohne daß physisch auf die Karte mit dem FPGA zugegriffen wird. Dadurch verringern sich die durchschnittliche Entwicklungszeit und die Kosten.

Außerdem wird für den Computer keine zusätzliche Hardware benötigt.

Weiterhin ist es möglich, eine generische PC-Karte zu entwickeln, die leicht umprogrammiert werden kann, um eine höhere Funktionalität zu realisieren. Oder es kann eine ganz neue Funktionalität implementiert werden – falls dies gewünscht wird. Die vorliegende Erfindung steigert also die Flexibilität der FPGA-Hardware, da diese nun nicht mehr nur für einen einzigen Zweck benutzt werden kann.

3. KURZBESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird exemplarisch beschrieben und ist nicht durch die Gestalt der Figuren in den beigefügten Zeichnungen eingeschränkt. Die Zeichnungen haben folgenden Inhalt:
1 ist eine Schemazeichnung eines Strukturdiagramms, in dem die wesentlichen Elemente der Schaltung gemäß einer bevorzugten Ausführungsform der Erfindung dargestellt sind.
2 ist eine Schemazeichnung eines Strukturdiagramms, in dem die wesentlichen Elemente einer Schaltung nach dem Stand der Technik dargestellt sind.
3 ist eine Schemazeichnung eines Blockdiagramms, in dem die wesentlichen Schritte des Verfahrens gemäß einem ersten und einem zweiten Aspekt der vorliegenden Erfindung dargestellt sind.
4. BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Unter allgemeiner Bezugnahme auf die Figuren und speziell auf 1 werden im folgenden die wesentlichen Elemente der erfindungsgemäßen Schaltung beschrieben.
Ein PROM 10 und ein EEPROM 12 sind über ein Multiplexerelement 14 mit einem FPGA 16 auf der generischen PCI-Karte, die nach der vorliegenden Erfindung hergestellt werden soll, verbunden. Die PCI-Karte ist durch die gestrichelten Linien mit der Bezugszahl 18 dargestellt. Auf der rechten Seite des FPGAs stehen 40 Leitungen als Ein-/Ausgangsleitungen zur Verfügung; diese stellen die Verbindung des PCI-Bussystems des Computers dar.
Von PROM 10 und EEPROM 12 sind eine Taktsignalleitung und eine Datenleitung an die entsprechenden Eingänge von MUX 14 angeschlossen. Ein Taktsignal- und Datenleitungspaar führt vom MUX zu den entsprechenden Eingängen im FPGA 16.
Das MUX-Element 14 kann über eine Leitung MUX CTL gesteuert werden, um Daten vom PROM zu lesen, wenn die Leitung inaktiv 10 ist, oder um Daten vom EEPROM 12 zu lesen, wenn die Leitung aktiv geschaltet ist.
Außerdem gibt es vier Anschlüsse TCK, TDI, TMS und TDO zwischen FPGA 16 und EEPROM 12, um den EEPROM vom FPGA zu programmieren wie oben beim Stand der Technik beschrieben.
Außerdem gibt es eine Signalleitung INIT_CONFIG von einem Ausgang des FPGA 16 zu einem Eingang des EPROM 12, dessen Funktionsweise weiter unten beschrieben wird.
PROM 10 enthält alle Konfigurationsdaten, die zum Konfigurieren des FPGA erforderlich sind, damit dieser beim Hochfahren des Computers vom BIOS als am PCI-Bus angeschlossenes Gerät erkannt und über einen Gerätetreiber angesprochen wird. Weiter umfaßt er die gesamte Logik, die benötigt wird, um den EEPROM 12 wie oben beschrieben mit der JTAG-Schnittstelle zu programmieren.
Im folgenden werden die wesentlichen Schritte der Programmierung des EEPROM und des FPGA unter zusätzlicher Bezugnahme auf 3 beschrieben.
Nach dem Einschalten (Schritt 110) wird das FPGA automatisch über den PROM-Inhalt konfiguriert (Schritt 120). Das FPGA signalisiert seine Anwesenheit, nachdem er vom BIOS abgefragt wird. Das FPGA enthält die PCI-Zielgerätefunktion und kann auf diese Weise mit einem Gerätetreiber kommunizieren.
In dem Fall, der den ersten Aspekt des erfindungsgemäßen Verfahrens darstellt, wird der zum Programmieren des FPGA verwendete EEPROM mit einer neuen, aktualisierten Version des oben erwähnten FPGA-Entwicklungsschemas programmiert, was der JA-Verzweigung in Entscheidungsblock 130 entspricht. Jedes dem Stand der Technik entsprechende Gerät liest das Schema, d.h. die Konfigurationsdaten, z.B. von einer Platte (Schritt 140), auf die sie vom Schemaentwicklungs-Tool geschrieben wurde, und programmiert diese Daten mittels der oben erwähnten speziellen Funktion, die im FPGA implementiert ist, in den EEPROM 12 (Schritt 150).
Speziell werden, wie nach dem Stand der Technik, die dedizierten JTAG-Signale TCK (Taktsignal), TDI (Dateneingang), TMS (Modusauswahl) und TDO (Datenausgang) verwendet, wie in 1 zu sehen ist. Damit ist die Programmierung des EEPROMs abgeschlossen.
Dann wird der Prozeß, der das FPGA 16 mit dem Inhalt des EEPROMs 12 konfiguriert, gestartet, indem die sogenannte Card_INIT-Funktion über über Signalleitung INIT_CONFIG aktiviert wird. Dieser Programmstartschritt wird von einer im FPGA implementierten Funktion gesteuert.
Und zwar wird der MUX 14 in Schritt 160 über die Leitung MUX CTL so geschaltet, daß die Signale auf den Leitungen CLK und DATA des EEPROMs 12 in das FPGA 16 eingespeist werden. Wenn die Leitung INIT_CONFIG tatsächlich aktiviert wird (Schritt 170), wird das FPGA mit dem Inhalt des EEPROMs konfiguriert (Schritt 180). Damit ist die Programmierung des FPGAs abgeschlossen (Schritt 130). Sie kann mit einer neuen, aktualisierten Version des Schemas wiederholt werden, indem einfach die soeben beschriebenen Schritte erneut ausgeführt werden.
Beim zweiten Aspekt des erfindungsgemäßen Verfahrens ist der EEPROM 12 bereits umprogrammiert. Damit sind solche Fälle abgehandelt, in denen die Entwicklung eines neuen FPGA-Konfigurationsschemas abgeschlossen ist.
In diesem Fall wird das in 3 dargestellte Verfahren nach der Startprozedur (Schritt 110 mit Beteiligung des PROM) fortgesetzt (Schritt 120), wobei in Entscheidungsblock 130 die NEIN-Verzweigung gewählt und dann Schritt 160 ausgeführt wird wie oben beschrieben.
In der obigen Spezifikation wurde die Erfindung unter Bezugnahme auf eine spezielle, exemplarische Ausführungsform beschrieben. Es ist jedoch klar, daß verschiedene Abwandlungen und Änderungen dieser Ausführungsform möglich sind, ohne daß dadurch der größere Rahmen der Erfindung, wie er in den angehängten Ansprüchen definiert wird, gesprengt würde. Die Spezifikation und die Zeichnungen sind deshalb nicht restriktiv, sondern rein illustrativ zu verstehen.
Es ist jedoch zu beachten, daß die erfindungsgemäßen Konzepte unabhängig von dem Bussystem sind, das in dem PC mit der FPGA-Schemaentwicklungsumgebung verwendet wird.

10: PROM
12: EEPROM
14: MUX
16: FPGA
18: PCI-Karte
32: externe Hardware
34: Logik
110 bis 190: Schritte, Entscheidungen des erfindungsgemäßen
: Verfahrens

Claims

Ein Verfahren zum Programmieren feldprogrammierbarer Gate-Arrays (FPGA) (16) mit Konfigurationsdaten gemäß einem durch ein Entwicklungs-Tool auf einem Computer entwickelten Schema, mit dem Schritt: a) Lesen (140) des Schemas durch einen Gerätetreiber von einer Speichervorrichtung des Computers, wobei das Verfahren durch folgende Schritte gekennzeichnet ist: b) Einprogrammieren (150) des Schemas mit Hilfe einer im FPGA (16) implementierten dedizierten Funktion in einen EEPROM (12), der über ein MUX-Element (14) mit dem FPGA (16) verbunden ist, c) Schalten (160) des MUX-Elementes (14), damit vom EEPROM (12) in das FPGA (16) eingelesen werden kann, und d) Starten (170, 180) des Programmierens des FPGA (16), indem das Schema vom EEPROM (12) in das FPGA (16) eingespeist wird.
Ein Verfahren zur Verwendung eines FPGA (16) mit Konfigurationsdaten, die in einem über ein MUX-Element (14) an das FPGA (16) angeschlossenen EEPROM (12) gespeichert sind, wobei das Verfahren durch folgende Schritte gekennzeichnet ist: a) Steuern (160) des MUX-Elementes (14), damit vom EEPROM (12) in das FPGA (16) eingelesen werden kann, und b) Starten (170, 180) des Programmierens des FPGA (16), indem ein der Konfiguration des FPGA (16) dienendes Schema vom EEPROM (12) in das FPGA (16) eingespeist wird.
Eine Hardware-Schaltungsanordnung, umfassend eine PROM-Vorrichtung (10), eine EEPROM-Vorrichtung (12), eine FPGA-Vorrichtung (16), auf die über ein Computer- Bussystem und ein zwischen die Vorrichtungen geschaltetes MUX-Element (14) zugegriffen werden kann, wobei die Schaltungsanordnung dadurch gekennzeichnet ist, daß a) die PROM-Vorrichtung (10) so angeordnet ist, daß sie Steuerdaten für die ordnungsgemäße Erkennung des FPGA (16) durch das Bussystem umfaßt, und eine Logik vorhanden ist, die zum Programmieren der EEPROM- Vorrichtung (12) mit einer EEPROM-FPGA-Schnittstelle verwendet werden kann, b) das MUX-Element (14) so gesteuert werden kann, daß es die PROM-Vorrichtung auswählt, wobei mittels der von der PROM-Vorrichtung gelesenen Daten das FPGA ordnungsgemäß an das Bussystem angeschlossen wird, oder daß es die EEPROM-Vorrichtung und die FPGA-Vorrichtung so auswählt, daß von der EEPROM-Vorrichtung Daten gelesen werden und daß das Konfigurieren des FPGAs mit den von der EEPROM-Vorrichtung gelesenen Daten initialisiert wird.
Eine Hardware-Schaltungsanordnung nach Anspruch 3, die von einer PCI-Karte umfasst wird, wobei die PCI-Karte von einem PC-Systembus erkannt werden kann.