KR100445636B1 - 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법 - Google Patents

에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법 Download PDF

Info

Publication number
KR100445636B1
KR100445636B1 KR10-2002-0033636A KR20020033636A KR100445636B1 KR 100445636 B1 KR100445636 B1 KR 100445636B1 KR 20020033636 A KR20020033636 A KR 20020033636A KR 100445636 B1 KR100445636 B1 KR 100445636B1
Authority
KR
South Korea
Prior art keywords
computer system
memory
test
fpga
pci
Prior art date
Application number
KR10-2002-0033636A
Other languages
English (en)
Other versions
KR20030096657A (ko
Inventor
윤영식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0033636A priority Critical patent/KR100445636B1/ko
Priority to US10/359,729 priority patent/US7188276B2/en
Priority to GB0310013A priority patent/GB2391359B/en
Publication of KR20030096657A publication Critical patent/KR20030096657A/ko
Application granted granted Critical
Publication of KR100445636B1 publication Critical patent/KR100445636B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

에프피지에이(FPGA)와 다수개의 프로그램 가능한 메모리 모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트 방법이 개시된다. 본 발명의 컴퓨터 시스템 테스트 장치는 콘트롤러, 프로그램 가능한 메모리 모듈 그리고 FPGA를 포함한다. 콘트롤러는 컴퓨터 시스템의 테스트 기능을 제공한다. 프로그램 가능한 메모리 모듈은 컴퓨터 시스템의 주변 장치들의 사양 데이터를 저장하는 데, 컴퓨터 시스템의 기능을 버전 별로 나누어 해당 버전별로 사양 데이터들을 각각 저장한다. 프로그램 가능한 메모리 모듈에는 PCI 호스트 콘트롤러, 메모리 콘트롤러, 위상 동기부, 인터럽트 콘트롤러, 중재부, UART 또는 타이머에 관한 사양 데이터가 저장된다. FPGA는 프로그램 가능한 메모리 모듈들 중 선택되는 하나의 메모리 모듈의 데이터에 따라 프로그래밍된다. 따라서, 본 발명의 컴퓨터 시스템 테스트 장치는 FPGA 내에 버스 브릿지 회로를 내장하지 않기 때문에, FPGA의 프로그램 가능 영역이 넓어지고 입출력 포트들을 많이 요구하는 주변 장치들의 연결이 용이하다.

Description

에프피지에이와 다수개의 프로그램 가능한 메모리 모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트 방법{Computer system test device using FPGA and programmable memory modules and the test method thereof}
본 발명은 컴퓨터 시스템 테스트에 관한 것으로, FPGA와 다수개의 프로그램 가능한 메모리 모듈을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트 방법에 관한 것이다.
오늘날 컴퓨터 시스템 기술의 발달로, 기존 컴퓨터 시스템에다가 사용자 요구에 따른 많은 주변 장치들을 연결하여 사용하는 것이 가능해지고 있다. 예를 들어, 컴퓨터 시스템은 내장형 또는 외장형 주변 장치들을 설치하여 데이터 저장 또는 데이터 억세스(access)를 수행한다. 이러한 주변 장치들로는 내장형 또는 외장형 하드 드라이버들(hard drives), 컴팩트 디스크 플레이어(compact disc player), 디지털 비디오 디스크 플레이어(digital video disc player, DVD), 기입가능 컴팩트 디스크(compact disc recordables, CD-Rs) 등이 있다.
이러한 주변 장치들의 상호 연결이 가능하기 위해서, 컴퓨터 시스템은 IDE(Integrated Drive Electronics) 컨넥터(connector)와 PCI(Peripheral Component Interconnect) 컨넥터(connector)가 내장된 마더 보드(motherboard)를 사용한다. IDE 컨넥터는 주로 내장형 디바이스들, 예컨대 하드 드라이버들과 CD-ROM 드라이버들의 연결에 사용된다. PCI 컨넥터는 호스트 어댑터 카드(host adapter card)가 꽂히는 데, 호스트 어댑터 카드는 내장형 또는 외장형 디바이스 모두의 연결을 가능하게 한다.
이러한 컴퓨터 시스템을 개발하는 일련의 과정에 있어서, 컴퓨터 시스템과 주변 장치들과의 상호 연결 및 동작을 확인하는 테스트가 필요하다. 이 테스트 과정의 하나로써, PCI 호스트 콘트롤러(host controller) 테스트가 있다. PCI 호스트 콘트롤러는 컴퓨터 시스템 내 시스템 버스와 주변 장치들이 연결되는 PCI 버스 사이의 데이터 통신(data communication)에 관여한다. 데이터 통신이란 시스템 버스의 사용여부를 판별하고 시스템 버스의 사용을 요구하는 주변 장치들의 리퀘스트(request) 신호에 응답하여 시스템 버스의 사용을 허용하는 것을의미한다. PCI 호스트 콘트롤러 테스트를 위해서는 그 이전에 주변 장치들에 대한 기능 정보들을 미리 저장하는 데, 주로 FPGA(Field Programmable Gate Array)에다가 프로그래밍하여 저장한다.
컴퓨터 시스템을 에뮬레이션(emulation)하기 위해 FPGA에다가 주변 장치 정보를 프로그래밍하는 기술이 미국 특허 제6,057,708에 기술되어 있다. 상기 '708 특허에 의하면, FPGA는 그 내부에 버스 브릿지(bus bridge) 회로, 프로그래머블 로직 어레이(programmable logic array), 전용 내부 버스(dedicated internal bus) 그리고 전용 버스 인터페이스 회로들(dedicated bus interface circuits)을 포함한다. FPGA는 버스 브릿지 회로를 통하여 외부 버스와 연결되고, 전용 버스 인터페이스 회로들은 전용 내부 버스에 연결된다. 프로그래머블 로직 어레이는 사양 로직 블록(configurable logic blocks)과 프로그래머블 인터컨넥터 회로(programmable interconnect circuitry)를 포함하고, 사양 로직 블록은 프로그래머블 인터컨넥터 회로를 통하여 전용 버스 인터페이스 회로와 각각 연결된다.
그런데, 상기 '708특허는 버스 브릿지 회로를 외부 버스와 연결시키기 위해 FPGA의 몇 개의 입출력 핀들을 사용한다. 이렇게 FPGA의 입출력 핀들의 개수가 고정되면, 입출력 포트(port)를 많이 요구하는 주변 장치의 연결이 불가능하게 되는 문제점이 발생한다. 또한, FPGA 내부에 버스 브릿지 회로를 내장하기 때문에 버스 브릿지 회로가 차지하는 블록만큼 FPGA의 프로그래밍 가능한 영역이 줄어드는 문제점이 발생한다.
본 발명의 목적은 버스 브릿지 회로를 사용하지 않고 컴퓨터 시스템의 테스트가 가능한 컴퓨터 시스템 테스트 장치를 제공하는 데 있다.
본 발명의 다른 목적은 상기 컴퓨터 시스템 테스트 장치의 테스트 방법을 제공하는 데 있다.
도 1은 본 발명의 일실시예에 따른 컴퓨터 시스템 테스트 장치를 나타내는 도면이다.
도 2는 도 1의 EPROM 모듈을 나타내는 도면이다.
도 3은 도 1의 PCI 슬롯을 나타내는 도면이다.
도 4는 도 1의 메모리 인터페이스 카드를 나타내는 도면이다.
도 5는 본 발명에 따른 컴퓨터 시스템 테스트 장치의 테스트 방법을 나타내는 도면이다.
상기 목적을 달성하기 위하여, 본 발명의 컴퓨터 시스템 테스트 장치는, 컴퓨터 시스템의 주변 장치들의 사양 데이터를 각각 저장하는 복수의 프로그램 가능한 메모리 모듈들 그리고 테스트 동안 상기 주변 장치들의 기능을 에뮬레이션하기 위해, 상기 복수의 프로그램 가능한 메모리 모듈들 중 선택된 하나의 메모리 모듈에 저장된 사양 데이터에 따라서 프로그램되는 FPGA(Field Programmable Gate Array)를 포함한다. 상기 FPGA는 PCI-호스트 콘트롤러 로직 블록 및 메모리 콘트롤러 로직 블록을 포함한다. 상기 프로그램 가능한 메모리 모듈들은 컴퓨터 시스템의 기능을 버전 별로 나누어 해당 버전별로 사양 데이터들을 각각 저장한다. 메모리 모듈에는 PCI 호스트 콘트롤러, 메모리 콘트롤러, 위상 동기부, 인터럽트 콘트롤러, 중재부, UART 또는 타이머에 관한 사양 데이터가 저장된다.
컴퓨터 시스템 테스트 장치는 프로그램 가능한 메모리 모듈들 중 하나를 선택하는 메모리 모듈 제어부를 더 구비한다. 컴퓨터 시스템 테스트 장치는 주변 장치들과 연결되는 오디오 어댑터 카드, 근거리 통신 인터페이스 카드, SCSI 인터페이스 카드 또는 PCI-ISA 확장 카드가 꽂히는 슬롯을 더 구비한다. 컴퓨터 시스템 테스트 장치는 컴퓨터 시스템이 수행하는 기능에 따른 시스템 메모리, 버퍼 메모리, 캐쉬 메모리 또는 그래픽 메모리와 연결되는 메모리 인터페이스 카드를 더 구비한다.
상기 다른 목적을 달성하기 위하여, 본 발명은 컴퓨터 시스템의 사양 데이터를 버전별로 저장하는 다수개의 프로그램 가능한 메모리들과 프로그램 가능한 메모리 모듈들 중 선택되는 하나의 상기 메모리 모듈의 데이터대로 프로그램되는 FPGA를 포함하는 컴퓨터 시스템에 있어서, 컴퓨터 시스템의 테스트 방법은 소정의 테스트 프로그램을 다운로드하는 단계와, 테스트 프로그램을 실행하는 단계와, 컴퓨터 시스템 내 모든 인터럽트들을 디세이블시키는 단계와, 컴퓨터 시스템과 연결되는 PCI 주변 장치들을 초기화시키는 단계와, 테스트 프로그램의 PCI 테스트 메뉴 중 하나의 테스트 항목을 선택하는 단계와, 테스트 항목을 실행하는 단계를 포함한다.
따라서, 본 발명에 의하면, 컴퓨터 시스템 테스트 장치는 FPGA 내에 버스 브릿지 회로를 내장하지 않기 때문에, FPGA의 프로그램 가능 영역이 넓어지고 입출력 포트들을 많이 요구하는 주변 장치들의 연결이 용이하다. 또한, 컴퓨터 시스템 테스트 장치는 컴퓨터 시스템의 사양 데이터를 버전별로 저장하는 다수개의 EPROM 모듈을 내장하기 때문에, EPROM 모듈의 교체를 위한 수동식 액세스(manual access) 작업을 없애고 컴퓨터 시스템의 테스트 소요 시간이 줄어든다.
이하, 본 명세서는 프로그램 가능한 메모리 모듈들 중의 하나인 EPROM 메모리 모듈을 포함하는 컴퓨터 시스템 테스트 장치에 대하여 기술한다. 컴퓨터 시스템 테스트 장치 내 EPROM 메모리 모듈은 하나의 예로써 설명된다. 따라서, 본 발명의 사상이 EPROM 메모리 모듈에 한정되지 않음은 물론이다.
본 발명의 일실시예에 따른 컴퓨터 시스템 테스트 장치가 도 1에 도시되어 있다. 도 1에서, 컴퓨터 시스템 테스트 장치(100)는 콘트롤러(110), FPGA(120), 시스템 버스(115), EPROM 모듈부(130), EPROM 모듈 제어부(135), PCI 슬롯(140), PCI 버스(145), 메모리 인터페이스 카드(150), 시스템 클럭 회로(160), UART부(Universal Asynchronous Receiver/Transmitter)(170) 그리고 리셋 회로(180)를 포함한다. 콘트롤러(110)는 컴퓨터 시스템의 연산기능을 수행하는 CPU 코아 블록과 컴퓨터 시스템을 테스트하기 위한 테스트 코아 블록을 내재한다. 콘트롤러(110)는 컴퓨터 시스템 테스트 장치(100)에 대한 전반적인 제어를 수행한다.
FPGA(120)는 이후에 설명될 EPROM 모듈부(130)에서 선택되는 하나의 EPROM에 저장된 데이터로 프로그래밍된다. EPROM에는 컴퓨터 주변 기기의 기능을 제어하는 데 사용되는 프로그램들이 저장되는데, FPGA(120)는 컴퓨터 주변 기기의 사양(configuration)대로 구현된다. FPGA(120)는 PCI 호스트 콘트롤러(121), 메모리 콘트롤러(122), 위상동기부(PLL, Phase Lock Loop, 123), 인터럽트 콘트롤러(124), 중재부(125), UART(126) 그리고 타이머(127) 등과 같은 로직 블록들(configurable logic blocks)을 포함한다. 로직 블록들(121-127)은 추후 설명되는 EPROM 모듈부(130)에 저장된 데이터로 각각 프로그래밍된다. PCI 호스트 콘트롤러(121)는 PCI 슬롯(140)에 연결되는 주변 장치들을 콘트롤러(110)와 데이터 전송 가능하게 한다. 메모리 콘트롤러(122)는 메모리 인터페이스 카드(150)에 연결되는 메모리 칩들을 콘트롤러(110)와 데이터 전송 가능하게 한다.
위상동기부(123)는 컴퓨터 시스템에서 사용되는 클럭 신호들의 동기를 맞추어 컴퓨터 시스템 동작의 동기를 맞춘다. 인터럽트 콘트롤러(124)는 PCI 슬롯(140)에 꽂히는 주변 장치들과 콘트롤러(110)로부터 발생되는 인터럽트를 제어한다. 중재부(125)는 주변 장치들로부터 요구되는 시스템 버스(115) 사용 요구를 중재하여 콘트롤러(110) 또는 주변 장치에게 시스템 버스(115) 사용 우선권을 준다.UART(126)는 UART부(170)에 연결되는 모뎀 등의 통신용 장치와 콘트롤러(110)와의 데이터 전송을 제어한다. 타이머(127)는 컴퓨터 시스템 내의 시간을 조정한다.
EPROM 모듈부(130)는 다수개의 EPROM 모듈들(131, 132, 133)을 포함한다. 각 모듈(131, 132, 133)에 내장된 EPROM에는 앞서 설명한 FPGA(120)의 구성 요소들, PCI 호스트 콘트롤러(121), 메모리 콘트롤러(122), 위상동기부(PLL, Phase Lock Loop, 123), 인터럽트 콘트롤러(124), 중재부(125), UART(126) 그리고 타이머(127) 등에 관한 정보 데이터들이 코드화되어 저장되어 있다. 이 코드 데이터들은 컴퓨터 주변 기기의 기능을 수행하는 실행 파일(execution file)로써 "이미지(image)"라고도 불리는 바이너리 파일(binary file)이다.
각각의 EPROM 모듈(131, 132, 133)은 버전(version)을 달리하여 주변 장치의 사양(configuration) 데이터를 저장한다. 이는 주변 장치의 기능을 수정하거나 확장하는 경우, EPROM 모듈의 교체를 위한 수동식 액세스(manual access) 작업을 없애고 이로 인하여 컴퓨터 시스템의 테스트 소요 시간을 줄이기 위함이다. 그리고, 수동식 억세스 작업은 컴퓨터 시스템 보드 상의 민감한 부분을 정전하에 의해 손상시킬 수 있기 때문이다. 그래서, 컴퓨터 시스템 테스트 장치(100)는 각 EPROM 모듈(131, 132, 133)에다가 해당 버전의 사양 데이터들을 미리 저장해 두었다가 선택되는 하나의 EPROM 모듈(131, 132, 133) 데이터에 따라 FPGA(120)를 구현한다. EPROM 모듈 선택부(135)는 소정의 선택신호들(CS1, CS2, CS3)을 발생시켜 해당 선택신호들(CS1, CS2, CS3)에 응답하는 각각의 EPROM 모듈(131, 132, 133)을 선택한다.
도 2는 하나의 EPROM 모듈(131)을 나타내는 도면이다. EPROM 모듈(131)에는 다수개의 EPROM 메모리 칩들(201, 202, 203)이 병렬적으로 배열되고, 각 EPROM 메모리 모듈(201,202,203)은 모듈 핀들(TDI, TCK, TDO, TMS, GND, VDD, PDATA, nPGM, nINIT, DONE, CCLK)을 통하여 앞서 설명한 FPGA(120)와 연결된다. 모듈 핀들(TDI, TCK, TDO, TMS, GND, VDD, PDATA, nPGM, nINIT, DONE, CCLK)은 JTEG에서 표준으로 정한 신호들로서, EPROM 메모리 칩들(201, 202, 203)을 액세스하거나 FPGA(120, 도 1)를 프로그래밍하는 데 사용된다.
도 3은 PCI 슬롯(140)을 나타내는 도면이다. PCI 슬롯(140)은 오실레이터(OSC, 141)와 클럭 분배기(143)에서 제공되는 클럭 신호에 동기된다. PCI 슬롯(140)에는 오디오 어댑터 카드, 그래픽 어댑터 카드, 근거리 통신(LAN) 인터페이스 카드, SCSI(Small Computer System Interface) 인터페이스 카드 그리고 PCI-ISA 확장(expansion) 카드가 꽂힌다. 오디오 어댑터 카드는 스피커를 통하여 소리(audio) 출력을 제어하고, 그래픽 어댑터 카드는 디스플레이 모니터를 통하여 화면(visual) 출력을 제어한다. LAN 인터페이스 카드는 컴퓨터 시스템을 근거리 통신망과 연결시킨다. SCSI 인터페이스 카드는 CD-ROM 드라이버, 스캐너(scanner) 또는 고속 SCSI 디스크 드라이버(high speed SCSI disk drive)를 제어한다. PCI-ISA 확장 카드는 ISA 버스에 연결되는 키보드(keyboard), 마이크로폰(microphone) 그리고 마우스(mouse)를 PCI 버스(145)와 연결시킨다. PCI 슬롯(140)과 연결되는 주변 장치들은 PCI 버스(145)와 앞서 설명한 FPGA(120, 도 1) 내 PCI 호스트 콘트롤러(121, 도 1)에 의해 시스템 버스(115, 도 1)를 통하여 콘트롤러(110, 도1)와 연결된다.
도 4는 메모리 인터페이스 카드(150)를 나타내는 도면이다. 메모리 인터페이스 카드(150)에는 컴퓨터 시스템에서 수행하는 기능 측면에 따른 시스템 메모리, 버퍼 메모리, 캐쉬 메모리 그리고 그래픽 메모리 등이 연결된다. 이 메모리들로는 예컨대, 롬(ROM), SDRAM(151), 플레쉬 메모리(152), SRAM(153) 또는 EEPROM(154) 등이 있다. 이 메모리들은 메모리 인터페이스 버스(155)와 FPGA(120, 도 1) 내 메모리 콘트롤러(122, 도 1)에 의해 시스템 버스(115)를 통하여 콘트롤러(110, 도 1)와 연결된다.
다시, 도 1로 돌아가서, 시스템 클럭 회로(160)는 컴퓨터 시스템 내에서 사용되는 클럭 신호들을 발생시키는 데, 이 클럭 신호들은 FPGA(120) 내 위상동기부(123)에 의해 동기화되어 컴퓨터 시스템을 동기화시킨다. UART부(170)는 모뎀이나 프린터 또는 다른 시리얼 장치(serial device)들의 시리얼 데이터 전송 즉, RS-232C 방식을 제어한다. RS-232C 방식은 9핀 또는 25핀 포트를 사용하는 데이터 전송 방식으로 당업자에게 잘 알려진 통신 방식이다. 리셋 회로(180)는 콘트롤러(110)와 FPGA(120)에 연결되고 컴퓨터 시스템의 리셋 동작에 따라 콘트롤러(110)와 FPGA(120)를 리셋시킨다.
따라서, 본 발명의 컴퓨터 시스템 테스트 장치(100)는 FPGA(120) 내에 버스 브릿지 회로를 내장하지 않기 때문에, FPGA(120)의 프로그램 가능 영역이 넓어진다. 그리고, 종래에 버스 브릿지 회로를 통해 입출력되는 포트들이 고정됨으로 인해 주변 장치의 연결이 제한되었던 것에 비하여, 컴퓨터 시스템 테스트장치(100)는 입출력 포트들을 많이 요구하는 주변 장치들의 연결이 용이하다.
도 5는 본 발명에 따른 컴퓨터 시스템 테스트 장치(100, 도 1)를 테스트하는 방법을 나타낸다. 먼저, 컴퓨터 시스템 테스트 장치(100, 도 1) 내 FPGA(120, 도 1)는 선택되는 하나의 EPROM 메모리 모듈(131, 132, 133, 도 1)에 저장된 사양 데이터대로 프로그래밍되어 있다. 컴퓨터 시스템 테스트 장치(100, 도 1)의 테스트 방법은 제1 내지 9 단계로 이루어진다. 제1 단계는 소정의 테스트 프로그램을 다운로드한다(502). 테스트 프로그램은 사용자의 필요에 의해 다양하게 구성된다. 제2 단계는 제1 단계에서 다운로드한 테스트 프로그램을 실행한다(504), 제3 단계는 컴퓨터 시스템 테스트 장치(100, 도 1) 내 모든 인터럽트들을 디세이블시킨다(506). 제4 단계는 PCI 관련 주변장치들을 초기화시킨다(508).
이 후, 제5 단계는 PCI 테스트 메뉴가 뜨는 데(510), 이 메뉴에는 PCI 사양 테스트, PCI 메모리 테스트, PCI IO 테스트, PCI 레지스터 테스트, PCI 버스 스캔, 슬롯 번호 변경, PCI-DMA 테스트, MMU 테스트, 메모리 독출, 메모리 기입, PCI 버스 리셋 등이 있다. 제6 단계는 제5 단계의 메뉴 중 하나의 테스트 항목을 선택한다(514). 제7 단계는 선택된 테스트 항목 내 서브 메뉴가 뜬다(516). 제8 단계는 서브 메뉴 중 서브 항목을 선택한다(518). 제9 단계는 컴퓨터 시스템 테스트 장치의 테스트를 실행한다(520). 이상의 테스트를 계속할 것인가(522) 여부에 따라 제 5단계로 이동하거나, 테스트를 끝내게 된다.
이상에서, 본 발명은 실시예들을 들어 기술하였지만 이는 예시적인 것에 불과하며 본 발명의 기술적 사상 및 범위를 제한하거나 한정하는 것은 아니다. 그러므로, 본 발명의 기술적 사상 및 범위를 벗어나지 않는 한도 내에서 다양한 변화 및 변경이 가능함은 물론이다.
PCI-호스트 콘트롤러 및 메모리 콘트롤러에 대한 검증을 위하여 FPGA 내에 버스 브릿지 회로를 내장하는 종래의 방식 대신에 PCI-호스트 콘트롤러 로직 블록과 메모리 콘트롤러 로직 블록을 FPGA에 포함함으로써 FPGA의 프로그램 가능 영역이 넓어진다. 그리고, 종래에 버스 브릿지 회로를 통해 입출력되는 포트들이 고정됨으로 인해 주변 장치의 연결이 제한되었던 것에 비하여, 컴퓨터 시스템 테스트 장치는 버스 브릿지 회로를 사용하지 않기 때문에, 입출력 포트들을 많이 요구하는 주변 장치들의 연결이 용이하다. 따라서, PCI-호스트 콘트롤러 및 메모리 콘트롤러에 대한 검증이 용이하다.
또한, 컴퓨터 시스템 테스트 장치는 컴퓨터 시스템의 사양 데이터를 버전별로 저장하는 다수개의 EPROM 모듈을 내장하기 때문에, EPROM 모듈의 교체를 위한 수동식 액세스(manual access) 작업을 없애고 컴퓨터 시스템의 테스트 소요 시간이 줄어든다.

Claims (8)

  1. 복수의 주변 장치들을 포함하는 컴퓨터 시스템을 테스트하기 위한 장치에 있어서:
    상기 컴퓨터 시스템의 주변 장치들의 사양 데이터를 각각 저장하는 복수의 프로그램 가능한 메모리 모듈들; 그리고
    테스트 동안 상기 주변 장치들의 기능을 에뮬레이션하기 위해, 상기 복수의 프로그램 가능한 메모리 모듈들 중 선택된 하나의 메모리 모듈에 저장된 사양 데이터에 따라서 프로그램되는 FPGA(Field Programmable Gate Array)를 포함하되;
    상기 FPGA는, PCI 슬롯을 통하여 주변 장치들과 연결되는 PCI-호스트 콘트롤러 로직 블록 및 메모리 인터페이스 카드를 통하여 메모리와 연결되는 메모리 콘트롤러 로직 블록을 포함하고, 상기 테스트 동안, 상기 PCI-호스트 콘트롤러 로직 블록 및 상기 메모리 콘트롤러 로직 블록과 연결된 주변 장치들에 대한 테스트가 수행되는 것을 특징으로 하는 컴퓨터 시스템 테스트 장치.
  2. 제1항에 있어서, 상기 메모리 모듈들은
    상기 컴퓨터 시스템의 기능을 버전 별로 나누어 해당 버전별로 상기 사양 데이터들이 각각 저장되는 것을 특징으로 하는 컴퓨터 시스템 테스트 장치.
  3. 제1항에 있어서, 상기 메모리 모듈에는
    PCI 호스트 콘트롤러, 메모리 콘트롤러, 위상 동기부, 인터럽트 콘트롤러, 중재부, UART 또는 타이머에 관한 사양 데이터가 저장되는 것을 특징으로 하는 컴퓨터 시스템 테스트 장치.
  4. 제1항에 있어서, 상기 컴퓨터 시스템 테스트 장치는
    상기 프로그램 가능한 메모리 모듈들 중 하나를 선택하는 메모리 모듈 제어부를 더 구비하는 것을 특징으로 하는 컴퓨터 시스템 테스트 장치.
  5. 제1항에 있어서, 상기 컴퓨터 시스템 테스트 장치는,
    상기 컴퓨터 시스템이 수행하는 기능에 따른 시스템 메모리, 버퍼 메모리, 캐쉬 메모리 또는 그래픽 메모리와 연결되는 메모리 인터페이스 카드를 더 구비하는 것을 특징으로 하는 컴퓨터 시스템 테스트 장치.
  6. 제1 항에 있어서, 상기 컴퓨터 시스템 테스트 장치는
    상기 컴퓨터 시스템이 수행하는 기능에 따른 시스템 메모리, 버퍼 메모리, 캐쉬 메모리 또는 그래픽 메모리와 연결되는 메모리 인터페이스 카드를 더 구비하는 것을 특징으로 하는 컴퓨터 시스템 테스트 장치.
  7. 컴퓨터 시스템의 사양 데이터를 버전별로 저장하는 다수개의 프로그램 가능한 메모리들과 상기 프로그램 가능한 메모리 모듈들 중 선택되는 하나의 상기 메모리 모듈의 데이터대로 프로그램되는 FPGA를 포함하는 상기 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템의 테스트 방법은
    소정의 테스트 프로그램을 다운로드하는 단계;
    상기 테스트 프로그램을 실행하는 단계;
    상기 컴퓨터 시스템과 연결되는 PCI 주변 장치들을 초기화시키는 단계;
    상기 테스트 프로그램의 PCI 테스트 메뉴 중 하나의 테스트 항목을 선택하는 단계; 및
    상기 테스트 항목을 실행하는 단계를 구비하는 것을 특징으로 하는 컴퓨터 시스템 테스트 방법.
  8. 제7항에 있어서, 상기 컴퓨터 시스템 테스트 방법은
    상기 컴퓨터 시스템 내 모든 인터럽트들을 디세이블시키는 단계를 더 구비하는 것을 특징으로 하는 컴퓨터 시스템 테스트 방법.
KR10-2002-0033636A 2002-06-17 2002-06-17 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법 KR100445636B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0033636A KR100445636B1 (ko) 2002-06-17 2002-06-17 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법
US10/359,729 US7188276B2 (en) 2002-06-17 2003-02-06 Apparatus and method for testing a computer system by utilizing FPGA and programmable memory module
GB0310013A GB2391359B (en) 2002-06-17 2003-04-30 Apparatus and method for testing a computer system by utilizing FPGA and programmable memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033636A KR100445636B1 (ko) 2002-06-17 2002-06-17 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법

Publications (2)

Publication Number Publication Date
KR20030096657A KR20030096657A (ko) 2003-12-31
KR100445636B1 true KR100445636B1 (ko) 2004-08-25

Family

ID=29728679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0033636A KR100445636B1 (ko) 2002-06-17 2002-06-17 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법

Country Status (3)

Country Link
US (1) US7188276B2 (ko)
KR (1) KR100445636B1 (ko)
GB (1) GB2391359B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101782852B1 (ko) * 2015-06-14 2017-10-23 아던트 시스템즈 아이엔씨 엔드포인트 에뮬레이션을 이용한 빈 엔드포인트 슬롯의 초기 열거법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7337104B2 (en) * 2005-02-03 2008-02-26 International Business Machines Corporation Device emulation in programmable circuits
KR100778459B1 (ko) * 2006-05-26 2007-11-21 (주) 컴파스 시스템 복수의 전자장치를 프로그램, 소거 및 검증하는 장치
US7562162B2 (en) * 2007-04-25 2009-07-14 At&T Intellectual Property I, L.P. Systems and methods for distributed computing utilizing a smart memory apparatus
US7925794B2 (en) * 2007-08-17 2011-04-12 At&T Intellectual Property I, L.P. Systems and methods for localizing a network storage device
CN101995546B (zh) * 2010-11-16 2013-02-27 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN102680838B (zh) * 2012-05-31 2014-08-13 重庆大学 基于双树复小波变换的电能质量监测识别方法及系统
CN103217610B (zh) * 2013-05-13 2015-06-17 南京灿能电力自动化有限公司 一种适于电能质量瞬态事件捕捉和处理的装置
CN104199366A (zh) * 2014-09-16 2014-12-10 中国人民解放军63983部队 龙芯2f处理器控制及通信端口扩展模块
US9971733B1 (en) 2014-12-04 2018-05-15 Altera Corporation Scalable 2.5D interface circuitry
US9494651B2 (en) 2015-01-08 2016-11-15 Honeywell Limited Method for testing embedded systems
CN105045753B (zh) * 2015-07-13 2017-11-03 哈尔滨工业大学 基于fpga的pci总线控制器及控制方法
CN105279127B (zh) * 2015-11-25 2017-12-08 哈尔滨工业大学 一种基于PCI或PCIe总线的FPGA程序下载系统及方法
WO2018209673A1 (zh) * 2017-05-19 2018-11-22 深圳配天智能技术研究院有限公司 一种现场可编程门电路及其在线测试方法
CN111313666B (zh) * 2019-10-18 2021-10-22 苏州浪潮智能科技有限公司 一种大功率输出通道的高可靠性控制装置、系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065663A (ko) * 1998-01-15 1999-08-05 구본준 단일칩 마이크로 컨트롤러 유닛
JP2000122890A (ja) * 1998-10-12 2000-04-28 Dainippon Printing Co Ltd 回路試作装置および回路検証装置
US6057708A (en) * 1997-07-29 2000-05-02 Xilinx, Inc. Field programmable gate array having a dedicated internal bus system
KR20000034907A (ko) * 1998-11-17 2000-06-26 김만복 전자 회로 설계 검증 장치 및 방법
KR20010067048A (ko) * 1999-08-11 2001-07-12 포만 제프리 엘 필드 프로그램가능 게이트 어레이를 프로그래밍하는 방법및 시스템
EP1178324A2 (en) * 2000-08-02 2002-02-06 International Business Machines Corporation Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits
KR20020070005A (ko) * 2001-02-28 2002-09-05 삼성전자 주식회사 모뎀 기능 테스트를 위한 에뮬레이션 에이직 칩

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2549256B1 (fr) * 1983-06-22 1985-11-29 Philips Ind Commerciale Procede et machine automatiques pour tester simultanement des systemes informatiques
US5825202A (en) * 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
US6202090B1 (en) * 1997-12-11 2001-03-13 Cisco Technology, Inc. Apparatus and method for downloading core file in a network device
IES20000160A2 (en) * 2000-02-29 2001-10-17 Internat Test Technologies A Method and system for testing microprocessor-based boards in a manufacturing environment
US6681354B2 (en) * 2001-01-31 2004-01-20 Stmicroelectronics, Inc. Embedded field programmable gate array for performing built-in self test functions in a system on a chip and method of operation
JP4465577B2 (ja) * 2001-04-19 2010-05-19 ソニー株式会社 情報処理装置および方法、情報処理システム、記録媒体、並びにプログラム
US6874107B2 (en) * 2001-07-24 2005-03-29 Xilinx, Inc. Integrated testing of serializer/deserializer in FPGA
US6757849B2 (en) * 2001-08-03 2004-06-29 Hewlett-Packard Development Company, L.P. System and method for developing customized integration tests and network peripheral device evaluations
US6839874B1 (en) * 2002-02-28 2005-01-04 Xilinx, Inc. Method and apparatus for testing an embedded device
US20050132022A1 (en) * 2003-12-12 2005-06-16 International Business Machines Corporation Computer system with LAN-based I/O

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057708A (en) * 1997-07-29 2000-05-02 Xilinx, Inc. Field programmable gate array having a dedicated internal bus system
KR19990065663A (ko) * 1998-01-15 1999-08-05 구본준 단일칩 마이크로 컨트롤러 유닛
JP2000122890A (ja) * 1998-10-12 2000-04-28 Dainippon Printing Co Ltd 回路試作装置および回路検証装置
KR20000034907A (ko) * 1998-11-17 2000-06-26 김만복 전자 회로 설계 검증 장치 및 방법
KR20010067048A (ko) * 1999-08-11 2001-07-12 포만 제프리 엘 필드 프로그램가능 게이트 어레이를 프로그래밍하는 방법및 시스템
EP1178324A2 (en) * 2000-08-02 2002-02-06 International Business Machines Corporation Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits
KR20020070005A (ko) * 2001-02-28 2002-09-05 삼성전자 주식회사 모뎀 기능 테스트를 위한 에뮬레이션 에이직 칩

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101782852B1 (ko) * 2015-06-14 2017-10-23 아던트 시스템즈 아이엔씨 엔드포인트 에뮬레이션을 이용한 빈 엔드포인트 슬롯의 초기 열거법

Also Published As

Publication number Publication date
GB2391359A (en) 2004-02-04
US20030233207A1 (en) 2003-12-18
US7188276B2 (en) 2007-03-06
KR20030096657A (ko) 2003-12-31
GB2391359B (en) 2004-10-13

Similar Documents

Publication Publication Date Title
KR100445636B1 (ko) 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법
EP0911735B1 (en) Microprocessor test system
CN112005211B (zh) 用于在异构片上系统内创建和隔离多个域的方法和系统
US7917348B2 (en) Method of switching external models in an automated system-on-chip integrated circuit design verification system
US20070050758A1 (en) Creating a behavioral model of a hardware device for use in a simulation environment
KR100764921B1 (ko) 장치 이뉴머레이션을 위한 가상 ｒｏｍ
US5758099A (en) Plug and play protocol for bus adapter card
US6829751B1 (en) Diagnostic architecture using FPGA core in system on a chip design
GB2350706A (en) Debugging semiconductor integrated circuit device with processor
JPH11242646A (ja) アクセサリ内資源オフセット機構
US20070043548A1 (en) Verifying a simulated hardware environment for a simulated device under test
US5809227A (en) Detecting the presence of a device on a computer system bus by measuring the response time of data signals on bus, and maximizing system performance based on that response time
US20060212768A1 (en) Verification circuitry for master-slave system
EP1552404B1 (en) Deferred tuple space programming of expansion modules
US5515530A (en) Method and apparatus for asynchronous, bi-directional communication between first and second logic elements having a fixed priority arbitrator
US20050144436A1 (en) Multitasking system level platform for HW/SW co-verification
KR100216870B1 (ko) 컴퓨터의 바이오스 공용 장치 및 공용 방법
JP2001184226A (ja) メモリブロックを有するデジタルシステムおよびメモリのブロックのエミュレーティング方法
US20080294421A1 (en) Hard Disk Drive Adapter For Emulating Hard Disk Drive Interface
US6820219B1 (en) Integrated testing method for concurrent testing of a number of computer components through software simulation
CN108733479B (zh) 卸载固态硬盘卡的方法以及使用该方法的装置
CN117480498A (zh) 在运行时间为裸金属服务器动态提供PCIe器件
WO2005031563A2 (en) Accessing configuration registers by automatically changing an index
Torroja et al. Design for reusability: Generic and configurable designs
US20050125611A1 (en) Control procedure selection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee