JP2000122890A - 回路試作装置および回路検証装置 - Google Patents

Abstract

(57)【要約】 【課題】 設計した回路データをＦＰＧＡにプログラム
するだけでその機能を実現でき、且つ再利用できる回路
試作装置を提供する。更には、そのような回路試作装置
を用い、ＰＣにより、ＦＰＧＡにプログラムでき、且
つ、得られた回路を検証することができる回路試作装置
を提供する。 【解決手段】 ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔ
ｅｒの略語）を用い、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇ
ｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙの略語）にプ
ログラムされた回路を検証する回路検証装置であって、
ＰＣ内部にあるＰＣＩバスやＩＳＡバス等の拡張バスに
接続するためのインターフェース部と、設計した回路を
実現するためのＦＰＧＡと、このＦＰＧＡをプログラム
するためのＦＰＧＡプログラム部とを備えている回路試
作部と、ＰＣとを有し、回路試作部のインターフェース
部を介して、ＰＣからの信号により、ＦＰＧＡをプログ
ラムして検証する回路を試作し、且つ、ＰＣからの入力
信号により、該検証する回路に入力を行い、該検証する
回路からの出力信号を得て検証を行うものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，ＡＳＩＣ（Ａｐｐ
ｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａ
ｔｅｄ Ｃｉｒｃｕｉｔの略語）やＦＰＧＡ（Ｆｉｅｌ
ｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ
の略語）などをターゲットとして設計した電子回路設計
において、実際にＬＳＩを含めたハードウエアを製造す
る前に、設計した回路の動作を検証するための回路を試
作する回路試作装置と、検証する回路を試作し、且つ試
作された回路を検証する回路検証装置に関するものであ
る。

【０００２】

【従来の技術】従来、ＡＳＩＣやＦＰＧＡなどをターゲ
ットとして設計した電子回路の動作の検証は、コンピュ
ーター上のシミュレーションで行っていた。そして、複
数のＬＳＩや他の機器と組み合わせた、システムレベル
の検証を行う場合は、設計した回路を実装したブレッド
ボードを製作して行っていた。これら従来のブレッドボ
ードでは、検証対象の回路に与える入力信号は、外部の
回路で発生させて供給していた。また、検証対象の回路
からの出力信号は外部の回路や測定器に接続し、動作結
果の評価を行っていた。一方、従来のＦＰＧＡのプログ
ラムは、ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙの略語）に設計した回路の情
報を書き込んでおいて、そこからデータをＦＰＧＡに書
き込む方法や、ＦＰＧＡをプログラムするためのコネク
タを設け、ＰＣのバラレルボートやシリアルボートとケ
ーブルで接続して回路情報を書き込む方法が採られてい
た。

【０００３】従来の、コンピュータによるシミュレーシ
ョンでは、検証対象となる回路への入力信号を、検証を
行う設計者が準備する必要があった。また、検証してい
る回路からの出力信号が期待されている値と一致してい
るかを、判定する作業も必要であった。これらの作業に
は、非常に多くの時間が掛かっていたが、近年、設計す
る回路は大規模化、複雑化する傾向にあり、ますます多
くの時間を要すると共に、全ての入力信号の組合わせを
作ることが困難になってきた。この結果、検証漏れと言
う問題が発生するようになった。これらの問題に対処す
るために、実際に使用する環境に近い状態で、ＬＳＩ単
体ではなく、システムレベルで、動作させて検証を行う
方法が採られるようになった。この場合は、ブレッドボ
ードの製作が必要となるが、ブレッドボードの製作にも
多くの時間と費用が掛かっていた。また、一度製作した
ブレッドボードは回路変更が難しく、他の回路への再利
用が困難であるという問題も抱えていた。更に、従来の
ブレッドボードでは、検証対象の回路に外部から信号を
与えるため、この信号を発生させる回路を必要とし、ま
た、出力信号を外部回路や測定器に接続するための回路
やケーブルなども必要であった。一方、従来のＰＲＯＭ
を用いたプログラム方法では、回路を変更する度に、Ｐ
Ｃの電源を切りＰＲＯＭを取り替える必要があった。ま
た、ＰＣのパラレルポートや、シリアルポートからプロ
グラムする方法では、ケーブルが必要であると共に、そ
のケーブルを接続する手間が掛かった。また、ＰＣのポ
ート数は限られていて、ＦＰＧＡのプログラムに１つの
ポートを占有した場合、他のＰＣ周辺機器が接続できな
くなるという問題もあった。

【０００４】

【発明が解決しようとする課題】上記のように、回路設
計における回路の検証工程においては、ブレッドボード
を製作する必要を無くし、設計した回路データをＦＰＧ
Ａにプグラムするだけでその機能を実現でき、且つ再利
用できる回路試作装置が求められていた。また、そのよ
うな回路試作装置を用いた簡単な回路検証装置が求めら
れていた。本発明は、これらに対応するもので、設計し
た回路データをＦＰＧＡにプログラムするだけでその機
能を実現でき、且つ再利用できる回路試作装置を提供し
ようとするものである。更には、そのような回路試作装
置を用い、ＰＣによりＦＰＧＡをプログラムして、検証
する回路を実現でき、更に、検証する回路に対し、外部
回路を必要とせず、ＰＣにより、ＰＣの拡張バスを介し
て、アクセスすることにより入力信号を与え、また、出
力信号を読出して、且つ動作結果を表示部（ディスプレ
イ）に示すことができる回路検証装置を提供しようとす
るものである。

【０００５】

【課題を解決するための手段】本発明の回路試作装置
は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｇａｔｅ Ａｒｒａｙの略語）にプログラムして、検証
しようとする回路を得るための回路試作装置であって、
ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒの略語）内
部にあるＰＣＩバス（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐ
ｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔバスの略）やＩ
ＳＡバス（Ｉｎｄｕｓｔｒｉａｌ Ｓｔａｎｄａｒｄ
Ａｒｃｈｉｔｅｃｔｕｒｅバスの略）等の拡張バスに接
続するためのインターフェース部と、設計した回路を実
現するためのＦＰＧＡと、このＦＰＧＡをプログラムす
るためのＦＰＧＡプログラム部とを備えていることを特
徴とするものである。そして、上記におけるＦＰＧＡプ
ログラム部は、インターフェース部を通して、ＰＣから
の信号により、ＦＰＧＡをプログラムするものであるこ
とを特徴とするものである。そしてまた、上記におい
て、回路試作部のインターフェース部を通し、ＰＣによ
り、検証する回路に、書き込みアクセスで入力信号を与
え、読み出しアクセスで出力信号を取り出すものである
ことを特徴とするものである。

【０００６】本発明の回路検証装置は、ＰＣ（Ｐｅｒｓ
ｏｎａｌ Ｃｏｍｐｕｔｅｒの略語）を用い、ＦＰＧＡ
（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙの略語）にプログラムされた回路を検証する
回路検証装置であって、ＰＣ内部にあるＰＣＩバスやＩ
ＳＡバス等の拡張バスに接続するためのインターフェー
ス部と、設計した回路を実現するためのＦＰＧＡと、こ
のＦＰＧＡをプログラムするためのＦＰＧＡプログラム
部とを備えている回路試作部と、ＰＣとを有し、回路試
作部のインターフェース部を介して、ＰＣからの信号に
より、ＦＰＧＡをプログラムして検証する回路を試作
し、且つ、ＰＣからの入力信号により、該検証する回路
に入力を行い、該検証する回路からの出力信号を得て検
証を行うものであることを特徴とするものである。そし
て、上記において、検証する回路への入力信号と、対応
する出力信号とを関連つけて、該回路の動作結果を示す
表示部を備えていることを特徴とするものである。

【０００７】

【作用】本発明の回路試作装置は、上記のように構成す
ることにより、設計した回路データをＦＰＧＡにプログ
ラムするだけでその機能を実現でき、且つ再利用できる
回路試作装置の提供を可能としている。これにより、従
来のように、検証しようとする回路ごとに個別のブレッ
ドボードを製作する必要のないものとしている。即ち、
専用のブレッドボードを製作することなしに、設計した
回路の機能を容易に実現可能となり、回路検証を実施す
るための準備を大幅に削減できるものとしている。具体
的には、ＦＰＧＡにプログラムして、検証しようとする
回路を得るための回路試作装置であって、ＰＣ内部にあ
るＰＣＩバスやＩＳＡバス等の拡張バスに接続するため
のインターフェース部と、設計した回路を実現するため
のＦＰＧＡと、このＦＰＧＡをプログラムするためのＦ
ＰＧＡプログラム部とを備えていることにより、これを
達成している。そして、ＦＰＧＡプログラム部は、イン
ターフェース部を通して、ＰＣからの信号により、ＦＰ
ＧＡをプログラムするものであることにより、更に、回
路試作部のインターフェース部を通し、ＰＣにより、検
証する回路に、書き込みアクセスで入力信号を与え、読
み出しアクセスで出力信号を取り出すもので、汎用のＰ
Ｃを用いるだけで、ＦＰＧＡに検証する回路をプログラ
ムでき、且つ、検証する回路に対し、外部回路を必要と
せず、ＰＣの拡張バスに対するアクセスにより入力信号
を与え、また、出力信号を読み出すことを可能としてい
る。ＦＰＧＡのプログラムに際しては、ＰＲＯＭやケー
ブルを必要とせず、ＰＣの拡張バスに対するアクセスに
よりプログラムができるものとしている。

【０００８】本発明の回路検証装置は、上記のように構
成することにより、汎用のＰＣにより、設計した回路デ
ータをＦＰＧＡにプログラムするだけでその機能を試作
回路として実現でき、且つ、該試作回路の検証ができ、
更に、再利用できる回路検証装置の提供を可能としてい
る。回路試作部のインターフェース部を介して、ＰＣか
らの信号により、ＦＰＧＡをプログラムして検証する回
路を試作し、且つ、ＰＣからの入力信号により、該検証
する回路に入力を行い、該検証する回路からの出力信号
を得て検証を行うもので、汎用のＰＣを用いるだけで、
ＦＰＧＡに検証する回路をプログラムでき、且つ、検証
する回路に対し、外部回路を必要としない。ＦＰＧＡを
プログラムする際には、ＰＲＯＭやケーブルを必要とし
ない。そして、検証する回路への入力信号と、対応する
出力信号とを関連つけて、該検証する回路の動作結果を
示す表示部（ディスプレイ）を備えていることにより、
簡単に回路の動作結果を目で知ることができるものとし
ている。特に、画像などの信号処理回路においては、デ
ータをＰＣに容易に取り込むことが可能であると共に、
動作結果である出力信号を表示する事ができるので、人
間の目による評価が可能となり、より現実的な検証を行
うことができる。

【０００９】

【発明の実施の形態】本発明の実施の形態の例を挙げ
て、図に基づいて説明する。図１は、本発明の回路検証
装置の実施の形態の１例の概略構成を示した構成図で、
図２はプログラム画面の概略図で、図３は検証動作を実
行する際の実行画面の図で、図４は暗号回路の作製と暗
号回路の検証作業の手順の１例を示したフロー図で、図
５はフィルター回路の検証画面の１例を示した図であ
る。図１〜図５中、１００は回路検証装置、１１０は回
路試作部（回路試作装置）、１１１はＦＰＧＡ（Ｆｉｅ
ｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａ
ｙの略語）、１１２はＦＰＧＡプログラム部、１１３は
拡張バスインターフェース部、１２０はＰＣ（Ｐｅｒｓ
ｏｎａｌ Ｃｏｍｐｕｔｅｒの略語）、１２１はＣＰ
Ｕ、１２２はデータ保持部、１２３は拡張バス制御部、
１２４は拡張バス、１３０は表示部（ディスプレイ）、
２０はプログラム画面、２１はディレクトリ設定欄、２
２は回路一覧表示欄、２３はプログラムボタン、２４実
行画面ボタン、２５ステータス表示欄、３０は実行画
面、３１は書き込みアドレス設定欄、３２は書き込みデ
ータ設定欄、３３はＷＲＩＴＥボタン、３４は回路名表
示欄、３５は読み出しアドレス設定欄、３６は読み出し
データ表示欄、３７はＲＥＡＤボタン、５０はフイルタ
回路検証画面、５１はフイルタ回路一覧表示欄、５２は
プログラムボタン、５３は画像データ一覧表示欄、５４
は選択ボタン、５５は画像表示欄、５６は実行ボタン、
５７は結果表示欄である。

【００１０】以下、本発明の回路検証装置の実施の形態
の１例を、図１に基づき説明する。尚、図１の回路試作
部１１０の説明を以て、本発明の回路試作装置の実施の
形態の１例の説明に代える。本例の回路検証装置１００
は、ＰＣを用い、ＦＰＧＡにプログラムされた回路を検
証する回路検証装置で、回路試作部１１０と、ＰＣ１２
０と、表示部１３０とを有し、回路試作部１１０のイン
ターフェース部１１３を介して、ＰＣ１２０からの信号
により、ＦＰＧＡ１１１をプログラムして検証する回路
を試作し、且つ、ＰＣ１２０からの入力信号により、該
検証する回路に入力を行い、該検証する回路からの出力
信号を得て検証を行うものである。そして、表示部１３
０にて、検証する回路への入力信号と、対応する出力信
号とを関連つけて、該回路の動作結果を示すものであ
る。即ち、本例の回路検証装置１００は、ＰＣ１２０に
より、ＦＰＧＡ１１１をプログラムして検証する回路を
得た後、回路試作部１１０のインターフェース部１１３
を通し、ＰＣ１２０により該回路を検証し、その結果を
表示部１３０に示すものである。

【００１１】回路試作部１１０は、ＦＰＧＡ１１１をプ
ログラムして、検証しようとする回路を得るための回路
試作装置で、ＰＣ内部にあるＰＣＩバスやＩＳＡバス等
の拡張バスに接続するためのインターフェース部１１３
と、設計した回路を実現するためのＦＰＧＡ１１１と、
このＦＰＧＡをプログラムするためのＦＰＧＡプログラ
ム部１１２とを備えており、ＦＰＧＡプログラム部１１
２は、インターフェース部を通して、ＰＣ１２０からの
信号により、ＦＰＧＡ１１１をプログラムするものであ
る。ＦＰＧＡは、配置配線をプログラムして、目的とす
る回路を得ることができるもので、配置配線を繰り返し
て行える。これにより、１つのＦＰＧＡで、種々の設計
した回路の機能を、繰り返して作製することができる。
ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｒｍｏｒｙの略語）型のＦＰＧＡが一般般的である
が、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓ
ａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎ
ｌｙ Ｍｅｍｏｒｙの略）型のものでも良い。尚、検証
しようとする回路を得るための、ＦＰＧＡへのプログラ
ム方法としては、ＰＣとは別の、プログラム用の外部回
路からの入力を介して、ＦＰＧＡプログラム部１１２を
動作させて行うこともできる。また、直接、プログラム
内容が書かれたＲＯＭを用いて行うこともできる。

【００１２】表示部１３０は、回路試作部１１０のＰＦ
ＧＡ１１１にプログラムされた検証する回路への入力信
号と、対応する出力信号とを関連つけて、該回路の動作
結果を示すもので、通常のＰＣの端末としてのディスプ
レイを用いるが、これに限定はされない。

【００１３】本例の回路検証装置１００の動作を図１に
基づいて説明する。先ず、電源を切った状態で回路試作
装置１１０をＰＣ１２０の拡張スロット（図示していな
い）に挿入し、拡張バスインターフェース１１３を拡張
バス１２４に接続しておく。本例では、拡張バスインタ
ーフェースとしてＰＣ１２０に標準的に装備されている
ＰＣＩバスインターフェース（図示していない）と、回
路試作部１１０の拡張バスインターフェース１１３とを
接続する。ＰＣＩバスではプラグ・アンド・プレイをサ
ポートしているので、挿入する回路試作部１１０ではア
ドレスの設定などを必要としない。

【００１４】次いで設計した回路をＦＰＧＡのにマッピ
ングするための回路情報データを生成して、ＰＣ１２０
のデータ保持部１２２に保存しておく。設計した回路か
ら、ＦＰＧＡ開発ツールを用いて、回路検証装置に実装
したＦＰＧＡにマツピング（配置配線）するための回路
情報データを生成する。ＦＰＧＡ開発ツールは、回路試
作部１１０を挿入してあるＰＣ１２０とは別のＰＣ（図
示していない）にインストールしてあっても良いが、同
じＰＣ１２０にインストールしておくと一連の作業を１
台のＰＣ上で実行できるのでスムーズに作業を行える。
尚、現在の電子回路の設計は、ＨＤＬ（Ｈａｒｄｗａｒ
ｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅの略
語）で回路を記述し、それを論理合成ツールで回路へ変
換するというのが一般的な方法になっている。この方法
によれば、設計データはそのままで論理合成時に使用す
るライブラリを、ターゲットデバイス用のものに変更す
るだけで良く、ＡＳＩＣをターゲットとした回路を検証
するために、ＦＰＧＡで試作するといった場合に適して
いる。勿論、スケマテイツクエデイタを用いて回路図入
力したものでも可能であるが、この場含は、回路検証装
置に実装してあるＦＰＧＡのライブラリを使って設計す
る必要がある。

【００１５】次いで、ＦＰＧＡ１１１に対しプログラム
して検証する回路を得る。検証動作を開始すると、図２
に示すように、プログラム画面２０が表示される。ディ
レクトリ設定欄２１に、データ保持部１０２に保存して
ある回路情報データのディレクトリを指定する。ディレ
クトリが指定されると、そこに含まれる回路情報データ
の一覧が回路一覧表示欄２２に表示されるので、検証を
行う回路を選択する。検証を実施する回路の回路情報デ
ータを選択した状態で、プログラムボタン２３をクリッ
クすると、回路試作部１１０上のＦＰＧＡ１１１に対し
てプログラムが行われる。プログラムが終了すると、ス
テータス表示欄２５に「プログラムが正常に終了しまし
た。」というメッセージが表示され、回路試作部１１０
上のＦＰＧＡ１１１に検証対象の回路が実現できたこと
が判る。

【００１６】次いで、ＦＰＧＡにプログラムして得られ
た回路の検証を実行する。プログラム終了後、実行画面
２４ボタンをクリックして、ＦＰＧＡに得られた回路の
検証を実行するための、図３に示す実行画面３０が表示
される。この画面では、回路試作部１１０上のＦＰＧＡ
１１１にプログラムした回路情報データのファイル名が
回路名表示欄３４に表示される。回路試作部１１０上の
ＦＰＧＡ１１１がプログラムされていない場合は、回路
名表示欄３４が空白となっていて、以下に示す検証は実
行できない。書き込みアドレス設定欄３１と書き込みデ
ータ設定欄３２に書き込みを実行するアドレスとデータ
を入力して、ＷＲＩＴＥボタン３３をクリツクすると、
回路試作部１１０のＦＰＧＡ１１１に対して書き込みが
行われる。また、読み出しアドレス設定欄３５に読み出
しを実行するアドレスを入力して、ＲＥＡＤボタン３７
をクリックすると、指定アドレスからデータを読み出し
て、読み出しデータ表示欄３６に表示する。ＰＣＩバス
では拡張バス１２４に挿入したカードに対して自動的に
アドレス等のリソースが割り振られるので、ここで入力
するアドレスはオフセットアドレスでよい。このように
して、回路への入力、出力が行われ、入力信号、出力信
号を関連づけて得ることにより、回路の検証を行うこと
ができる。

【００１７】次に、具体的な回路として暗号回路を回路
試作部１１０のＦＰＧＡに試作し、得られた回路を検証
する１例を、図４のフロー図に基づいて説明する。尚、
Ｓ１１〜Ｓ２６は各ステップを示す。先ず、設計した暗
号回路からＦＰＧＡをプログラムするための回路情報デ
ータを生成し、ＦＰＧＡのプログラムを実行する。（Ｓ
１１） これにより、ＦＰＧＡに検証する暗号回路が得られる。
次いで、得られた回路について、以下のように検証を行
う。まず、鍵データアドレスに暗号化鍵データを書き込
み（Ｓ１２）、その後、データアドレスに平文データを
書き込む。（Ｓ１３） ステータスアドレスからステータス情報を読み出し（Ｓ
１４）、暗号化処理が正常に終了したことを確認した
（Ｓ１５）後、データアドレスから暗号データを読み出
す。（Ｓ１６） 次いで、計算で求められている期待値と、読み出した暗
号データとを比較して暗号化回路の動作を確かめる。
（Ｓ１７） 期待値が読み出した暗号データと一致していない場合
は、回路に不具合があると判断する。（Ｓ１８） 期待値が読み出した暗号データと一致している場合は、
鍵データアドレスに復号化の鍵データを書き込み（Ｓ１
９）、データアドレスに前の処理で得られた暗号データ
を書き込む。（Ｓ２０） ステータスアドレスからステータス情報を読み出して
（Ｓ２１）、復号化処理が正常に終了したことを確認し
た（Ｓ２２）後、データアドレスから復号データを読み
出す。（Ｓ２３） 読み出した復号データを元の平文データと比較して暗号
化、及ぴ、復号化回路の動作を確かめる。（Ｓ２４） 元の平文と読み出した復号データが一致している場合に
は、回路は正常と判断される。（Ｓ２５） 元の平文と読み出した復号データが一致していない場合
には、回路に不具合があると判断される。（Ｓ２６） このようにして、ＦＰＧＡにプログラムされた暗号回路
が検証される。以上は、１データ毎に書き込み、読み出
しを行う基本的な検証作業であるが、複数のデータを用
意しておき連続した動作を検証することも可能である。

【００１８】次に、更に、具体的な回路として画像処理
で用いられるフィルタ回路を回路試作部（図１の１１
０）のＦＰＧＡに試作し、得られた回路を検証する１例
を、図５に基づいて説明する。フイルタ回路の検証作業
を開始すると、図５に示すフイルタ回路検証画面５０が
表示される。このときフイルタ回路一覧表示欄５１と画
像データ一覧表示欄５３には、予め、データ保持部１２
２の指定されているディレクトリに保存されている回路
情報データと画像データが表示される。先ず、フィルタ
回路一覧表示欄５１から検証する回路を選択し、プログ
ラムボタン５２をクリックして、回路試作部１１０上の
ＦＰＧＡ１１１をプログラムする。次に、画像データー
覧表示欄５３で画像データを選択しておいて、選択ボタ
ン５４を押すと、選択した画像データが画像表示欄５５
に表示される。この状態で実行ボタン５６をクリックす
ると検証動作が実行される。元の画像データから必要な
部分のデータを取り出し、そのデータを検証対象のフイ
ルタ回路に書き込む。その後で、フィルタ回路から結果
を読み出して結果表示欄５７の該当する位置に表示す
る。この処理を元の画像データ全てに対して行う。この
様にすると、結果を画像としてみることができる。即
ち、表示部１３０にて表示された、フィルタ回路による
処理前、処理後の画像を、それぞれ目で見て、両者を比
較して回路の良否判断できる。このようにして、ＦＰＧ
Ａにプログラムされたフィルタ回路が検証される。ここ
で別の回路を選択して上記手順を繰り返すことにより、
複数の回路を連続して検証を行うことも可能である。ま
た、検証により不具合が発見された場合でも、回路を修
正して再びＦＰＧＡ１１１をプログラムすることによ
り、修正後の回路を検証可能となる。

【００１９】

【発明の効果】本発明によれば、専用のブレッドボード
を製作することなしに、設計した回路の機能を容易に実
現可能となり、回路検証を実施するための準備を大幅に
削減できる。設計した回路を実現するためにＦＰＧＡを
用いているので、何度でも繰り返し使用することができ
るとともに、検証対象を特定の回路に限定することなく
各種の回路の検証用として汎用的に使用できる。詳しく
は、本発明の回路検証装置においては、ＰＣによりＦＰ
ＧＡをプログラムするため、プログラムは容易にでき、
且つ、ＦＰＧＡをプログラムするためのＰＲＯＭやケー
ブル等を必要としないので経済的である。更に、本発明
の回路検証装置は、ＰＣの拡張パスに対するアクセスに
より検証対象の回路に対して入力信号を与え、また、出
力信号を読み出すことにより動作結果を得ることができ
るので、外部に信号を発生するための回路や、出力信号
を外部回路や測定器に接続するための回路、ケーブルな
どを必要としないで検証を行い、その結果を示すことが
可能となる。特に、画像や音声などのマルチメディア関
係の信号処理回路においては、データをＰＣに容易に取
り込むことが可能であると共に、動作結果である出力信
号を表示したりスピーカーから音声として出力する事が
できるので、人間の目や耳（感性）による評価が可能と
なり、より現実的な検証を行うことができる。更にま
た、本発明の回路検証装置においては、ＦＰＧＡに回路
情報を上書きすることにより新たな回路を実現できるの
で、回路変更を行った場合でも、ＰＣの電源を切らずに
ＦＰＧＡのプログラムコマンドを実行するだけで、直ち
に設計変更した回路を得ることができるので、作業効率
を上げることができる。

【図面の簡単な説明】

【図１】本発明の回路検証装置の実施形態の１例の構成
図

【図２】プログラム画面の１例を示した図

【図３】検証動作を実行する際の実行画面の１例を示し
た図

【図４】暗号回路の作製と該暗号回路の検証作業の手順
の１例を示したフロー図

【図５】フィルタ回路の検証画面の１例を示した図

【符号の説明】

１００ 回路検証装置 １１０ 回路試作部 １１１ ＦＰＧＡ １１２ ＦＰＧＡプログラム部 １１３ 拡張バスインターフェース部 １２０ ＰＣ １２１ ＣＰＵ １２２ データ保持部 １２３ 拡張バス制御部 １２４ 拡張バス １３０ 表示部（ディスプレイ） ２０ プログラム画面 ２１ ディレクトリ設定欄 ２２ 回路一覧表示欄 ２３ プログラムボタン ２４ 実行画面ボタン ２５ ステータス表示欄 ３０ 実行画面 ３１ 書き込みアドレス設定欄 ３２ 書き込みデータ設定欄 ３３ ＷＲＩＴＥボタン ３４ 回路名表示欄 ３５ 読み出しアドレス設定欄 ３６ 読み出しデータ表示欄 ３７ ＲＥＡＤボタン ５０ フイルタ回路検証画面 ５１ フイルタ回路一覧表示欄 ５２ プログラムボタン ５３ 画像データ一覧表示欄 ５４ 選択ボタン ５５ 画像表示欄 ５６ 実行ボタン ５７ 結果表示欄

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍ
   ｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙの略語）にプログラ
   ムして、検証しようとする回路を得るための回路試作装
   置であって、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅ
   ｒの略語）内部にあるＰＣＩバスやＩＳＡバス等の拡張
   バスに接続するためのインターフェース部と、設計した
   回路を実現するためのＦＰＧＡと、このＦＰＧＡをプロ
   グラムするためのＦＰＧＡプログラム部とを備えている
   ことを特徴とする回路試作装置。
2. 【請求項２】 請求項１におけるＦＰＧＡプログラム部
   は、インターフェース部を通して、ＰＣからの信号によ
   り、ＦＰＧＡをプログラムするものであることを特徴と
   する回路試作装置。
3. 【請求項３】 請求項１ないし２において、回路試作部
   のインターフェース部を通し、ＰＣにより、検証する回
   路に、書き込みアクセスで入力信号を与え、読み出しア
   クセスで出力信号を取り出すものであることを特徴とす
   る回路試作装置。
4. 【請求項４】 ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔ
   ｅｒの略語）を用い、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇ
   ｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙの略語）にプ
   ログラムされた回路を検証する回路検証装置であって、
   ＰＣ内部にあるＰＣＩバスやＩＳＡバス等の拡張バスに
   接続するためのインターフェース部と、設計した回路を
   実現するためのＦＰＧＡと、このＦＰＧＡをプログラム
   するためのＦＰＧＡプログラム部とを備えている回路試
   作部と、ＰＣとを有し、回路試作部のインターフェース
   部を介して、ＰＣからの信号により、ＦＰＧＡをプログ
   ラムして検証する回路を試作し、且つ、ＰＣからの入力
   信号により、該検証する回路に入力を行い、該検証する
   回路からの出力信号を得て検証を行うものであることを
   特徴とする回路検証装置。
5. 【請求項５】 請求項４において、検証する回路への入
   力信号と、対応する出力信号とを関連つけて、該回路の
   動作結果を示す表示部を備えていることを特徴とする回
   路検証装置。