JP2001101255A - 機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデル - Google Patents
機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデルInfo
- Publication number
- JP2001101255A JP2001101255A JP28183699A JP28183699A JP2001101255A JP 2001101255 A JP2001101255 A JP 2001101255A JP 28183699 A JP28183699 A JP 28183699A JP 28183699 A JP28183699 A JP 28183699A JP 2001101255 A JP2001101255 A JP 2001101255A
- Authority
- JP
- Japan
- Prior art keywords
- test
- function
- message
- test item
- item
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】シミュレーション実行による各テスト項目のテ
スト有無を機械的かつ確実に確認することを可能とする
機能テスト支援システムを提供する。 【解決手段】機能記述記憶部１１に記憶されるＩＥＥＥ
標準ハードウエア記述言語ＶＨＤＬによる設計対象回路
の記述には、パッケージ記憶部１２に記憶されたプロシ
ージャによりテスト項目がテストされたことをメッセー
ジ出力するステートメントが埋め込まれており、機能シ
ミュレーション実行部１３がシミュレーションを実行す
ることによって、このメッセージがメッセージ記憶部１
４に記憶される。そして、レポート出力部１６は、この
メッセージ記憶部１４に記憶されるメッセージとテスト
情報記憶部１５に記憶されるテストベクトル名とそれに
よりテストされるテスト項目との対応を示す情報とから
テスト毎にその全てのテストの項目がテストされている
か否かを判定し、その結果をレポート出力する。
スト有無を機械的かつ確実に確認することを可能とする
機能テスト支援システムを提供する。 【解決手段】機能記述記憶部１１に記憶されるＩＥＥＥ
標準ハードウエア記述言語ＶＨＤＬによる設計対象回路
の記述には、パッケージ記憶部１２に記憶されたプロシ
ージャによりテスト項目がテストされたことをメッセー
ジ出力するステートメントが埋め込まれており、機能シ
ミュレーション実行部１３がシミュレーションを実行す
ることによって、このメッセージがメッセージ記憶部１
４に記憶される。そして、レポート出力部１６は、この
メッセージ記憶部１４に記憶されるメッセージとテスト
情報記憶部１５に記憶されるテストベクトル名とそれに
よりテストされるテスト項目との対応を示す情報とから
テスト毎にその全てのテストの項目がテストされている
か否かを判定し、その結果をレポート出力する。
Description
【０００１】
【発明の属する技術分野】この発明は、コンピュータを
用いてハードウエアの設計を支援するＣＡＤシステムに
適用される機能テスト支援システム、機能テスト支援方
法およびハードウエア記述モデルに関する。
用いてハードウエアの設計を支援するＣＡＤシステムに
適用される機能テスト支援システム、機能テスト支援方
法およびハードウエア記述モデルに関する。
【０００２】
【従来の技術】ＬＳＩの機能論理設計においては、設計
対象の機能をハードウエア記述言語（ＨＤＬ）という言
語によって、要素動作の集合として記述し、これを機能
シミュレーションによって検証することが行なわれる。
この機能シミュレーションは、通常、設計対象ＬＳＩだ
けでなく、これらに接続する他のＬＳＩのモデル（外部
モデル）を結合した形で行なわれる。たとえば、ＣＰＵ
バスに接続するバスブリッジＬＳＩの機能シミュレーシ
ョンは、ＣＰＵやメモリの外部モデルを結合し、設計対
象ＬＳＩのもつ機能や内部状態についてテスト項目を設
定し、このテスト項目を網羅するためのテストベクトル
を作成し、これを用いて、ＣＰＵからのメモリ書きこ
み、読み出しなどの動作が正しく行なえることを検証す
る（文献「PCI SourceModel User's Manual」Synopsys,
Inc.February 1999）。ここで、このメモリ書き込み、
読み出しなどの動作が正しく行なえることは、シミュレ
ーションの最後において読み出し、書き込みの値を期待
値比較する記述を外部モデルに書くことなどで容易に行
なうことができる。しかし、「設計者が設定したテスト
項目が満たされているか（テストされているか）」、す
なわち、「テストベクトルによって、シミュレーション
中のある時刻に設計対象ＬＳＩのモデルを所望の状態に
することができたか」は、設計対象モデル内の信号値を
トレースし、シミュレーション終了後に、トレース結果
のリストあるいは波形により確認する必要があり（文献
「ＭｏｄｅｌＳｉｍ ＥＥリファレンスマニュアル」株
式会社ソリトンシステムズ）、特に、「信号Ａが１にな
った３サイクル以内にＢが１になる」というような、複
数の信号の異なる時刻における関係を見なければテスト
項目が満たされたかどうかを確認できない場合など、確
認の手間がかかり、誤りが起こり易いという問題があっ
た。また、設計過程における機能記述の変更によって、
いままでのテスト項目が満たされなくなる場合は、テス
トベクトルの修正、追加が必要となるが、前述の波形を
確認するという方法では、これを見つけるのに手間がか
かるという問題もあった。
対象の機能をハードウエア記述言語（ＨＤＬ）という言
語によって、要素動作の集合として記述し、これを機能
シミュレーションによって検証することが行なわれる。
この機能シミュレーションは、通常、設計対象ＬＳＩだ
けでなく、これらに接続する他のＬＳＩのモデル（外部
モデル）を結合した形で行なわれる。たとえば、ＣＰＵ
バスに接続するバスブリッジＬＳＩの機能シミュレーシ
ョンは、ＣＰＵやメモリの外部モデルを結合し、設計対
象ＬＳＩのもつ機能や内部状態についてテスト項目を設
定し、このテスト項目を網羅するためのテストベクトル
を作成し、これを用いて、ＣＰＵからのメモリ書きこ
み、読み出しなどの動作が正しく行なえることを検証す
る（文献「PCI SourceModel User's Manual」Synopsys,
Inc.February 1999）。ここで、このメモリ書き込み、
読み出しなどの動作が正しく行なえることは、シミュレ
ーションの最後において読み出し、書き込みの値を期待
値比較する記述を外部モデルに書くことなどで容易に行
なうことができる。しかし、「設計者が設定したテスト
項目が満たされているか（テストされているか）」、す
なわち、「テストベクトルによって、シミュレーション
中のある時刻に設計対象ＬＳＩのモデルを所望の状態に
することができたか」は、設計対象モデル内の信号値を
トレースし、シミュレーション終了後に、トレース結果
のリストあるいは波形により確認する必要があり（文献
「ＭｏｄｅｌＳｉｍ ＥＥリファレンスマニュアル」株
式会社ソリトンシステムズ）、特に、「信号Ａが１にな
った３サイクル以内にＢが１になる」というような、複
数の信号の異なる時刻における関係を見なければテスト
項目が満たされたかどうかを確認できない場合など、確
認の手間がかかり、誤りが起こり易いという問題があっ
た。また、設計過程における機能記述の変更によって、
いままでのテスト項目が満たされなくなる場合は、テス
トベクトルの修正、追加が必要となるが、前述の波形を
確認するという方法では、これを見つけるのに手間がか
かるという問題もあった。
【０００３】
【発明が解決しようとする課題】このように、従来にお
いては、複数の信号の異なる時刻における関係を見なけ
ればテスト項目が満たされたかどうかを確認できない場
合など、確認の手間がかかり、誤りが起こり易いという
問題があった。また、設計過程における機能記述の変更
によって、いままでのテスト項目が満たされなくなる場
合は、テストベクトルの修正、追加が必要となるが、前
述の波形を確認するという方法では、これを見つけるの
に手間がかかるという問題もあった。
いては、複数の信号の異なる時刻における関係を見なけ
ればテスト項目が満たされたかどうかを確認できない場
合など、確認の手間がかかり、誤りが起こり易いという
問題があった。また、設計過程における機能記述の変更
によって、いままでのテスト項目が満たされなくなる場
合は、テストベクトルの修正、追加が必要となるが、前
述の波形を確認するという方法では、これを見つけるの
に手間がかかるという問題もあった。
【０００４】この発明は、このような事情に鑑みてなさ
れたものであり、シミュレーションによって設計者が設
定したテスト項目がテストされたかどうかを機械的かつ
確実に確認することを可能とし、また、機能記述の変更
によって意味がなくなったテスト項目や修正を必要とす
るテスト項目を容易に検出することも可能とし、さら
に、機能記述が再利用された場合においても、テストさ
れたテスト項目を明確にすることを可能とする機能テス
ト支援システム、機能テスト支援方法およびハードウエ
ア記述モデルを提供することを目的とする。
れたものであり、シミュレーションによって設計者が設
定したテスト項目がテストされたかどうかを機械的かつ
確実に確認することを可能とし、また、機能記述の変更
によって意味がなくなったテスト項目や修正を必要とす
るテスト項目を容易に検出することも可能とし、さら
に、機能記述が再利用された場合においても、テストさ
れたテスト項目を明確にすることを可能とする機能テス
ト支援システム、機能テスト支援方法およびハードウエ
ア記述モデルを提供することを目的とする。
【０００５】
【課題を解決するための手段】前述した目的を達成する
ために、この発明は、集積回路の機能をハードウェア記
述言語により１つまたはそれ以上の要素動作の集合とし
て記述した機能記述の機能テストを支援すべく、機能記
述を検証するための機能シミュレーションのテストベク
トルとそのテストベクトルによりテストされるテスト項
目との対応関係を記憶するとともに、機能シミュレーシ
ョンの実行に伴なって生成される、前記テスト項目の起
動条件が満たされたことを示す少なくともテスト項目名
を含むメッセージを記憶し、この記憶した情報からテス
トベクトル毎に各テスト項目のテスト有無を判定して、
その判定結果をレポート出力するようにしたものであ
る。
ために、この発明は、集積回路の機能をハードウェア記
述言語により１つまたはそれ以上の要素動作の集合とし
て記述した機能記述の機能テストを支援すべく、機能記
述を検証するための機能シミュレーションのテストベク
トルとそのテストベクトルによりテストされるテスト項
目との対応関係を記憶するとともに、機能シミュレーシ
ョンの実行に伴なって生成される、前記テスト項目の起
動条件が満たされたことを示す少なくともテスト項目名
を含むメッセージを記憶し、この記憶した情報からテス
トベクトル毎に各テスト項目のテスト有無を判定して、
その判定結果をレポート出力するようにしたものであ
る。
【０００６】この発明においては、テスト項目がテスト
されているかどうかがレポート出力されるため、その確
認を機械的かつ確実に行なうことを可能とする。
されているかどうかがレポート出力されるため、その確
認を機械的かつ確実に行なうことを可能とする。
【０００７】また、この発明は、テスト項目の起動条件
が満たされたときに、少なくともそのテスト項目名を含
むメッセージを出力するステートメントを機能記述に埋
め込んでおき、このステートメントの実行により出力さ
れたメッセージを記憶するようにしたものである。
が満たされたときに、少なくともそのテスト項目名を含
むメッセージを出力するステートメントを機能記述に埋
め込んでおき、このステートメントの実行により出力さ
れたメッセージを記憶するようにしたものである。
【０００８】この発明においては、機能記述にテスト項
目名を埋め込み、これを活用することにより、テスト項
目がテストされているかどうかを容易に確認することを
可能とする。
目名を埋め込み、これを活用することにより、テスト項
目がテストされているかどうかを容易に確認することを
可能とする。
【０００９】また、この発明は、機能シミュレーション
の実行を監視し、テスト項目の起動条件が満たされたと
きに、少なくともそのテスト項目名を含むメッセージを
出力するモニタを設け、このモニタより出力されたメッ
セージを記憶するようにしたものである。
の実行を監視し、テスト項目の起動条件が満たされたと
きに、少なくともそのテスト項目名を含むメッセージを
出力するモニタを設け、このモニタより出力されたメッ
セージを記憶するようにしたものである。
【００１０】この発明においては、モニタが機能シミュ
レーションの実行を監視して出力するメッセージを活用
することにより、テスト項目がテストされているかどう
かを容易に確認することを可能とする。
レーションの実行を監視して出力するメッセージを活用
することにより、テスト項目がテストされているかどう
かを容易に確認することを可能とする。
【００１１】また、この発明は、集積回路の機能をハー
ドウェア記述言語により１つまたはそれ以上の要素動作
の集合として記述した機能記述の機能テストを支援すべ
く、機能記述を検証するための機能シミュレーションの
実行に伴なって生成される、予め設定されたテスト項目
の起動条件が満たされたことを示す少なくともテスト項
目名とテストベクトル名とを含むメッセージを記憶し、
この記憶した情報からテストベクトル毎に各テスト項目
のテスト有無を判定し、その判定結果をレポート出力す
るようにしたものである。
ドウェア記述言語により１つまたはそれ以上の要素動作
の集合として記述した機能記述の機能テストを支援すべ
く、機能記述を検証するための機能シミュレーションの
実行に伴なって生成される、予め設定されたテスト項目
の起動条件が満たされたことを示す少なくともテスト項
目名とテストベクトル名とを含むメッセージを記憶し、
この記憶した情報からテストベクトル毎に各テスト項目
のテスト有無を判定し、その判定結果をレポート出力す
るようにしたものである。
【００１２】この発明においても、テスト項目がテスト
されているかどうかがレポート出力されるため、その確
認を機械的かつ確実に行なうことを可能とする。
されているかどうかがレポート出力されるため、その確
認を機械的かつ確実に行なうことを可能とする。
【００１３】また、この発明は、さらに機能シミュレー
ションの期待値比較結果を記憶し、この記憶した情報と
メッセージとからテストベクトル毎に各テスト項目の合
否を判定し、その判定結果をレポート出力するようにし
たものである。
ションの期待値比較結果を記憶し、この記憶した情報と
メッセージとからテストベクトル毎に各テスト項目の合
否を判定し、その判定結果をレポート出力するようにし
たものである。
【００１４】この発明においては、テスト項目が満たさ
れたか否かを考慮したシミュレーション結果の合否を容
易に確認することを可能とする。
れたか否かを考慮したシミュレーション結果の合否を容
易に確認することを可能とする。
【００１５】また、この発明は、さらにテストベクトル
毎にテスト項目のテスト有無の割合を出力するようにし
たものである。
毎にテスト項目のテスト有無の割合を出力するようにし
たものである。
【００１６】この発明によれば、テストの進捗度合いを
容易に把握することを可能とする。
容易に把握することを可能とする。
【００１７】また、この発明は、さらにテスト項目のサ
ブセットを指定し、この指定したテスト項目が関連する
テストベクトルについてのみ、その結果を出力するよう
にしたものである。
ブセットを指定し、この指定したテスト項目が関連する
テストベクトルについてのみ、その結果を出力するよう
にしたものである。
【００１８】この発明によれば、着目するテスト項目に
ついてのみのレポートを得ることを可能とする。
ついてのみのレポートを得ることを可能とする。
【００１９】また、この発明は、さらに機能記述に内包
されるステートメントからテスト項目の一覧を生成して
表示するようにしたものである。
されるステートメントからテスト項目の一覧を生成して
表示するようにしたものである。
【００２０】この発明においては、機能記述に埋め込ま
れたテスト項目を容易に把握することを可能とする。
れたテスト項目を容易に把握することを可能とする。
【００２１】
【発明の実施の形態】以下、図面を参照しながらこの発
明の実施形態を説明する。
明の実施形態を説明する。
【００２２】（第１実施形態）まず、この発明の第1実
施形態を説明する。
施形態を説明する。
【００２３】図１に、この発明の第１実施形態に係る機
能テスト支援システムの構成図を示す。
能テスト支援システムの構成図を示す。
【００２４】機能記述記憶部１１は、ＩＥＥＥ標準ハー
ドウエア記述言語ＶＨＤＬによる設計対象回路の記述で
あって、テスト項目がテストされたことをメッセージ出
力するステートメントを含む記述を記憶する。図２に機
能記述記憶部１１に記憶される機能記述の例を示す。
ドウエア記述言語ＶＨＤＬによる設計対象回路の記述で
あって、テスト項目がテストされたことをメッセージ出
力するステートメントを含む記述を記憶する。図２に機
能記述記憶部１１に記憶される機能記述の例を示す。
【００２５】図２中、ａ１が、テスト項目がテストされ
たことをメッセージ出力するステートメントである。た
とえば、ａ２は、ステートマシンＣ＿ＳＴＡＴＥ１とＣ
＿ＳＴＡＳＴＥ２の状態がそれぞれＳ１１、Ｓ２３であ
って、外部入力ＩＩＮＴ（２）が１のときに、ＦＵＮＣ
００１というテスト項目がテストされたことをメッセー
ジ出力する。
たことをメッセージ出力するステートメントである。た
とえば、ａ２は、ステートマシンＣ＿ＳＴＡＴＥ１とＣ
＿ＳＴＡＳＴＥ２の状態がそれぞれＳ１１、Ｓ２３であ
って、外部入力ＩＩＮＴ（２）が１のときに、ＦＵＮＣ
００１というテスト項目がテストされたことをメッセー
ジ出力する。
【００２６】パッケージ記憶部１２は、テスト項目がテ
ストされたことをメッセージ出力するために使用される
ＶＨＤＬプロシジャｃｈｅｃｋ＿ａｓｓｅｒｔを記憶す
る。図３にｃｈｅｃｋ＿ａｓｓｅｒｔの定義を示す。ｃ
ｈｅｃｋ＿ａｓｓｅｒｔは、テスト項目を引数に与える
ことによって図４のようなメッセージを標準出力ファイ
ルＳＴＤ＿ＯＵＴに出力する。
ストされたことをメッセージ出力するために使用される
ＶＨＤＬプロシジャｃｈｅｃｋ＿ａｓｓｅｒｔを記憶す
る。図３にｃｈｅｃｋ＿ａｓｓｅｒｔの定義を示す。ｃ
ｈｅｃｋ＿ａｓｓｅｒｔは、テスト項目を引数に与える
ことによって図４のようなメッセージを標準出力ファイ
ルＳＴＤ＿ＯＵＴに出力する。
【００２７】機能シミュレーション実行部１３は、機能
記述記憶部１１とパッケージ記憶部１２に記憶されたＶ
ＨＤＬ記述を結合し、シミュレーションを行なう。
記述記憶部１１とパッケージ記憶部１２に記憶されたＶ
ＨＤＬ記述を結合し、シミュレーションを行なう。
【００２８】メッセージ記憶部１４は、シミュレーショ
ン実行の結果ｃｈｅｃｋ＿ａｓｓｅｒｔによって出力さ
れた図４の形式のメッセージをテストベクトル毎に、テ
ストベクトル名．ｏｕｔというファイルに記憶する。
ン実行の結果ｃｈｅｃｋ＿ａｓｓｅｒｔによって出力さ
れた図４の形式のメッセージをテストベクトル毎に、テ
ストベクトル名．ｏｕｔというファイルに記憶する。
【００２９】テスト情報記憶部１５は、図５のように、
テストベクトル名とそれによりテストされるテスト項目
（複数の場合あり）との対応を記憶する。たとえば、テ
スト項目ＦＵＮＣ００２とＦＵＮＣ００３に対する条件
が満たされると、テストＴＥＳＴ００２が行なわれたこ
とを示す。
テストベクトル名とそれによりテストされるテスト項目
（複数の場合あり）との対応を記憶する。たとえば、テ
スト項目ＦＵＮＣ００２とＦＵＮＣ００３に対する条件
が満たされると、テストＴＥＳＴ００２が行なわれたこ
とを示す。
【００３０】そして、レポート出力部１６は、メッセー
ジ記憶部１４に記憶された図４の形式のメッセージとテ
スト情報記憶部１５に記憶された図５のような情報を入
力することによって、図５のテスト毎にその全てのテス
トの項目がテストされているか否かを判定し、テストさ
れていればｃｏｖｅｒを、テストされていなければｕｎ
ｃｏｖｅｒを図６の形式で出力する。また、ｃｏｖｅｒ
になったテスト率（ｃｏｖｅｒになったテスト数の全テ
スト数に対する割合（パーセント））を表示する。図７
にレポート出力部１６の処理フローを示す。
ジ記憶部１４に記憶された図４の形式のメッセージとテ
スト情報記憶部１５に記憶された図５のような情報を入
力することによって、図５のテスト毎にその全てのテス
トの項目がテストされているか否かを判定し、テストさ
れていればｃｏｖｅｒを、テストされていなければｕｎ
ｃｏｖｅｒを図６の形式で出力する。また、ｃｏｖｅｒ
になったテスト率（ｃｏｖｅｒになったテスト数の全テ
スト数に対する割合（パーセント））を表示する。図７
にレポート出力部１６の処理フローを示す。
【００３１】いま、機能シミュレーション実行部１３に
よるシミュレーションの結果、メッセージ記憶部１４に
図８（ａ）〜（ｄ）のメッセージがそれぞれ、ＴＥＳＴ
００１．ｏｕｔ〜ＴＥＳＴ００４．ｏｕｔという名前の
ファイルで記憶され、テスト情報記憶部１５に図５の情
報が記憶されている場合を例にとって説明する。
よるシミュレーションの結果、メッセージ記憶部１４に
図８（ａ）〜（ｄ）のメッセージがそれぞれ、ＴＥＳＴ
００１．ｏｕｔ〜ＴＥＳＴ００４．ｏｕｔという名前の
ファイルで記憶され、テスト情報記憶部１５に図５の情
報が記憶されている場合を例にとって説明する。
【００３２】レポート出力部１６は、まず、図５に示す
テスト情報記憶部１５の情報を１行ずつ取り出し（ステ
ップＳ１０２）、メッセージ記憶部１４に記憶されてい
るメッセージに、対応するテスト項目が全て含まれてい
るか否かをチェックし（ステップＳ１０５〜ステップＳ
１０９）、結果をｃｏｖｅｒ、ｕｎｃｏｖｅｒで出力す
る（ステップＳ１１１）。さらに、ｃｏｖｅｒのテスト
の割合を出力する（ステップＳ１１２）。
テスト情報記憶部１５の情報を１行ずつ取り出し（ステ
ップＳ１０２）、メッセージ記憶部１４に記憶されてい
るメッセージに、対応するテスト項目が全て含まれてい
るか否かをチェックし（ステップＳ１０５〜ステップＳ
１０９）、結果をｃｏｖｅｒ、ｕｎｃｏｖｅｒで出力す
る（ステップＳ１１１）。さらに、ｃｏｖｅｒのテスト
の割合を出力する（ステップＳ１１２）。
【００３３】具体的には、図５の１行目のテストＴＥＳ
Ｔ００１については、テスト項目ＦＵＮＣ００１が取り
出され、図８（ａ）のファイルＴＥＳＴ００１．ｏｕｔ
は、この項目ＦＵＮＣ００１のメッセージを含むため、
図６の１行目のように、ＴＥＳＴ００１とｃｏｖｅｒが
出力される。同様にして、テストＴＥＳＴ００２、ＴＥ
ＳＴ００３はｃｏｖｅｒとなるが、テストＴＥＳＴ００
４は、テスト項目ＦＵＮＣ００５、ＦＵＮＣ００６、Ｆ
ＵＮＣ００７をもつが、図８（ｄ）のファイルＴＥＳＴ
００４．ｏｕｔはＦＵＮＣ００５を含まないため、ＴＥ
ＳＴ００４とｕｎｃｏｖｅｒが出力される。さらに、Ｔ
ＥＳＴ００１〜ＴＥＳＴ００４のうち、ＴＥＳＴ００４
を除く３個のテストがｃｏｖｅｒであるため、カバレッ
ジとして（３／４）×１００＝７５％が図６のように出
力される。
Ｔ００１については、テスト項目ＦＵＮＣ００１が取り
出され、図８（ａ）のファイルＴＥＳＴ００１．ｏｕｔ
は、この項目ＦＵＮＣ００１のメッセージを含むため、
図６の１行目のように、ＴＥＳＴ００１とｃｏｖｅｒが
出力される。同様にして、テストＴＥＳＴ００２、ＴＥ
ＳＴ００３はｃｏｖｅｒとなるが、テストＴＥＳＴ００
４は、テスト項目ＦＵＮＣ００５、ＦＵＮＣ００６、Ｆ
ＵＮＣ００７をもつが、図８（ｄ）のファイルＴＥＳＴ
００４．ｏｕｔはＦＵＮＣ００５を含まないため、ＴＥ
ＳＴ００４とｕｎｃｏｖｅｒが出力される。さらに、Ｔ
ＥＳＴ００１〜ＴＥＳＴ００４のうち、ＴＥＳＴ００４
を除く３個のテストがｃｏｖｅｒであるため、カバレッ
ジとして（３／４）×１００＝７５％が図６のように出
力される。
【００３４】このように、この第１実施形態の機能テス
ト支援システムにおいては、シミュレーションによりテ
スト項目がテストされているかどうかがテスト有無の割
合とともにレポート出力されるために、その確認を機械
的かつ確実に行なうことができる。
ト支援システムにおいては、シミュレーションによりテ
スト項目がテストされているかどうかがテスト有無の割
合とともにレポート出力されるために、その確認を機械
的かつ確実に行なうことができる。
【００３５】（第２実施形態）次に、この発明の第２実
施形態を説明する。
施形態を説明する。
【００３６】図９に、この発明の第２実施形態に係る機
能テスト支援システムの構成図を示す。この第２実施形
態の機能テスト支援システムの構成は、図１に示した第
１実施形態の機能テスト支援システムの構成からテスト
情報記憶部１５を除いたものである。すなわち、第１実
施形態の機能テスト支援システムでは、テストベクトル
名とテスト項目の対応情報をテスト情報記憶部１５によ
って与えていたが、この第２実施形態の機能テスト支援
システムでは、機能記述記憶部２１が記憶する設計対象
回路の記述に埋め込まれる、テスト項目がテストされた
ことをメッセージ出力するステートメントにおいて、テ
スト項目とともにテストベクトル名も同時に出力するよ
うにする。また、１つのテストベクトルに関するテスト
項目名を１／ｎ，２／ｎ，…ｎ／ｎ（ｎは、１つのテス
トベクトルに関するテスト項目の総数）という規則で命
名する。
能テスト支援システムの構成図を示す。この第２実施形
態の機能テスト支援システムの構成は、図１に示した第
１実施形態の機能テスト支援システムの構成からテスト
情報記憶部１５を除いたものである。すなわち、第１実
施形態の機能テスト支援システムでは、テストベクトル
名とテスト項目の対応情報をテスト情報記憶部１５によ
って与えていたが、この第２実施形態の機能テスト支援
システムでは、機能記述記憶部２１が記憶する設計対象
回路の記述に埋め込まれる、テスト項目がテストされた
ことをメッセージ出力するステートメントにおいて、テ
スト項目とともにテストベクトル名も同時に出力するよ
うにする。また、１つのテストベクトルに関するテスト
項目名を１／ｎ，２／ｎ，…ｎ／ｎ（ｎは、１つのテス
トベクトルに関するテスト項目の総数）という規則で命
名する。
【００３７】パッケージ記憶部２２は、図１０に示すプ
ロシジャｃｈｅｃｋ＿ａｓｓｅｒｔを記憶する。ｃｈｅ
ｃｋ＿ａｓｓｅｒｔは、テストベクトル名とテスト項目
とを引数として与えられることによって、図１１のよう
なメッセージを標準出力ファイルＳＴＤ＿ＯＵＴに出力
する。機能記述記憶部２１に記憶される記述の例を図１
２に示す。さらに、機能シミュレーション実行部２３に
よるシミュレーションの結果、メッセージ記憶部２４に
記憶されるメッセージを図１３に示す。なお、第１実施
形態と同様、メッセージは、テストベクトル名．ｏｕｔ
というファイルに記憶されるものとする。
ロシジャｃｈｅｃｋ＿ａｓｓｅｒｔを記憶する。ｃｈｅ
ｃｋ＿ａｓｓｅｒｔは、テストベクトル名とテスト項目
とを引数として与えられることによって、図１１のよう
なメッセージを標準出力ファイルＳＴＤ＿ＯＵＴに出力
する。機能記述記憶部２１に記憶される記述の例を図１
２に示す。さらに、機能シミュレーション実行部２３に
よるシミュレーションの結果、メッセージ記憶部２４に
記憶されるメッセージを図１３に示す。なお、第１実施
形態と同様、メッセージは、テストベクトル名．ｏｕｔ
というファイルに記憶されるものとする。
【００３８】そして、レポート出力部２５は、このファ
イルにおいて、テストベクトル名：１／ｎ〜テストベク
トル名：ｎ／ｎの全てのメッセージが含まれていれば、
そのテストをｃｏｖｅｒ、そうでなければｕｎｃｏｖｅ
ｒと判定し、その結果とｃｏｖｅｒの割合を第１実施形
態と同様に、図６のように出力する。
イルにおいて、テストベクトル名：１／ｎ〜テストベク
トル名：ｎ／ｎの全てのメッセージが含まれていれば、
そのテストをｃｏｖｅｒ、そうでなければｕｎｃｏｖｅ
ｒと判定し、その結果とｃｏｖｅｒの割合を第１実施形
態と同様に、図６のように出力する。
【００３９】このように、この第２実施形態の機能テス
ト支援システムにおいても、シミュレーションによりテ
スト項目がテストされているかどうかがテスト有無の割
合とともにレポート出力されるために、その確認を機械
的かつ確実に行なうことができる。
ト支援システムにおいても、シミュレーションによりテ
スト項目がテストされているかどうかがテスト有無の割
合とともにレポート出力されるために、その確認を機械
的かつ確実に行なうことができる。
【００４０】（第３実施形態）次に、この発明の第３実
施形態を説明する。
施形態を説明する。
【００４１】図１４に、この発明の第３実施形態に係る
機能テスト支援システムの構成図を示す。この第３実施
形態の機能テスト支援システムの構成は、図１に示した
第１実施形態の機能テスト支援システムの構成に期待値
比較結果記憶部３７を加えたものである。
機能テスト支援システムの構成図を示す。この第３実施
形態の機能テスト支援システムの構成は、図１に示した
第１実施形態の機能テスト支援システムの構成に期待値
比較結果記憶部３７を加えたものである。
【００４２】期待値比較結果記憶部３７は、機能シミュ
レーション実行部３３によるシミュレーションの期待値
比較結果を図１５のようなフォーマットで記憶する。
レーション実行部３３によるシミュレーションの期待値
比較結果を図１５のようなフォーマットで記憶する。
【００４３】そして、レポート出力部３６は、メッセー
ジ記憶部３４、テスト情報記憶部３５および期待値比較
結果記憶部３７の情報を入力して、各テストの合否結果
を判定し、結果とその合格率を図１６のように出力す
る。すなわち、各テストは、そのテストに関連するテス
ト項目がすべて満たされ、かつ、期待値比較結果がＯＫ
であるときにＯＫとなり、そうでないときはＮＧとす
る。すなわち、メッセージ記憶部３４、期待と比較結果
記憶部３７、テスト情報記憶部３５にそれぞれ図１３、
図１５、図５の情報が記憶されている場合、前述の第１
実施形態で説明した図６は、各テストのテスト項目が満
たされたか否かを示す情報であり、レポート出力部３６
は、この情報と期待値比較結果記憶部３７の情報の論理
積をとり、結果をレポート出力する。たとえば、ＴＥＳ
Ｔ００１、ＴＥＳＴ００３は、図６と図１５よりテスト
項目、期待値比較結果がｃｏｖｅｒ，ＯＫであるから、
図１６のようにＯＫであると出力する。同様に、ＴＥＳ
Ｔ００２、ＴＥＳＴ００４は、テスト項目、期待値比較
結果にｕｎｃｏｖｅｒ，ＮＧが含まれるため、ＮＧであ
ると出力する。さらに、合格率（２／４）×１００＝５
０％を出力する。
ジ記憶部３４、テスト情報記憶部３５および期待値比較
結果記憶部３７の情報を入力して、各テストの合否結果
を判定し、結果とその合格率を図１６のように出力す
る。すなわち、各テストは、そのテストに関連するテス
ト項目がすべて満たされ、かつ、期待値比較結果がＯＫ
であるときにＯＫとなり、そうでないときはＮＧとす
る。すなわち、メッセージ記憶部３４、期待と比較結果
記憶部３７、テスト情報記憶部３５にそれぞれ図１３、
図１５、図５の情報が記憶されている場合、前述の第１
実施形態で説明した図６は、各テストのテスト項目が満
たされたか否かを示す情報であり、レポート出力部３６
は、この情報と期待値比較結果記憶部３７の情報の論理
積をとり、結果をレポート出力する。たとえば、ＴＥＳ
Ｔ００１、ＴＥＳＴ００３は、図６と図１５よりテスト
項目、期待値比較結果がｃｏｖｅｒ，ＯＫであるから、
図１６のようにＯＫであると出力する。同様に、ＴＥＳ
Ｔ００２、ＴＥＳＴ００４は、テスト項目、期待値比較
結果にｕｎｃｏｖｅｒ，ＮＧが含まれるため、ＮＧであ
ると出力する。さらに、合格率（２／４）×１００＝５
０％を出力する。
【００４４】このように、この第３実施形態の機能テス
ト支援システムにおいては、シミュレーションによりテ
スト項目がテストされているかどうかがシミュレーショ
ン結果の合否とテスト有無の割合とともにレポート出力
されるために、その確認を機械的かつ確実に行なうこと
ができる。
ト支援システムにおいては、シミュレーションによりテ
スト項目がテストされているかどうかがシミュレーショ
ン結果の合否とテスト有無の割合とともにレポート出力
されるために、その確認を機械的かつ確実に行なうこと
ができる。
【００４５】なお、前述の第１〜第３実施形態の機能テ
スト支援システムでは、機能記述記憶部に記憶される計
対象回路の記述にテスト項目がテストされたことをメッ
セージ出力するステートメントを埋め込むことにより、
テスト項目がテストされたことを示す情報を取得する例
を説明したが、これに限らず、たとえば図１７に示すよ
うに、チェック記述記憶部４３に記憶された、テスト有
無をチェックすべき記述を指定する情報にしたがって、
機能シミュレーション実行部４２によるシミュレーショ
ンを監視するモニタ部４４を設け、このモニタ部４４か
らテスト項目がテストされたことを示す情報を取得して
も良い。この場合、機能記述記憶部４１に記憶される計
対象回路の記述には、テスト項目がテストされたことを
メッセージ出力するステートメントを埋め込む必要がな
いため、これに伴ない、テスト項目がテストされたこと
をメッセージ出力するために使用されるＶＨＤＬプロシ
ジャｃｈｅｃｋ＿ａｓｓｅｒｔを記憶するパッケージ記
憶部も不要となる。
スト支援システムでは、機能記述記憶部に記憶される計
対象回路の記述にテスト項目がテストされたことをメッ
セージ出力するステートメントを埋め込むことにより、
テスト項目がテストされたことを示す情報を取得する例
を説明したが、これに限らず、たとえば図１７に示すよ
うに、チェック記述記憶部４３に記憶された、テスト有
無をチェックすべき記述を指定する情報にしたがって、
機能シミュレーション実行部４２によるシミュレーショ
ンを監視するモニタ部４４を設け、このモニタ部４４か
らテスト項目がテストされたことを示す情報を取得して
も良い。この場合、機能記述記憶部４１に記憶される計
対象回路の記述には、テスト項目がテストされたことを
メッセージ出力するステートメントを埋め込む必要がな
いため、これに伴ない、テスト項目がテストされたこと
をメッセージ出力するために使用されるＶＨＤＬプロシ
ジャｃｈｅｃｋ＿ａｓｓｅｒｔを記憶するパッケージ記
憶部も不要となる。
【００４６】また、以下に前述の第１〜第３実施形態の
機能テスト支援システムに施すことのできる変形例を示
す。
機能テスト支援システムに施すことのできる変形例を示
す。
【００４７】（１）テスト項目のサブセットを指定する
テスト項目指定部を設け、レポート出力部はテスト項目
指定部によって指定されたテスト項目に関連するテスト
ベクトルについてのみの判定結果を出力する。これによ
り、設計者が着目した一部のテスト項目がテストされた
か否かを容易に知ることも可能となる。
テスト項目指定部を設け、レポート出力部はテスト項目
指定部によって指定されたテスト項目に関連するテスト
ベクトルについてのみの判定結果を出力する。これによ
り、設計者が着目した一部のテスト項目がテストされた
か否かを容易に知ることも可能となる。
【００４８】（２）機能記述記憶部に図２のａ１のよう
な記述を埋め込む際に、シミュレーションにおいて特定
の設計者が記述した、あるいは特定のモジュール内の記
述のみが有効になるようにして、メッセージ記憶部に特
定の設計者が担当するテスト項目や特定のモジュール内
のテスト項目がテストされたことを示す情報のみが出力
されるようにする。これは、たとえば、図２のａ３以降
をＩＦ（ＦＯＣＵＳ＿ＩＤ==識別子）ｔｈｅｎという条
件文の中に含めることにより実現できる。ここで、ＦＯ
ＵＣＵＳ＿ＩＤはパッケージ記憶部で定義された整数型
のグローバル信号であり、その値はシミュレーション開
始時に外部ファイルから読み込む。一方、識別子は、整
数の定数値（１，２など）であり、この記述を埋め込ん
だ設計者あるいはモジュール毎にユニークな値とする。
すなわち、たとえば、この外部ファイルに１を設定して
おくことにより、この識別子として１をもつＩＦ文内に
書かれた記述が実行され、ｃｈｃｋ＿ａｓｓｅｒｔによ
るメッセージが出力されることになる。これにより、設
計者が着目する一部のテスト項目についての情報を効率
よく得ることができる。
な記述を埋め込む際に、シミュレーションにおいて特定
の設計者が記述した、あるいは特定のモジュール内の記
述のみが有効になるようにして、メッセージ記憶部に特
定の設計者が担当するテスト項目や特定のモジュール内
のテスト項目がテストされたことを示す情報のみが出力
されるようにする。これは、たとえば、図２のａ３以降
をＩＦ（ＦＯＣＵＳ＿ＩＤ==識別子）ｔｈｅｎという条
件文の中に含めることにより実現できる。ここで、ＦＯ
ＵＣＵＳ＿ＩＤはパッケージ記憶部で定義された整数型
のグローバル信号であり、その値はシミュレーション開
始時に外部ファイルから読み込む。一方、識別子は、整
数の定数値（１，２など）であり、この記述を埋め込ん
だ設計者あるいはモジュール毎にユニークな値とする。
すなわち、たとえば、この外部ファイルに１を設定して
おくことにより、この識別子として１をもつＩＦ文内に
書かれた記述が実行され、ｃｈｃｋ＿ａｓｓｅｒｔによ
るメッセージが出力されることになる。これにより、設
計者が着目する一部のテスト項目についての情報を効率
よく得ることができる。
【００４９】（３）テスト情報記憶部に、すべてのテス
トベクトルに関連するテスト項目ではなく、一部のテス
トベクトルに関連するテスト項目の情報を入れておくこ
とによって、設計者が着目する一部のテストベクトルに
関するテスト項目がテストされたか否かを知ることも可
能となる。
トベクトルに関連するテスト項目ではなく、一部のテス
トベクトルに関連するテスト項目の情報を入れておくこ
とによって、設計者が着目する一部のテストベクトルに
関するテスト項目がテストされたか否かを知ることも可
能となる。
【００５０】（４）機能記述へのテスト項目の埋め込み
は、図１８に示すようなモジュールａ＿ｔｏ＿ｂの記述
を図１９のようにコンポーネントインスタンスとして使
用することによって行なうことも可能である。ここで、
コンポーネントインスタンス名は、テスト項目名とす
る。図１８の記述は、信号Ａが１になってからＷサイク
ル以内にＢが１になるときに、図２０のようなメッセー
ジを出力する。ここで、図１９のｂのアサート文の実行
によって、図２０の階層パス名が出力され、テスト項目
名を取り出すことができる。このように、図１８のよう
な共通のモジュールａ＿ｔｏ＿ｂを使用することによっ
て、複数の時刻にわたる信号の関係がテストされたか否
かを容易に調べることができる。また、一つのモジュー
ルが複数インスタンス化された場合は、同一のテスト項
目をもつモジュールが複数存在することになるが、この
方法によれば、インスタンス毎にテスト項目がテストさ
れたか否かを確認することができる。
は、図１８に示すようなモジュールａ＿ｔｏ＿ｂの記述
を図１９のようにコンポーネントインスタンスとして使
用することによって行なうことも可能である。ここで、
コンポーネントインスタンス名は、テスト項目名とす
る。図１８の記述は、信号Ａが１になってからＷサイク
ル以内にＢが１になるときに、図２０のようなメッセー
ジを出力する。ここで、図１９のｂのアサート文の実行
によって、図２０の階層パス名が出力され、テスト項目
名を取り出すことができる。このように、図１８のよう
な共通のモジュールａ＿ｔｏ＿ｂを使用することによっ
て、複数の時刻にわたる信号の関係がテストされたか否
かを容易に調べることができる。また、一つのモジュー
ルが複数インスタンス化された場合は、同一のテスト項
目をもつモジュールが複数存在することになるが、この
方法によれば、インスタンス毎にテスト項目がテストさ
れたか否かを確認することができる。
【００５１】（５）図１４の構成と同様にして、図９の
構成に、期待値比較結果記憶部を付加することによっ
て、レポート出力部２５がテストの合否結果を出力する
ようにする。
構成に、期待値比較結果記憶部を付加することによっ
て、レポート出力部２５がテストの合否結果を出力する
ようにする。
【００５２】また、この場合および図１４の場合とも
に、レポート出力部は、最終的なテストの合否結果だけ
でなく、第１実施形態で図６により示したテスト項目が
テストされたか否かという情報をも出力してもよい。
に、レポート出力部は、最終的なテストの合否結果だけ
でなく、第１実施形態で図６により示したテスト項目が
テストされたか否かという情報をも出力してもよい。
【００５３】（６）テスト情報記憶部は、図２１のよう
に、テスト項目毎に対応するテストベクトルの情報を記
憶する。同様に、レポート出力部は、図２２のように、
テスト項目がそれをテスト対象とするテストベクトル全
てにおいて満たされたか否かを判定した結果を出力す
る。このとき、（１）と同様に、テスト項目のサブセッ
トを指定するテスト項目指定部を設け、レポート出力部
は指定された項目が関連する全てのテストベクトルにお
いて満たされたか否かを判定した結果を出力してもよ
い。これによって、設計者が着目した一部のテスト項目
がテストされたか否かを知ることも可能となる。
に、テスト項目毎に対応するテストベクトルの情報を記
憶する。同様に、レポート出力部は、図２２のように、
テスト項目がそれをテスト対象とするテストベクトル全
てにおいて満たされたか否かを判定した結果を出力す
る。このとき、（１）と同様に、テスト項目のサブセッ
トを指定するテスト項目指定部を設け、レポート出力部
は指定された項目が関連する全てのテストベクトルにお
いて満たされたか否かを判定した結果を出力してもよ
い。これによって、設計者が着目した一部のテスト項目
がテストされたか否かを知ることも可能となる。
【００５４】（７）機能記述を解析して埋め込んだテス
ト項目名の一覧を表示する機能を付加し、表示された情
報に、設計者がテストベクトル名を追加して、図５や図
２１に示したテスト情報記憶部の情報を作成する。これ
により、テスト情報記憶部の情報の作成が容易になり、
また、埋め込まれたテスト項目を容易に確認することが
可能となる。
ト項目名の一覧を表示する機能を付加し、表示された情
報に、設計者がテストベクトル名を追加して、図５や図
２１に示したテスト情報記憶部の情報を作成する。これ
により、テスト情報記憶部の情報の作成が容易になり、
また、埋め込まれたテスト項目を容易に確認することが
可能となる。
【００５５】（８）レポート出力部は、項目がテストさ
れなかったテストベクトル名とその割合を表示する、あ
るいは、項目がテストされたテストベクトル名とその割
合を表示する。
れなかったテストベクトル名とその割合を表示する、あ
るいは、項目がテストされたテストベクトル名とその割
合を表示する。
【００５６】
【発明の効果】以上詳述したように、この発明によれ
ば、シミュレーションにおいて、テスト項目がテストさ
れているか否かを容易に確認すること、および、シミュ
レーションの結果確認を機械的かつ確実に行なうことが
可能となる。また、設計対象ＬＳＩの機能記述を変更し
た場合に、意味がなくなってしまったテストや修正する
必要があるテストを容易に検出することも可能となる。
さらに、機能記述が再利用された場合においても、テス
トされた項目、すなわち使用された機能、要素動作を明
確にすることも可能となる。
ば、シミュレーションにおいて、テスト項目がテストさ
れているか否かを容易に確認すること、および、シミュ
レーションの結果確認を機械的かつ確実に行なうことが
可能となる。また、設計対象ＬＳＩの機能記述を変更し
た場合に、意味がなくなってしまったテストや修正する
必要があるテストを容易に検出することも可能となる。
さらに、機能記述が再利用された場合においても、テス
トされた項目、すなわち使用された機能、要素動作を明
確にすることも可能となる。
【図１】この発明の第１実施形態に係る機能テスト支援
システムの構成図。
システムの構成図。
【図２】同第１実施形態の機能テスト支援システムの機
能記述記憶部に記憶される機能記述の例を示す図。
能記述記憶部に記憶される機能記述の例を示す図。
【図３】同第１実施形態の機能テスト支援システムのプ
ロシジャｃｈｅｃｋ＿ａｓｓｅｒｔの定義を示す図。
ロシジャｃｈｅｃｋ＿ａｓｓｅｒｔの定義を示す図。
【図４】同第１実施形態の機能テスト支援システムのプ
ロシジャｃｈｅｃｋ＿ａｓｓｅｒｔにより出力されるメ
ッセージを示す図。
ロシジャｃｈｅｃｋ＿ａｓｓｅｒｔにより出力されるメ
ッセージを示す図。
【図５】同第１実施形態の機能テスト支援システムのテ
スト情報記憶部に記憶される情報の例を示す図。
スト情報記憶部に記憶される情報の例を示す図。
【図６】同第１実施形態の機能テスト支援システムのレ
ポート出力部１６によって出力されるレポートの例を示
す図。
ポート出力部１６によって出力されるレポートの例を示
す図。
【図７】同第１実施形態の機能テスト支援システムのレ
ポート出力部の処理フローを示す図。
ポート出力部の処理フローを示す図。
【図８】同第１実施形態の機能テスト支援システムのメ
ッセージ記憶部に記憶されるメッセージの例を示す図。
ッセージ記憶部に記憶されるメッセージの例を示す図。
【図９】同第２実施形態に係る機能テスト支援システム
の構成図。
の構成図。
【図１０】同第２実施形態の機能テスト支援システムの
パッケージ記憶部に記憶されるプロシジャｃｈｅｃｋ＿
ａｓｓｅｒｔの定義を示す図。
パッケージ記憶部に記憶されるプロシジャｃｈｅｃｋ＿
ａｓｓｅｒｔの定義を示す図。
【図１１】同第２実施形態の機能テスト支援システムの
ｃｈｅｃｋ＿ａｓｓｅｒｔによって出力されるメッセー
ジを示す図。
ｃｈｅｃｋ＿ａｓｓｅｒｔによって出力されるメッセー
ジを示す図。
【図１２】同第２実施形態の機能テスト支援システムの
機能記述記憶部に記憶される記述の例を示す図。
機能記述記憶部に記憶される記述の例を示す図。
【図１３】同第２実施形態の機能テスト支援システムの
メッセージ記憶部に記憶されるメッセージの例を示す
図。
メッセージ記憶部に記憶されるメッセージの例を示す
図。
【図１４】同第３実施形態に係る機能テスト支援システ
ムの構成図。
ムの構成図。
【図１５】同第３実施形態の機能テスト支援システムの
期待値比較結果記憶部に記憶される情報の例を示す図。
期待値比較結果記憶部に記憶される情報の例を示す図。
【図１６】同第３実施形態の機能テスト支援システムの
レポート出力部による出力結果を示す図。
レポート出力部による出力結果を示す図。
【図１７】シミュレーションを監視するモニタ部を設け
た場合の機能テスト支援システムの構成図。
た場合の機能テスト支援システムの構成図。
【図１８】同変形例の機能テスト支援システムにおいて
使用されるモジュールａ＿ｔｏ＿ｂの記述を示す図。
使用されるモジュールａ＿ｔｏ＿ｂの記述を示す図。
【図１９】同変形例の機能テスト支援システムのメッセ
ージ記憶部に記憶されるメッセージの例を示す図。
ージ記憶部に記憶されるメッセージの例を示す図。
【図２０】図１８の記述の実行によって出力されるメッ
セージの例を示す図。
セージの例を示す図。
【図２１】同変形例の機能テスト支援システムのテスト
情報記憶部に記憶される情報の例を示す図。
情報記憶部に記憶される情報の例を示す図。
【図２２】同変形例の機能テスト支援システムのレポー
ト出力部による出力結果の例を示す図。
ト出力部による出力結果の例を示す図。
１１，２１，３１，４１…機能記述記憶部 １２，２２，３２…パッケージ記憶部 １３，２３，３３、４２…機能シミュレーション実行部 １４，２４，３４，４５…メッセージ記憶部 １５，３５、４６…テスト情報記憶部 １６，２５，３６，４７…レポート出力部 ３７…期待値比較結果記憶部 ４３…チェック記述記憶部 ４４…モニタ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西出 康一 東京都青梅市末広町２丁目９番地 株式会 社東芝青梅工場内 (72)発明者 的場 司 東京都青梅市末広町２丁目９番地 株式会 社東芝青梅工場内 Ｆターム(参考） 2G032 AB01 AC08 AE08 AE10 AE12 AG02 5B046 AA08 BA02 JA03 JA05 5B048 AA20 CC02 DD05
Claims (18)
- 【請求項１】 集積回路の機能をハードウェア記述言語
により１つまたはそれ以上の要素動作の集合として記述
した機能記述の機能テストを支援する機能テスト支援シ
ステムであって、 前記機能記述を検証するための機能シミュレーションの
テストベクトルとそのテストベクトルによりテストされ
るテスト項目との対応関係を記憶するテスト情報記憶手
段と、 前記機能シミュレーションの実行に伴なって生成され
る、前記テスト項目の起動条件が満たされたことを示す
少なくともテスト項目名を含むメッセージを記憶するメ
ッセージ記憶手段と、 前記テスト情報記憶手段および前記メッセージ記憶手段
に記憶された情報から前記テストベクトル毎に各テスト
項目のテスト有無を判定し、その判定結果をレポート出
力するレポート出力手段とを具備することを特徴とする
機能テスト支援システム。 - 【請求項２】 前記機能記述は、前記テスト項目の起動
条件が満たされたときに、少なくともそのテスト項目名
を含むメッセージを出力するステートメントを含んでな
り、 前記メッセージ記憶手段は、前記ステートメントの実行
により出力されたメッセージを記憶することを特徴とす
る請求項１記載の機能テスト支援システム。 - 【請求項３】 前記機能シミュレーションの実行を監視
し、前記テスト項目の起動条件が満たされたときに、少
なくともそのテスト項目名を含むメッセージを出力する
モニタ手段をさらに具備し、 前記メッセージ記憶手段は、前記モニタ手段より出力さ
れたメッセージを記憶することを特徴とする請求項１記
載の機能テスト支援システム。 - 【請求項４】 集積回路の機能をハードウェア記述言語
により１つまたはそれ以上の要素動作の集合として記述
した機能記述の機能テストを支援する機能テスト支援シ
ステムであって、 前記機能記述を検証するための機能シミュレーションの
実行に伴なって生成される、予め設定されたテスト項目
の起動条件が満たされたことを示す少なくともテスト項
目名とテストベクトル名とを含むメッセージを記憶する
メッセージ記憶手段と、 前記メッセージ記憶手段に記憶された情報から前記テス
トベクトル毎に各テスト項目のテスト有無を判定し、そ
の判定結果をレポート出力するレポート出力手段とを具
備することを特徴とする機能テスト支援システム。 - 【請求項５】 前記機能シミュレーションの期待値比較
結果を記憶する期待値比較結果記憶手段をさらに具備
し、 前記レポート出力手段は、前記期待値比較結果記憶手段
に記憶された情報と前記メッセージ記憶手段に記憶され
たメッセージとから前記テストベクトル毎に各テスト項
目の合否を判定し、その判定結果をレポート出力するこ
とを特徴とする請求項１、２、３または４記載の機能テ
スト支援システム。 - 【請求項６】 前記レポート出力手段は、前記テストベ
クトル毎にテスト項目のテスト有無の割合を出力する手
段を有することを特徴とする請求項１、２、３、４また
は５記載の機能テスト支援システム。 - 【請求項７】 前記テスト項目のサブセットを指定する
テスト項目指定手段をさらに具備し、 前記レポート出力手段は、前記テスト項目指定手段によ
り指定されたテスト項目が関連するテストベクトルにつ
いてのみ、その結果を出力する手段を有することを特徴
とする請求項１、２、３、４、５または６記載の機能テ
スト支援システム。 - 【請求項８】 前記機能記述に含まれるステートメント
から前記テスト項目の一覧を生成して表示するテスト項
目表示手段をさらに具備することを特徴とする請求項２
記載の機能テスト支援システム。 - 【請求項９】 集積回路の機能をハードウェア記述言語
により１つまたはそれ以上の要素動作の集合として記述
した機能記述の機能テストを支援する機能テスト支援方
法であって、 予め設定されたテスト項目の起動条件が満たされたとき
に、少なくともそのテスト項目名を含むメッセージを出
力するステートメントを含んでなる機能記述の機能シミ
ュレーションを実行するステップと、 前記ステートメントの実行により出力されたメッセージ
と、前記機能シミュレーションのテストベクトルとその
テストベクトルによりテストされるテスト項目との対応
関係を示すテスト情報とから各テストベクトル毎に各テ
スト項目のテスト有無を判定し、その判定結果をレポー
ト出力するステップとを有することを特徴とする機能テ
スト支援方法。 - 【請求項１０】 集積回路の機能をハードウェア記述言
語により１つまたはそれ以上の要素動作の集合として記
述した機能記述の機能テストを支援する機能テスト支援
方法であって、 予め設定されたテスト項目の起動条件が満たされたとき
に、少なくともテスト項目名とテストベクトル名と含む
メッセージを出力するステートメントを含んでなる機能
記述の機能シミュレーションを実行するステップと、 前記ステートメントの実行により出力されたメッセージ
から各テストベクトル毎に各テスト項目のテスト有無を
判定し、その判定結果をレポート出力するステップとを
有することを特徴とする機能テスト支援方法。 - 【請求項１１】 前記レポート出力するステップにおい
て、前記テストベクトル毎にテスト項目のテスト有無の
割合を出力することを特徴とする請求項９または１０記
載の機能テスト支援方法。 - 【請求項１２】 前記テスト項目のサブセットを指定す
るステップをさらに有し、 前記レポート出力するステップにおいて、前記指定され
たテスト項目が関連するテストベクトルについてのみ、
その結果を出力することを特徴とする請求項９、１０ま
たは１１記載の機能テスト支援方法。 - 【請求項１３】 集積回路の機能をハードウェア記述言
語により１つまたはそれ以上の要素動作の集合として記
述した機能記述の機能テストを支援すべくコンピュータ
を動作させるためのプログラムであって、 予め設定されたテスト項目の起動条件が満たされたとき
に、少なくともそのテスト項目名を含むメッセージを出
力するステートメントを含んでなる機能記述の機能シミ
ュレーションを実行し、 前記ステートメントの実行により出力されたメッセージ
と、前記機能シミュレーションのテストベクトルとその
テストベクトルによりテストされるテスト項目との対応
関係を示すテスト情報とから各テストベクトル毎に各テ
スト項目のテスト有無を判定し、その判定結果をレポー
ト出力するようにコンピュータを動作させるプログラム
を記憶したコンピュータ読み取り可能な記憶媒体。 - 【請求項１４】 集積回路の機能をハードウェア記述言
語により１つまたはそれ以上の要素動作の集合として記
述した機能記述の機能テストを支援すべくコンピュータ
を動作させるためのプログラムであって、 予め設定されたテスト項目の起動条件が満たされたとき
に、少なくともテスト項目名とテストベクトル名と含む
メッセージを出力するステートメントを含んでなる機能
記述の機能シミュレーションを実行し、 前記ステートメントの実行により出力されたメッセージ
から各テストベクトル毎に各テスト項目のテスト有無を
判定し、その判定結果をレポート出力するようにコンピ
ュータを動作させるプログラムを記憶したコンピュータ
読み取り可能な記憶媒体。 - 【請求項１５】 前記プログラムは、前記レポート出力
の際、前記テストベクトル毎にテスト項目のテスト有無
の割合を出力することを特徴とする請求項１３または１
４記載の記憶媒体。 - 【請求項１６】 前記プログラムは、さらにテスト項目
のサブセットを指定し、 前記レポート出力の際、前記指定されたテスト項目が関
連するテストベクトルについてのみ、その結果を出力す
ることを特徴とする請求項１３、１４または１５記載の
記憶媒体。 - 【請求項１７】 集積回路の機能を１つまたはその以上
の要素動作の集合として記述したシミュレーション実行
可能なハードウエア記述モデルであって、 前記要素動作の起動条件が満たされたときに、その旨を
示す情報を出力する記述を含んでなることを特徴とする
ハードウエア記述モデル。 - 【請求項１８】 集積回路の機能を１つまたはその以上
の要素動作の集合として記述したシミュレーション実行
可能なハードウエア記述モデルであって、 前記要素動作の起動条件が満たされたときに、その旨を
示す情報を出力する記述を含んでなるハードウエア記述
モデルを記憶したコンピュータ読み取り可能な記憶媒
体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28183699A JP2001101255A (ja) | 1999-10-01 | 1999-10-01 | 機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデル |
| US09/662,229 US6678841B1 (en) | 1999-10-01 | 2000-09-14 | Function test support system and function test support method and hardware description model |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28183699A JP2001101255A (ja) | 1999-10-01 | 1999-10-01 | 機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001101255A true JP2001101255A (ja) | 2001-04-13 |
| JP2001101255A5 JP2001101255A5 (ja) | 2005-02-24 |
Family
ID=17644697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28183699A Pending JP2001101255A (ja) | 1999-10-01 | 1999-10-01 | 機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデル |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6678841B1 (ja) |
| JP (1) | JP2001101255A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7032133B1 (en) * | 2002-06-06 | 2006-04-18 | Unisys Corporation | Method and system for testing a computing arrangement |
| JP4182202B2 (ja) * | 2002-08-02 | 2008-11-19 | 富士通マイクロエレクトロニクス株式会社 | シミュレーション用カバレッジ算出装置及びシミュレーション用カバレッジ算出方法 |
| JP4355525B2 (ja) * | 2002-10-09 | 2009-11-04 | 富士通マイクロエレクトロニクス株式会社 | 検証支援方法、検証支援プログラムおよび検証支援装置 |
| JP4335798B2 (ja) * | 2004-12-28 | 2009-09-30 | 富士通マイクロエレクトロニクス株式会社 | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 |
| FR2918759B1 (fr) * | 2007-07-13 | 2009-09-18 | Eurocopter France | Procede de test d'un systeme electronique |
| CN115048315A (zh) * | 2022-07-06 | 2022-09-13 | 东软睿驰汽车技术（沈阳）有限公司 | 自动驾驶仿真测试结果的分析方法、装置和电子设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604895A (en) * | 1994-02-22 | 1997-02-18 | Motorola Inc. | Method and apparatus for inserting computer code into a high level language (HLL) software model of an electrical circuit to monitor test coverage of the software model when exposed to test inputs |
| US5650938A (en) * | 1995-12-13 | 1997-07-22 | Synopsys, Inc. | Method and apparatus for verifying asynchronous circuits using static timing analysis and dynamic functional simulation |
| US5951704A (en) * | 1997-02-19 | 1999-09-14 | Advantest Corp. | Test system emulator |
| US6182258B1 (en) * | 1997-06-03 | 2001-01-30 | Verisity Ltd. | Method and apparatus for test generation during circuit design |
| US5920830A (en) * | 1997-07-09 | 1999-07-06 | General Electric Company | Methods and apparatus for generating test vectors and validating ASIC designs |
| US6148277A (en) * | 1997-12-18 | 2000-11-14 | Nortel Networks Corporation | Apparatus and method for generating model reference tests |
| JP2000113010A (ja) | 1998-09-30 | 2000-04-21 | Toshiba Corp | タイミング解析システムおよびタイミング解析方法ならびに論理合成システムおよび論理合成方法 |
| JP2000137745A (ja) | 1998-11-04 | 2000-05-16 | Toshiba Corp | 論理回路のタイミング仕様入力システムおよび論理回路のタイミング仕様入力方法 |
-
1999
- 1999-10-01 JP JP28183699A patent/JP2001101255A/ja active Pending
-
2000
- 2000-09-14 US US09/662,229 patent/US6678841B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6678841B1 (en) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7536605B2 (en) | Injection of software faults into an operational system | |
| JP4266226B2 (ja) | 選択的に有効にされるチェッカーを用いた設計検証システムおよび方法 | |
| US8429457B2 (en) | Use of statistical representations of traffic flow in a data processing system | |
| WO2007066319A1 (en) | Conversion of switching signals of a circuit simulation into a transaction model | |
| US7640476B2 (en) | Method and system for automated path delay test vector generation from functional tests | |
| JPH05233352A (ja) | マイクロプロセッサ | |
| JP2000222244A (ja) | コンピュ―タプログラムの微細でない変異のフィルタリングによる強化された機能テスト | |
| US6185726B1 (en) | System and method for efficiently designing integrated circuit devices | |
| JP5197482B2 (ja) | 半導体集積回路設計支援システム及び半導体集積回路 | |
| US6934656B2 (en) | Auto-linking of function logic state with testcase regression list | |
| CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| JP2001101255A (ja) | 機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデル | |
| US6968520B2 (en) | System verifying apparatus and method which compares simulation result based on a random test program and a function simulation | |
| US6832359B2 (en) | Apparatus and method for calculating simulation coverage | |
| US20080313584A1 (en) | Logic verification method | |
| US20110022373A1 (en) | Model checking of liveness property in a phase abstracted model | |
| JP2005108007A (ja) | Ｌｓｉ設計検証装置及びｌｓｉ設計検証方法 | |
| JP2013003633A (ja) | 故障再現装置、故障再現方法 | |
| JP2000268074A (ja) | 検証プログラム自動生成装置および方法並びにプロパティ自動生成装置および方法 | |
| JP5387521B2 (ja) | 論理検証シナリオ生成装置、及び、論理検証シナリオ生成プログラム | |
| JP2004326650A (ja) | 論理検証プログラム及び記録媒体 | |
| JPH09153073A (ja) | シミュレーション装置およびその方法 | |
| US20030233504A1 (en) | Method for detecting bus contention from RTL description | |
| CN117113907B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| JPH07121576A (ja) | 故障シミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |