JP2006309666A - プログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法 - Google Patents

プログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法 Download PDF

Info

Publication number
JP2006309666A
JP2006309666A JP2005134432A JP2005134432A JP2006309666A JP 2006309666 A JP2006309666 A JP 2006309666A JP 2005134432 A JP2005134432 A JP 2005134432A JP 2005134432 A JP2005134432 A JP 2005134432A JP 2006309666 A JP2006309666 A JP 2006309666A
Authority
JP
Japan
Prior art keywords
program
variable
value
development support
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005134432A
Other languages
English (en)
Other versions
JP4774237B2 (ja
Inventor
Yasutaka Tsukamoto
泰隆 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005134432A priority Critical patent/JP4774237B2/ja
Priority to US11/414,397 priority patent/US8239834B2/en
Publication of JP2006309666A publication Critical patent/JP2006309666A/ja
Application granted granted Critical
Publication of JP4774237B2 publication Critical patent/JP4774237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/366Software debugging using diagnostics

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】 複数のプログラムの動作比較のための作業を簡易化する。
【解決手段】 同じ動作を実現するべき第1のプログラムおよび第2のプログラムを読み込む手段と、同じ値をとるべき上記第1のプログラム内の第1の変数および上記第2のプログラム内の第2の変数のペアを指定する手段と、上記第1のプログラムおよび上記第2のプログラムを実行した時の上記第1の変数の値および上記第2の変数の値を比較する手段とを備える。
【選択図】 図2

Description

本発明は、プログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法に関する。
半導体集積回路を設計する場合、一般に次のような作業が行われる。
(1)先ず、回路として実現したい部分のアルゴリズムを、C言語などの汎用プログラミング言語を用いて記述し、このプログラムを使ってアルゴリズムの正当性を確認する。
(2)その後、SystemCなどのシステム設計言語を用いて、そのアルゴリズムを実現する回路を設計(記述)する。
(3)汎用プログラミング言語のプログラムの出力結果と、システム設計言語のプログラムの出力結果が同じかどうかを比較する。
ところで、回路開発の途中においては、汎用プログラミング言語により開発したプログラムの出力結果とシステム設計言語による回路(プログラム)の出力結果は一致しない場合が多い。これは回路設計に誤りがあるからである。両者の出力結果が一致しない場合は、その原因が回路のどこにあるのかを調べることになる。
通常よく行われる手法としては、汎用プログラミング言語のプログラム内に内部変数Aの値を表示する「printf」(C言語における文字列出力関数)等の関数呼び出しを追加し、プログラムを実行する。そして、システム設計言語によるプログラム内においても、先の内部変数Aと同じ値をとると思われる変数A’の値を表示する同様な命令文を記述し、論理シミュレーションを実施する。その後、表示された内部変数Aの値と、変数A’の値とを目視にて比較し、同じかどうかを調べる。この作業を複数の変数に対して実施し、回路記述内のどのあたりから動作がおかしくなっているのかを調べる。そして、システム設計言語のプログラムを修正していき、正しい動作を行う最終的なプログラムを得る。
なお、出願人は出願時点までに本発明に関連する先行技術文献を発見することができなかった。よって、先行技術文献情報を開示していない。
従来における半導体集積回路の設計では上述したような作業が行われていたが、次のような問題点が指摘されていた。
(1)汎用プログラミング言語のプログラムとシステム設計言語のプログラムの両者に対して手作業により変数の値を表示する関数ないしは命令文の記述を追加する必要があり、手間のかかる作業であることから、設計工程ひいては半導体集積回路の製造工程全体の遅延を招く。
(2)変数の値を表示する命令文の記述を追加したシステム設計言語のプログラムに対して修正を行っていくことから、これらの命令文の入っていない正式のプログラムのヴァージョン管理が困難である。これらの追加記述は本来の動作を実現させるという意味では全く不要な記述であり、できることならこれらの追加記述は避けたいところである。
(3)追加記述の入ったプログラムから正式のプログラムに戻すためには、追加記述を探して削除していかなければならず、その作業も手間のかかるものであり、設計工程ひいては半導体集積回路の製造工程全体の遅延を招く。
なお、これらの問題点は、半導体集積回路の設計のための汎用プログラミング言語のプログラムとシステム設計言語のプログラムに限らず、同じ動作を実現するべき二つ以上のプログラムの動作を比較検証する必要がある場合に同様に言えることである。
本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、複数のプログラムの動作比較のための作業を簡易化することのできるプログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法を提供することにある。
上記の課題を解決するため、本発明にあっては、請求項1に記載されるように、同じ動作を実現するべき第1のプログラムおよび第2のプログラムを読み込む手段と、同じ値をとるべき上記第1のプログラム内の第1の変数および上記第2のプログラム内の第2の変数のペアを指定する手段と、上記第1のプログラムおよび上記第2のプログラムを実行した時の上記第1の変数の値および上記第2の変数の値を比較する手段とを備えたプログラム開発支援装置を要旨としている。
また、請求項2に記載されるように、上記変数のペアを指定する手段は、同じ値をとるべき変数のペアを複数個指定し、上記変数の値を比較する手段は、上記変数の各ペアに対して、ペアを構成する2つの変数の値を比較するようにすることができる。
また、請求項3に記載されるように、読み込んだ上記第1のプログラムおよび上記第2のプログラムを解析し、変数リストを表示する手段を備えるようにすることができる。
また、請求項4に記載されるように、上記変数のペアを指定する手段は、上記第1のプログラムおよび上記第2のプログラムのソースコード表示画面上で変数のペアを指定するようにすることができる。
また、請求項5に記載されるように、指定された上記第1のプログラム内の第1の変数および上記第2のプログラム内の第2の変数につき、上記第1のプログラムおよび上記第2のプログラムに対して変数の値を出力する関数を追加する手段を備えるようにすることができる。
また、請求項6に記載されるように、変数の値を出力する関数の追加された第1の実行用プログラムおよび第2の実行用プログラムを出力する手段を備えるようにすることができる。
また、請求項7に記載されるように、変数の値を出力する関数の追加された第1の実行用プログラムおよび第2の実行用プログラムを実行する手段を備えるようにすることができる。
また、請求項8に記載されるように、上記変数の値を比較する手段は、不一致が発生した箇所を表示してプログラムの実行を停止するようにすることができる。
また、請求項9に記載されるように、上記第2のプログラムを修正する手段を備えるようにすることができる。
また、請求項10に記載されるように、同じ動作を実現するべき第1のプログラムおよび第2のプログラムを読み込む工程と、同じ値をとるべき上記第1のプログラム内の第1の変数および上記第2のプログラム内の第2の変数のペアを指定する工程と、上記第1のプログラムおよび上記第2のプログラムを実行した時の上記第1の変数の値および上記第2の変数の値を比較する工程とを備えたプログラム動作比較方法として構成することができる。
また、請求項11に記載されるように、同じ動作を実現するべき第1のプログラムおよび第2のプログラムを読み込む工程と、同じ値をとるべき上記第1のプログラム内の第1の変数および上記第2のプログラム内の第2の変数のペアを指定する工程と、上記第1のプログラムおよび上記第2のプログラムを実行した時の上記第1の変数の値および上記第2の変数の値を比較する工程とを、システム設計記述デバッグ工程として備えた半導体集積回路製造方法として構成することができる。
本発明のプログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法にあっては、複数のプログラムに対して同じ値をとるべき変数のペアを指定することで自動的に比較が行われるため、観測したい変数値の表示命令文を人手により追加記述することなく、観測したい変数の値を比較することが可能であり、複数のプログラムの動作比較のための作業を簡易化することができる。
以下、本発明の好適な実施形態につき図面を参照して説明する。
図1は本発明の一実施形態にかかる半導体集積回路の製造工程の例を示す図である。図1において、半導体集積回路の製造工程は、回路として実現したい部分のアルゴリズムをC言語などの汎用プログラミング言語を用いて記述したプログラムと、そのアルゴリズムを実現する回路をSystemCなどのシステム設計言語を用いて記述したプログラムとを動作比較することでデバッグを行う工程(ステップS1)と、デバッグの完了したシステム設計言語のプログラムに基づいてRTL(Register Transfer Level)による表現を生成(動作合成)する工程(ステップS2)と、生成されたRTLに基づいて論理合成を行う工程(ステップS3)と、論理合成の結果に基づいて配置・配線を行う工程(ステップS4)と、配置・配線の結果に基づいてマスクを作成する工程(ステップS5)と、作成されたマスクによりウェハの製造およびチップの組み立てを行う工程(ステップS6)とを備えている。
図2は図1におけるシステム設計記述デバッグ工程(ステップS1)を実施するプログラム開発支援装置の構成例を示す図である。
図2において、第1のプログラム1は、回路として実現したい部分のアルゴリズムをC言語などの汎用プログラミング言語を用いて記述したプログラムであり、第2のプログラム2は、そのアルゴリズムを実現する回路をSystemCなどのシステム設計言語を用いて記述したプログラムである。図3は第1のプログラム1の例を示す図であり、内部変数としてA、B等が用いられている。図4は第2のプログラム2の例を示す図であり、内部変数としてA’、B’等が用いられている。なお、図3、図4は説明用に簡略化した例を示しており、標記についても実際の環境とは変えてある。例えば、実際には変数名の一部に「’」が用いられることはないが、変数AとA’との対応関係がわかるように「’」を付してある。また、C言語とSystemCを例に挙げたが、いかなるプログラミング言語あるいはハードウェア記述言語であってもかまわない。
図2に戻り、出力結果を比較したい、同じ動作を実現するべき第1のプログラム1および第2のプログラム2はソースコード読み込み部3により読み込まれる。
次いで、変数リスト表示部4は、ソースコード読み込み部3により読み込まれた第1のプログラム1および第2のプログラム2を解析し、変数リストを表示する。図5は変数リストの表示例を示す図であり、第1のプログラム1および第2のプログラム2のそれぞれにつき、出現順に変数名を表示している。
図2に戻り、変数対応付け部5は、同じ値をとるべき第1のプログラム1内の第1の変数および第2のプログラム2内の第2の変数のペアの指定を操作者から受け付ける。この場合、図5に示した変数リストを参考しながら指定してもよいし、参考にせずに指定してもよい。また、変数リストの表示上から変数のペアを指定させるようにしてもよいし、他の方法により指定させるようにしてもよい。図6はソースコード表示画面での変数ペア指定の例を示す図であり、画面上に第1のプログラム1および第2のプログラム2を並べて表示し、GUI(Graphical User Interface)により変数A、A’を選択(マウスクリック等)することで強調表示1a、2aを行うとともに、両者がペアとして指定されていることを示すペア表示bを行うようにしたものである。
図2に戻り、変数出力用関数追加部6は、変数対応付け部5により対応付けられた(指定された)第1のプログラム1内の第1の変数および第2のプログラム2内の第2の変数につき、第1のプログラム1および第2のプログラム2に対して変数の値を出力する関数を追加する。そして、ソースコード出力部7は、変数の値を出力する関数の追加された第1のプログラム1に対応する第1の実行用プログラム8および第2のプログラム2に対応する第2の実行用プログラム9を出力する。出力先としては、ディスク装置あるいはメモリのいずれでもよい。図7は第1の実行用プログラム8の例を示す図であり、変数Aの値を計算する行の次に、変数Aの値を出力する変数出力用関数81が追加された状態を示している。図8は第2の実行用プログラム9の例を示す図であり、変数A’の値を計算する行の次に、変数A’の値を出力する変数出力用関数91が追加された状態を示している。なお、printf関数により変数の値を出力させる例を示したが、使用するプログラミング言語に適した方法により実現することができる。例えば、デバッガのトレース機能を利用し、デバッガを制御するファイル等にトレース命令を記述することによっても実現することができる。
図2に戻り、プログラム実行部10は、第1の実行用プログラム8および第2の実行用プログラム9を実行する。なお、第1の実行用プログラム8および第2の実行用プログラム9を順次に実行する場合と、同時並行的に実行する場合とがある。そして、第1の実行用プログラム8および第2の実行用プログラム9の実行により、追加された変数出力用関数81、91の動作によって変数の値が出力される。変数の値はディスプレイに出力して表示させるようにしてもよいし、ファイルもしくはメモリ上に出力するようにしてもよい。図9は第1の実行用プログラム8についての変数表示の例を示す図であり、第1の実行用プログラム8中の変数出力用関数81(図7)が実行される都度に出力される変数の値が表示される。図10は第2の実行用プログラム9についての変数表示の例を示す図であり、第2の実行用プログラム9中の変数出力用関数91(図8)が実行される都度に出力される変数の値が表示される。
図2に戻り、変数出力結果比較部11は、プログラム実行部10で実行される第1の実行用プログラム8および第2の実行用プログラム9につき、ペアとして指定された変数の値を比較し、必要に応じて比較結果を表示する。なお、ペアとなっている比較の対象の情報は、変数対応付け部5から得ることができる。また、変数の値を比較は、第1の実行用プログラム8および第2の実行用プログラム9の実行後に一括して行う場合と、第1の実行用プログラム8および第2の実行用プログラム9を同時並行的に実行させながら行う場合とがある。図11は不一致箇所でプログラムの一時停止を行うソースコード表示画面の例を示す図であり、変数の値の比較の結果、不一致が検出された時点でプログラムの実行を停止し、不一致のあった変数について強調表示1c、2cを行うようにしている。
図2に戻り、プログラム修正部12は、操作者の操作に基づき、変数の値の不一致が生じた原因を修正するためのプログラム修正を第2のプログラム2に対して行う。
このように、2つのプログラムに対して同じ値をとるべき変数のペアを指定することで、変数出力用関数が自動的に追加され、プログラム実行による変数の値の比較が自動的に行われるため、観測したい変数値の表示命令文を人手により追加記述することなく、観測したい変数の値を比較することが可能であり、プログラムの動作比較のための作業を簡易化することができる。また、変数出力用関数の含まれない正式なプログラムに対して修正を行うことから、ヴァージョン管理が適切に行えるとともに、変数出力用関数を削除する必要もなくなる。
なお、上述した実施形態では2つのプログラムソースコードを読み込んで動作比較する場合について説明したが、3つ以上のプログラムソースコードを対象とする場合にも本発明は適用可能である。
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。
本発明の一実施形態にかかる半導体集積回路の製造工程の例を示す図である。 システム設計記述デバッグ工程を実施するプログラム開発支援装置の構成例を示す図である。 第1のプログラムの例を示す図である。 第2のプログラムの例を示す図である。 変数リストの表示例を示す図である。 ソースコード表示画面での変数ペア指定の例を示す図である。 第1の実行用プログラムの例を示す図である。 第2の実行用プログラムの例を示す図である。 第1の実行用プログラムについての変数表示の例を示す図である。 第2の実行用プログラムについての変数表示の例を示す図である。 不一致箇所でプログラムの一時停止を行うソースコード表示画面の例を示す図である。
符号の説明
1 第1のプログラム
2 第2のプログラム
3 ソースコード読み込み部
4 変数リスト表示部
5 変数対応付け部
6 変数出力用関数追加部
7 ソースコード出力部
8 第1の実行用プログラム
81 変数出力用関数
9 第2の実行用プログラム
91 変数出力用関数
10 プログラム実行部
11 変数出力結果比較部
12 プログラム修正部

Claims (11)

  1. 同じ動作を実現するべき第1のプログラムおよび第2のプログラムを読み込む手段と、
    同じ値をとるべき上記第1のプログラム内の第1の変数および上記第2のプログラム内の第2の変数のペアを指定する手段と、
    上記第1のプログラムおよび上記第2のプログラムを実行した時の上記第1の変数の値および上記第2の変数の値を比較する手段とを備えたことを特徴とするプログラム開発支援装置。
  2. 上記変数のペアを指定する手段は、同じ値をとるべき変数のペアを複数個指定し、
    上記変数の値を比較する手段は、上記変数の各ペアに対して、ペアを構成する2つの変数の値を比較することを特徴とする請求項1に記載のプログラム開発支援装置。
  3. 読み込んだ上記第1のプログラムおよび上記第2のプログラムを解析し、変数リストを表示する手段を備えたことを特徴とする請求項1または2のいずれか一項に記載のプログラム開発支援装置。
  4. 上記変数のペアを指定する手段は、上記第1のプログラムおよび上記第2のプログラムのソースコード表示画面上で変数のペアを指定することを特徴とする請求項1乃至3のいずれか一項に記載のプログラム開発支援装置。
  5. 指定された上記第1のプログラム内の第1の変数および上記第2のプログラム内の第2の変数につき、上記第1のプログラムおよび上記第2のプログラムに対して変数の値を出力する関数を追加する手段を備えたことを特徴とする請求項1乃至4のいずれか一項に記載のプログラム開発支援装置。
  6. 変数の値を出力する関数の追加された第1の実行用プログラムおよび第2の実行用プログラムを出力する手段を備えたことを特徴とする請求項5に記載のプログラム開発支援装置。
  7. 変数の値を出力する関数の追加された第1の実行用プログラムおよび第2の実行用プログラムを実行する手段を備えたことを特徴とする請求項5に記載のプログラム開発支援装置。
  8. 上記変数の値を比較する手段は、不一致が発生した箇所を表示してプログラムの実行を停止することを特徴とする請求項1乃至7のいずれか一項に記載のプログラム開発支援装置。
  9. 上記第2のプログラムを修正する手段を備えたことを特徴とする請求項1乃至8のいずれか一項に記載のプログラム開発支援装置。
  10. 同じ動作を実現するべき第1のプログラムおよび第2のプログラムを読み込む工程と、
    同じ値をとるべき上記第1のプログラム内の第1の変数および上記第2のプログラム内の第2の変数のペアを指定する工程と、
    上記第1のプログラムおよび上記第2のプログラムを実行した時の上記第1の変数の値および上記第2の変数の値を比較する工程とを備えたことを特徴とするプログラム動作比較方法。
  11. 同じ動作を実現するべき第1のプログラムおよび第2のプログラムを読み込む工程と、
    同じ値をとるべき上記第1のプログラム内の第1の変数および上記第2のプログラム内の第2の変数のペアを指定する工程と、
    上記第1のプログラムおよび上記第2のプログラムを実行した時の上記第1の変数の値および上記第2の変数の値を比較する工程とを、システム設計記述デバッグ工程として備えたことを特徴とする半導体集積回路製造方法。
JP2005134432A 2005-05-02 2005-05-02 プログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法 Active JP4774237B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005134432A JP4774237B2 (ja) 2005-05-02 2005-05-02 プログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法
US11/414,397 US8239834B2 (en) 2005-05-02 2006-05-01 Method and system of program development supporting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005134432A JP4774237B2 (ja) 2005-05-02 2005-05-02 プログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法

Publications (2)

Publication Number Publication Date
JP2006309666A true JP2006309666A (ja) 2006-11-09
JP4774237B2 JP4774237B2 (ja) 2011-09-14

Family

ID=37235920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005134432A Active JP4774237B2 (ja) 2005-05-02 2005-05-02 プログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法

Country Status (2)

Country Link
US (1) US8239834B2 (ja)
JP (1) JP4774237B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520850A (zh) * 2017-04-19 2019-11-29 三菱电机株式会社 等效性验证装置和等效性验证程序

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775974B2 (en) * 2005-12-21 2014-07-08 International Business Machines Corporation Multi-contextual delta navigation in a compare view
KR101952702B1 (ko) * 2012-06-01 2019-02-28 삼성전자주식회사 개인 정보에 기초한 서비스를 제공하는 사용자 단말 장치 및 그 서비스 제공 방법
KR101601741B1 (ko) * 2015-06-29 2016-03-09 한국원자력연구원 서로 다른 언어로 작성된 프로그램들의 동일성을 검증하는 검증장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040131A (ja) * 1996-07-22 1998-02-13 Mitsubishi Electric Corp プログラムデバッグ方法
JP2000181700A (ja) * 1998-12-18 2000-06-30 Fujitsu Ltd プログラム解析装置および記録媒体
JP2001060210A (ja) * 1999-08-20 2001-03-06 Nec Corp Lsi検証方法、lsi検証装置および記録媒体
JP2001109788A (ja) * 1999-10-12 2001-04-20 Nec Corp シミュレーションモデル、その生成方法、シミュレーション方法及びその記録媒体
JP2001222565A (ja) * 2000-02-09 2001-08-17 Nec Corp ハードウエア記述の検証システム及びその検証方法
JP2003108629A (ja) * 2001-09-27 2003-04-11 Toppan Printing Co Ltd ゲートアレイビジネスシステム及び方法
JP2004145712A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd 半導体設計における動作記述の等価性検証方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410648A (en) * 1991-08-30 1995-04-25 International Business Machines Corporation Debugging system wherein multiple code views are simultaneously managed
US6275223B1 (en) * 1998-07-08 2001-08-14 Nortel Networks Limited Interactive on line code inspection process and tool
US7302670B2 (en) * 2000-12-21 2007-11-27 Bryan Darrell Bowyer Interactive interface resource allocation in a behavioral synthesis tool
US6691301B2 (en) * 2001-01-29 2004-02-10 Celoxica Ltd. System, method and article of manufacture for signal constructs in a programming language capable of programming hardware architectures
WO2003048995A1 (en) * 2001-12-04 2003-06-12 Ravi Shankar Method of concurrent visualization of process module outputs
US6785872B2 (en) * 2002-01-22 2004-08-31 Hewlett-Packard Development Company, L.P. Algorithm-to-hardware system and method for creating a digital circuit
US7418680B2 (en) * 2004-02-05 2008-08-26 Carnegie Mellon University Method and system to check correspondence between different representations of a circuit
JP2005242569A (ja) * 2004-02-25 2005-09-08 Fujitsu Ltd データ処理装置設計方法、データ処理装置設計装置及びプログラム
US7703026B2 (en) * 2004-04-16 2010-04-20 Sap Ag Non-pattern based user interface in pattern based environment
KR100921314B1 (ko) * 2004-07-12 2009-10-13 양세양 검증결과 재활용 기법을 채용한 고성능 설계검증 장치 및이를 활용한 신속한 설계검증 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040131A (ja) * 1996-07-22 1998-02-13 Mitsubishi Electric Corp プログラムデバッグ方法
JP2000181700A (ja) * 1998-12-18 2000-06-30 Fujitsu Ltd プログラム解析装置および記録媒体
JP2001060210A (ja) * 1999-08-20 2001-03-06 Nec Corp Lsi検証方法、lsi検証装置および記録媒体
JP2001109788A (ja) * 1999-10-12 2001-04-20 Nec Corp シミュレーションモデル、その生成方法、シミュレーション方法及びその記録媒体
JP2001222565A (ja) * 2000-02-09 2001-08-17 Nec Corp ハードウエア記述の検証システム及びその検証方法
JP2003108629A (ja) * 2001-09-27 2003-04-11 Toppan Printing Co Ltd ゲートアレイビジネスシステム及び方法
JP2004145712A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd 半導体設計における動作記述の等価性検証方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520850A (zh) * 2017-04-19 2019-11-29 三菱电机株式会社 等效性验证装置和等效性验证程序
CN110520850B (zh) * 2017-04-19 2023-08-11 三菱电机株式会社 等效性验证装置和计算机能读取的存储介质

Also Published As

Publication number Publication date
US20060248505A1 (en) 2006-11-02
JP4774237B2 (ja) 2011-09-14
US8239834B2 (en) 2012-08-07

Similar Documents

Publication Publication Date Title
US9501596B2 (en) Graphical design verification environment generator
US7971178B1 (en) System to merge custom and synthesized digital integrated circuit design data
US20140214396A1 (en) Specification properties creation for a visual model of a system
JP5859173B1 (ja) エンジニアリングツール、プログラム編集装置およびプログラム編集システム
TWI407425B (zh) 產生使用者介面相關之一物件屬性的方法
JP6092686B2 (ja) 運用作業フロー作成支援方法および運用作業フロー作成支援システム
JP4774237B2 (ja) プログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法
JP2007172444A (ja) 検証作業支援システム及びその方法
JP2000207440A (ja) 半導体集積回路の設計検証装置、方法及び記憶媒体
KR102179508B1 (ko) 자동화 시험장비의 운용 시스템
JP2013020329A (ja) 言語変換処理方法及び言語変換処理プログラム
JP2009193181A (ja) ソフトウェアの開発支援システム、支援方法およびこの方法のプログラム
US9298428B2 (en) Graphical user interface editor that displays live data during editing
JP2009009473A (ja) Guiの設計装置、設計方法およびプログラム
JPWO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
US7178064B2 (en) Debug device, debug method and storage medium
JP2017167732A (ja) 回路設計検証装置およびプログラム
JP5120103B2 (ja) デバッグ方法およびデバッグプログラム
KR101524542B1 (ko) 이종 스마트폰 어플리케이션을 위한 mof 기반의 데이터 변환 방법 및 그 장치
JP3640684B2 (ja) テスト系列生成装置及びテスト容易化設計装置
JP2016151973A (ja) 制御コントロールシステム、その開発支援装置、制御装置
JP2001222565A (ja) ハードウエア記述の検証システム及びその検証方法
JP2005157849A (ja) システムlsi設計装置、システムlsi設計用処理プログラム、及び整合性検証方法
KR20090083994A (ko) 빌드 규칙 작성을 위한 장치 및 방법
JP2018088100A (ja) 状態遷移編集装置および状態遷移編集プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4774237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250