JP2600572B2 - 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は順序回路を含む論理検証
対象回路の論理検証容易化回路への変換方法とその装置
に関する。

【０００２】

【従来の技術】論理シミュレータによって論理を検証し
ようとする対象回路がレジスタやメモリを含む順序回路
である場合、そのまま検証すると、膨大なテストパター
ンが必要であったり、回路を熟知した設計者でなければ
十分に機能をチェックするテストパターンを作成できな
かったりすることが多い。

【０００３】そこで、論理検証対象回路中のレジスタや
メモリの出力を切り口として外部端子に出し、外部端子
からレジスタやメモリの出力を取り出せるようにすると
共に、逆に外部端子からレジスタやメモリの値を入力で
きるようにして、対象回路を論理検証し易いように変換
することが行われている。変換後の回路は、レジスタや
メモリを含むが、その出力は回路の外部出力となるので
直接に観測することができ、また、レジスタやメモリの
値を入力していた部分は回路の外部入力から入力される
ので、レジスタやメモリの値に関係なく、その入力に任
意の値を設定できる。このため、テストパターンを発生
させることが容易になり、且つ少ないテストパターンで
機能のチェックが行えるようになる。

【０００４】従来、このような順序回路を含む論理検証
対象回路の論理検証容易化回路への変換は、例えば特願
昭３−１６３２２５号に見られるように、以下のように
して行われていた。

【０００５】論理検証対象回路内のレジスタやメモリ
を、その論理を変更することなく、後にレジスタやメモ
リの出力を切り口として切断しやすいようにプリミティ
ブレベルに階層展開する。

【０００６】次に、この階層展開されたレジスタやメモ
リの出力を切り口としてレジスタやメモリを入力側と出
力側とに切断して切り口に各々ピンを付け、新しく発生
させた外部出力端子に上記切断したレジスタまたはメモ
リの入力側に付けたピンを接続し、更に外部入力端子も
新しく発生させて切断したレジスタまたはメモリの出力
側に付けたピンに接続する。

【０００７】

【発明が解決しようとする課題】従来は上述したように
して論理検証対象回路から論理検証容易化回路を得るよ
うにしていたが、プリミティブレベルへの階層展開，そ
の切断，新規ピンの発生といった処理を、論理検証対象
回路中にレジスタやメモリが現れる毎に繰り返し実行し
なければならないため、回路変換の効率が悪く、処理時
間が長くなるという問題点があった。

【０００８】本発明はこのような事情に鑑みて為された
ものであり、その目的は、順序回路を含む論理検証対象
回路の論理検証容易化回路への変換を、効率良く、短い
時間で行えるようにすることにある。

【０００９】

【課題を解決するための手段】本発明は上記の目的を達
成するために、順序回路を含む論理検証対象回路を、論
理シミュレーションによる論理検証が容易な論理検証容
易化回路へ変換する方法において、 論理検証対象回路を
構成するコンポーネントの機能記述およびピン記述を含
み、コンポーネントの種類毎に用意されたライブラリの
うち、レジスタまたはメモリを含むコンポーネント対応
のライブラリ全てを、同等な論理をレジスタまたはメモ
リの出力を切り口として切断された回路で実現した切断
コンポーネントの機能記述および元のピンに対応するピ
ン並びに前記切断によって新たに設けた外部端子接続用
ピンの記述を含む切断ライブラリに変換し、 論理検証対
象回路を構成するコンポーネントおよびコンポーネント
間の論理接続情報を記述した論理接続記述を入力し、該
論理接続記述中に現れる、レジスタまたはメモリを含む
コンポーネントの全てを、該コンポーネントに対応する
切断ライブラリの切断コンポーネントで置換し、その
際、該置換後の切断コンポーネントのピンのうち前記外
部端子接続用ピンに接続する仮想的な外部端子の情報を
追加して、論理検証容易化回路の論理接続記述を作成す
ることを特徴とする。 また本発明は、順序回路を含む論
理検証対象回路を、論理シミュレーションによる論理検
証が容易な論理検証容易化回路へ変換する装置におい
て、論理検証対象回路を構成するコンポーネントの機能
記述およびピン記述を含み、コンポーネントの種類毎に
用意されたライブラリと、該ライブラリのうち、レジス
タまたはメモリを含むコンポーネント対応のライブラリ
全てを、同等な論理をレジスタまたはメモリの出力を切
り口として切断された回路で実現した切断コンポーネン
トの機能記述および元のピンに対応するピン並びに前記
切断によって新たに設けた外部端子接続用ピンの記述を
含む切断ライブラリに変換するライブラリ切断手段と、
論理検証対象回路を構成するコンポーネントおよびコン
ポーネント間の論理接続情報を記述した論理接続記述を
入力し、該論理接続記述中に現れる、レジスタまたはメ
モリを含むコンポーネントの全てを、該コンポーネント
に対応する切断ライブラリの切断コンポーネントで置換
し、その際、該置換後の切断コンポーネントのピンのう
ち前記外部端子接続用ピンに接続する仮想的な外部端子
の情報を追加して、論理検証容易化回路の論理接続記述
を作成する順序回路変換手段とを備えることを特徴とす
る。

【００１０】

【作用】順序回路を含む論理検証対象回路を論理検証容
易化回路へ変換する場合、先ず、ライブラリ切断手段
が、論理検証対象回路を構成するコンポーネントの機能
記述およびピンの記述を含み、コンポーネントの種類毎
に用意されたライブラリのうち、レジスタまたはメモリ
を含むコンポーネント対応のライブラリ全てを、同等な
論理をレジスタまたはメモリの出力を切り口として切断
された回路で実現した切断コンポーネントの機能記述お
よび元のピンに対応するピン並びに前記切断によって新
たに設けた外部端子接続用ピンの記述を含む切断ライブ
ラリに変換し、次いで、順序回路変換手段が、論理検証
対象回路を構成するコンポーネントおよびコンポーネン
ト間の論理接続情報を記述した論理接続記述を入力し、
この論理接続記述中に現れる、レジスタまたはメモリを
含むコンポーネントの全てを、そのコンポーネントに対
応する切断ライブラリの切断コンポーネントで置換し、
且つ、置換後の切断コンポーネントのピンのうち外部端
子接続用ピンに接続する仮想的な外部端子の情報を追加
して、論理検証容易化回路の論理接続記述を作成する。

【００１１】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００１２】図１を参照すると、本発明の一実施例の、
順序回路を含む論理検証対象回路の論理検証容易化回路
への変換装置は、ライブラリ１−１〜１−ｎを入力して
切断ライブラリ３−１〜３−ｍを出力するライブラリ切
断手段２と、論理検証対象回路の論理接続記述５および
切断ライブラリ３−１〜３−ｍを入力して論理検証容易
化回路の論理接続記述６を出力する順序回路変換手段４
とで構成されている。

【００１３】論理接続記述５は、論理検証対象回路がど
のようなコンポーネントを含み、各コンポーネント間が
どのように論理的に接続されているかを表す記述であ
る。

【００１４】図２の（Ａ）は、論理接続記述５の一部の
記述をブロック図化した回路図であり、ＣＰ１，ＣＰ
２，ＣＰ３はそれぞれコンポーネントで、特にコンポー
ネントＣＰ１はレジスタを含む順序回路で構成されてい
る。また、Ａ，Ｂ，ＬＥ，Ｚ，ＹはコンポーネントＣＰ
１のピンであり、ピンＺはコンポーネントＣＰ２のピン
と接続され、ピンＹはコンポーネントＣＰ３のピンと接
続されている。また、ピンＡ，Ｂは図示しない他のコン
ポーネント或いは外部入力端子に接続され、ピンＬＥは
クロック信号線に接続されている。

【００１５】次に、図１のライブラリ１−１〜１−ｎ
は、論理接続記述５中に含まれるコンポーネントの種類
毎に設けられているライブラリであり、各ライブラリに
は、そのコンポーネントの機能記述およびピン記述が含
まれている。

【００１６】図３（Ａ）は、図２（Ａ）に示したコンポ
ーネントＣＰ１に対応するライブラリ（例えばライブラ
リ１−１とする）に記述された情報の例を示し、３１は
コンポーネントのピン記述、３２はコンポーネントの機
能記述である。また、図４（Ａ）は、図３（Ａ）の記述
をブロック図化した回路図である。このように、ライブ
ラリ１−１には、信号名Ａ，Ｂの入力ピンと、信号名
Ｚ，Ｙの出力ピンとがあり、信号（Ａ）と信号（Ｂ）と
の論理積Ｃを求め、クロックＬＥの状態に応じてレジス
タＲＥＧが論理積Ｃを保持すると共に信号名Ｚの出力ピ
ンに出力し、また、信号名Ｙの出力ピンには信号名Ｚの
信号の否定値が出力されるというコンポーネントＣＰ１
に関する記述が格納されている。

【００１７】次に、図１のライブラリ切断手段２は、ラ
イブラリ１−１〜１−ｎのうち、レジスタまたはメモリ
を含むコンポーネントに対応するライブラリ全てについ
て、同等な論理をレジスタまたはメモリの出力を切り口
として切断された回路で実現した切断コンポーネントの
機能記述および元のピンに対応するピン並びに切断によ
って新たに設けた外部端子接続用ピンの記述を含む切断
ライブラリ３−１〜３−ｍに変換する手段である。

【００１８】図５にライブラリ切断手段２の処理の流れ
を示す。同図に示すように、ライブラリ切断手段２は、
ライブラリ１−１〜１−ｎを１つずつ注目し（Ｓ１）、
現注目中のライブラリの記述中にレジスタまたはメモリ
の記述があれば（Ｓ２でＹＥＳ）、Ｓ３〜Ｓ５の処理を
実行して当該ライブラリに対応する切断ライブラリを生
成出力する。

【００１９】現注目中のライブラリがレジスタまたはメ
モリの記述を含む場合、処理Ｓ３において、元のコンポ
ーネントの機能記述を、同等な論理をレジスタまたはメ
モリの出力を切り口として切断された回路で実現した切
断コンポーネントの機能記述に変換する。例えば、図３
（Ａ）に示すコンポーネントＣＰ１のライブラリ１−１
の場合、レジスタＲＥＧの出力を切り口として切断する
ために、信号名ＺをレジスタＲＥＧから切り離して入力
用とし、その代わりに新たな代替信号名（＿００００
＿）を生成し、これをレジスタＲＥＧの出力とするため
に、図３（Ａ）の機能記述３２における、 ＲＥＧ Ｚ ＝ ＩＦ ＬＥ ＴＨＥＮ Ｃ ＥＬＳＥ ＮＯＣ； という記述を、図３（Ｂ）の機能記述３２’における、 ＲＥＧ ＿００００＿ ＝ ＩＦ ＬＥ ＴＨＥＮ Ｃ ＥＬＳＥ ＮＯＣ； という記述に変換する。また、元の信号名Ｚの代わりに
新たな代替信号名（＿０００１＿）を設け、変換前後で
論理が変わらないようにするために、 ＴＥＲ ＿０００１＿ ＝ Ｚ； という記述を図３（Ｂ）に示すように機能記述３２’に
追加する。

【００２０】次の処理Ｓ４においては、処理Ｓ３の機能
記述の変換によって生じた新たな代替信号名の入出力，
変更の生じた入出力に応じて、ピン記述の変換を行う。
例えば、図３（Ａ）および（Ｂ）の機能記述の変換の場
合、元の出力Ｚが入力に変更されたので、図３（Ｂ）に
示すように、ＩＮＰＵＴ Ａ，Ｂ；の記述とは別に、 ＩＮＰＵＴ Ｚ； という記述をピン記述３１’に追加し、また、代替信号
名（＿００００＿），（＿０００１＿）の出力が新設さ
れ、出力がＹを含め３つになったので、図３（Ｂ）に示
すように、元の、ＯＵＴＰＵＴ Ｚ，Ｙ；の記述を、 ＯＵＴＰＵＴ Ｙ，＿００００＿，＿０００１＿ ； という記述に変更する。

【００２１】そして、以上の処理により生成した図３
（Ｂ）の情報を、コンポーネントＣＰ１に対応する切断
コンポーネントＣＰ１’を含む切断ライブラリ（例え
ば、切断ライブラリ３−１とする）として出力する（Ｓ
５）。そして、全てのライブラリ１−１〜１−ｎについ
ての処理を終えると（Ｓ６でＹＥＳ）、ライブラリの切
断処理を終了する。なお、図４（Ｂ）に、図３（Ｂ）の
記述をブロック図化した回路図を示す。

【００２２】さて、ライブラリ切断手段２によって切断
ライブラリ３−１〜３−ｍが作成されると、順序回路変
換手段４による処理が可能となる。

【００２３】順序回路変換手段４は、論理検証対象回路
の論理接続記述５を入力し、この論理接続記述５中に現
れる、レジスタまたはメモリを含むコンポーネントの全
てを、そのコンポーネントに対応する切断ライブラリ３
−１乃至３−ｍの切断コンポーネントで置換する。ま
た、置換後のコンポーネントのピンのうち、切断によっ
て新設された外部端子接続用ピンに対して接続する外部
端子の情報を追加する。

【００２４】図６は順序回路変換手段４の処理例を示す
フローチャートである。同図に示すように、順序回路変
換手段４は、論理検証対象回路の論理接続記述５を入力
し（Ｓ１０）、その中のコンポーネント１つずつに注目
して（Ｓ１１）、現注目中のコンポーネントが代替信号
名を含むコンポーネント、すなわちレジスタまたはメモ
リを含むコンポーネントであった場合（Ｓ１２でＹＥ
Ｓ）、Ｓ１３〜Ｓ１８の処理を実行する。そして、全コ
ンポーネントについての処理を終えると（Ｓ１９でＹＥ
Ｓ）、作成した論理検証容易化回路の論理接続記述６を
出力する（Ｓ２０）。

【００２５】現注目中のコンポーネントがレジスタまた
はメモリを含むコンポーネントであった場合、そのコン
ポーネントに対応する切断ライブラリを切断ライブラリ
３−１〜３−ｍから入力する（Ｓ１３）。

【００２６】次に、現注目中のコンポーネントを、上記
入力した切断ライブラリ中の切断コンポーネントで置換
する（Ｓ１４）。即ち、図２（Ａ）のコンポーネントＣ
Ｐ１について、それに対応する図３（Ｂ）のような記述
を含む、切断コンポーネントＣＰ１’対応の切断ライブ
ラリ３−１を入力した場合、論理接続記述５に現れるコ
ンポーネントＣＰ１の名前を、図２（Ｂ）に示すよう
に、切断コンポーネントＣＰ１’の名前に変更する。

【００２７】次に、ロードピンの設定処理を行う（Ｓ１
５）。ロードピンとは、切断コンポーネントの入力側の
ピンのことである。例の場合、元のコンポーネントＣＰ
１のロードピンには、図２（Ａ）に示すように、Ａ，Ｂ
の２つがあり、切断コンポーネントＣＰ１’のロードピ
ンには、図３（Ｂ）に示すように、Ａ，Ｂ，Ｚの３つが
ある。Ａ，Ｂに関しては元々存在するので問題はない
が、Ｚは新たに追加されたロードピンであるため、論理
接続記述５中の名前ＣＰ１’のコンポーネントの記述
に、この新たなＺに関するピンの記述を追加する。この
ような処理がＳ１５で行われる。

【００２８】次に、外部入力端子設定処理を行う（Ｓ１
６）。ここでいう外部入力端子とは、論理検証対象回路
が本来有する外部入力端子とは別の仮想的な外部入力端
子のことであり、処理Ｓ１５において追加したロードピ
ンに対して設定される。例の場合、図２（Ｂ）に示すよ
うに、新たに設定されたロードピンＺに対して接続され
る外部入力端子２１の記述を論理接続記述５中に追加す
る処理が、このＳ１６で行われる。

【００２９】次に、ソースピン設定処理を行う（Ｓ１
７）。ソースピンとは、切断コンポーネントの出力側の
ピンのことである。例の場合、元のコンポーネントＣＰ
１のソースピンには、図２（Ａ）に示すように、Ｚ，Ｙ
の２つがあり、切断コンポーネントＣＰ１’のソースピ
ンには、図３（Ｂ）に示すように、（＿００００＿），
（＿０００１＿），Ｙの３つがある。Ｙに関しては元々
存在するので問題はないが、（＿０００１＿）は元のＺ
に対応するものであり、（＿００００＿）は新設された
ロードピンなので、修正が必要となる。この場合、論理
接続記述５中の元のソースピンＺに関する記述をＺでな
く、代替信号名（＿０００１＿）による記述に変更す
る。また、論理接続記述５中の名前ＣＰ１’のコンポー
ネントの記述に、代替信号名（＿００００＿）として新
設したピンの記述を、その代替信号名（＿００００＿）
を使って追加する。

【００３０】次に、外部出力端子設定処理を行う（Ｓ１
８）。ここでいう外部出力端子とは、論理検証対象回路
が本来有する外部出力端子とは別の仮想的な外部出力端
子のことであり、処理Ｓ１７において追加したソースピ
ンに対して設定される。即ち、図２（Ｂ）に示すよう
に、新たに設定されたソースピン（＿００００＿）に対
して接続される外部出力端子２２の記述を論理接続記述
５中に追加する。

【００３１】以上のような処理を論理接続記述５中の全
てのコンポーネントに対して実行し終えると、修正後の
論理接続記述５を、論理検証容易化回路の論理接続記述
６として出力する（Ｓ２０）。

【００３２】図７は、図１のライブラリ切断手段２およ
び順序回路変換手段４で構成される、順序回路を含む論
理検証対象回路の論理検証容易化回路への変換装置７
の、論理検証における位置付けの説明図である。前述し
たように、変換装置７によって、論理検証対象回路の論
理接続記述５から論理検証容易化回路の論理接続記述６
を生成すると、この論理接続記述６を論理シミュレータ
８に入力して論理シミュレーションを実行する。この
際、論理シミュレータ８は、シミュレートすべきコンポ
ーネントが切断コンポーネントであるときは切断ライブ
ラリ３−１〜３−ｍ中の該当する切断ライブラリの機能
記述を参照し、それ以外のコンポーネントのときはライ
ブラリ１−１〜１−ｎの該当するライブラリの機能記述
を参照する。なお、論理シミュレータ８は、論理接続記
述６中に＿００００＿等の代替信号名が含まれている場
合、その代替信号名のまま論理シミュレーションを行
い、最終的にシミュレーション結果を出力する際に、代
替信号名を元のレジスタ名等に変更して出力する。

【００３３】

【発明の効果】以上説明したように本発明によれば、以
下のような効果を得ることができる。

【００３４】論理検証対象回路に対する実際の回路変換
処理に先立って、論理検証対象回路を構成するコンポー
ネントの機能記述およびピン記述を含むコンポーネント
種類毎のライブラリのうち、レジスタまたはメモリを含
むコンポーネント対応のライブラリ全てについて、同等
な論理をレジスタまたはメモリの出力を切り口として切
断された回路で実現した切断コンポーネントの機能記述
および元のピンに対応するピン並びに切断によって新設
された外部端子接続用ピンの記述を含む切断ライブラリ
を作成しておくため、実際の回路変換時においては、レ
ジスタまたはメモリを含むコンポーネントを該当する切
断ライブラリの切断コンポーネントに置換し且つ外部端
子接続用ピンや仮想的な外部端子の記述を追加する処理
を行えば済み、プリミティブレベルへの階層展開，その
切断，新規ピンの発生等の処理を、論理検証対象回路中
にレジスタやメモリが現れる毎に繰り返し実行していた
従来技術に比べ、実際の回路変換時の効率が向上し、処
理時間が短縮される。

【００３５】論理検証対象回路中に同一種類のコンポー
ネントが多数含まれている場合、これらには同一の切断
ライブラリを使用できるため、従来技術におけるプリミ
ティブレベルへの階層展開，その切断，新規ピンの発生
等に相当する処理は、その切断ライブラリの作成時にお
いてのみ１回実施すれば良く、切断ライブラリの作成段
階を勘案しても全体的な処理量を削減でき、その分、効
率が向上する。

【図面の簡単な説明】

【図１】本発明の一実施例の構成図である。

【図２】論理検証対象回路の変換前後の構成例をブロッ
ク図化して示した図である。

【図３】レジスタを含むコンポーネントに対応するライ
ブラリ及びこのライブラリから生成された切断ライブラ
リの記述例を示す図である。

【図４】ライブラリおよび切断ライブラリの記述をブロ
ック図化した図である。

【図５】ライブラリ切断手段の処理例を示すフローチャ
ートである。

【図６】順序回路変換手段の処理例を示すフローチャー
トである。

【図７】順序回路を含む論理検証対象回路の論理検証容
易化回路への変換装置の、論理検証における位置付けの
説明図である。

【符号の説明】

１−１〜１−ｎ…ライブラリ ２…ライブラリ切断手段 ３−１〜３−ｍ…切断ライブラリ ４…順序回路変換手段 ５…論理検証対象回路の論理接続記述 ６…論理検証容易化回路の論理接続記述

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 順序回路を含む論理検証対象回路を、論
   理シミュレーションによる論理検証が容易な論理検証容
   易化回路へ変換する方法において、 論理検証対象回路を構成するコンポーネントの機能記述
   およびピン記述を含み、コンポーネントの種類毎に用意
   されたライブラリのうち、レジスタまたはメモリを含む
   コンポーネント対応のライブラリ全てを、同等な論理を
   レジスタまたはメモリの出力を切り口として切断された
   回路で実現した切断コンポーネントの機能記述および元
   のピンに対応するピン並びに前記切断によって新たに設
   けた外部端子接続用ピンの記述を含む切断ライブラリに
   変換し、 論理検証対象回路を構成するコンポーネントおよびコン
   ポーネント間の論理接続情報を記述した論理接続記述を
   入力し、該論理接続記述中に現れる、レジスタまたはメ
   モリを含むコンポーネントの全てを、該コンポーネント
   に対応する切断ライブラリの切断コンポーネントで置換
   し、その際、該置換後の切断コンポーネントのピンのう
   ち前記外部端子接続用ピンに接続する仮想的な外部端子
   の情報を追加して、論理検証容易化回路の論理接続記述
   を作成することを特徴とする順序回路を含む論理検証対
   象回路の論理検証容易化回路への変換方法。
2. 【請求項２】 順序回路を含む論理検証対象回路を、論
   理シミュレーションによる論理検証が容易な論理検証容
   易化回路へ変換する装置において、 論理検証対象回路を構成するコンポーネントの機能記述
   およびピン記述を含み、コンポーネントの種類毎に用意
   されたライブラリと、 該ライブラリのうち、レジスタまたはメモリを含むコン
   ポーネント対応のライブラリ全てを、同等な論理をレジ
   スタまたはメモリの出力を切り口として切断された回路
   で実現した切断コンポーネントの機能記述および元のピ
   ンに対応するピン並びに前記切断によって新たに設けた
   外部端子接続用ピンの記述を含む切断ライブラリに変換
   するライブラリ切断手段と、 論理検証対象回路を構成するコンポーネントおよびコン
   ポーネント間の論理接続情報を記述した論理接続記述を
   入力し、該論理接続記述中に現れる、レジスタまたはメ
   モリを含むコンポーネントの全てを、該コンポーネント
   に対応する切断ライブラリの切断コンポーネントで置換
   し、その際、該置換後の切断コンポーネントのピンのう
   ち前記外部端子接続用ピンに接続する仮想的な外部端子
   の情報を追加して、論理検証容易化回路の論理接続記述
   を作成する順序回路変換手段とを具備したことを特徴と
   する順序回路を含む論理検証対象回路の論理検証容易化
   回路への変換装置。