JP2839574B2 - 不定値を含む論理回路の照合方式 - Google Patents
不定値を含む論理回路の照合方式Info
- Publication number
- JP2839574B2 JP2839574B2 JP1244586A JP24458689A JP2839574B2 JP 2839574 B2 JP2839574 B2 JP 2839574B2 JP 1244586 A JP1244586 A JP 1244586A JP 24458689 A JP24458689 A JP 24458689A JP 2839574 B2 JP2839574 B2 JP 2839574B2
- Authority
- JP
- Japan
- Prior art keywords
- graph
- indefinite value
- logic circuit
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】 ［概要］ 特定の入力パターンに対する出力が不定値として無視
される論理回路の照合方式に関し、 不定値を含む論理回路の照合を簡単化することができ
る手段を提供することを目的とし、 特定の入力パターンに対する出力が不定値として無視
される論理回路の照合方法において、 入力された論理回路データに対して二分決定グラフを
作成する手段と、作成グラフに対して不定値となる論理
回路の入力パターンを入力し不定値を表すグラフを作成
する手段と、作成グラフと不定値を表すグラフについて
グラフの演算を行って演算結果グラフを得る演算手段
と、不定値を含むグラフから冗長な部分を除去して簡略
化グラフを得る比較手段とを備え、演算結果グラフと照
合すべき回路についての他の演算結果グラフとを比較手
段により比較することにより複数の論理回路の照合を行
うように構成する。
される論理回路の照合方式に関し、 不定値を含む論理回路の照合を簡単化することができ
る手段を提供することを目的とし、 特定の入力パターンに対する出力が不定値として無視
される論理回路の照合方法において、 入力された論理回路データに対して二分決定グラフを
作成する手段と、作成グラフに対して不定値となる論理
回路の入力パターンを入力し不定値を表すグラフを作成
する手段と、作成グラフと不定値を表すグラフについて
グラフの演算を行って演算結果グラフを得る演算手段
と、不定値を含むグラフから冗長な部分を除去して簡略
化グラフを得る比較手段とを備え、演算結果グラフと照
合すべき回路についての他の演算結果グラフとを比較手
段により比較することにより複数の論理回路の照合を行
うように構成する。
［産業上の利用分野］ 本発明は特定の入力パターンに対する出力が不定値と
して無視される論理回路の照合方式に関する。
して無視される論理回路の照合方式に関する。
近年、論理回路の自動設計が行われ、最初に希望する
機能，仕様等を与えると、コンピュータの処理により合
成された回路パターンを出力することができる。その場
合、回路内に遅延等の要素を含むと、タイミングのズレ
等の問題が発生するので、回路技術者による修正等が実
行される。この外に、設計時間に付与された機能を備え
た論理回路に対して、更に他の機能を追加した場合に、
元の機能が失なわれていないかどうかを照合により調べ
る場合がある。
機能，仕様等を与えると、コンピュータの処理により合
成された回路パターンを出力することができる。その場
合、回路内に遅延等の要素を含むと、タイミングのズレ
等の問題が発生するので、回路技術者による修正等が実
行される。この外に、設計時間に付与された機能を備え
た論理回路に対して、更に他の機能を追加した場合に、
元の機能が失なわれていないかどうかを照合により調べ
る場合がある。
ところが、修正を施したことにより各部の接続が変更
されるので、本来の機能・仕様により求められた論理動
作を行うかどうかを照合する必要がある。このような論
理回路の照合方式として従来の方式では照合の対象とな
る回路の規模が大きくなると照合の処理に時間がかかる
等の問題があり効率的な方法が望まれている。
されるので、本来の機能・仕様により求められた論理動
作を行うかどうかを照合する必要がある。このような論
理回路の照合方式として従来の方式では照合の対象とな
る回路の規模が大きくなると照合の処理に時間がかかる
等の問題があり効率的な方法が望まれている。
［従来の技術］ 従来の論理回路の照合方法として代表的なものとして
次の２つの方法がある。その１つは、照合すべき複数の
論理回路に同じ入力パターンを与えてその回路が等しい
かどうかを調べる方法である。この場合、与えられる入
力パターンとしては、入力端子数がｎ個の場合２のｎ乗
のパターンを順次与えてそれぞれの出力についてチェッ
クすることになる。
次の２つの方法がある。その１つは、照合すべき複数の
論理回路に同じ入力パターンを与えてその回路が等しい
かどうかを調べる方法である。この場合、与えられる入
力パターンとしては、入力端子数がｎ個の場合２のｎ乗
のパターンを順次与えてそれぞれの出力についてチェッ
クすることになる。
他の方法は、各回路をグラフと呼ばれる二分決定図に
変換してそのグラフの等価性を検証する方法である。
変換してそのグラフの等価性を検証する方法である。
［発明が解決しようとする課題］ 上記の従来の入力パターンを与える方法では、入力パ
ターン数が入力変換（入力端子の個数）に対して関数的
に増加してしまうため、大きな回路を照合する場合には
長期間を要するという問題があった。すなわち、回路の
設計から製造に移るのに長い時間がかかると回路を使用
する製品等の製造に影響を与える。
ターン数が入力変換（入力端子の個数）に対して関数的
に増加してしまうため、大きな回路を照合する場合には
長期間を要するという問題があった。すなわち、回路の
設計から製造に移るのに長い時間がかかると回路を使用
する製品等の製造に影響を与える。
また、上記従来のグラフの二分決定図を用いる方法
は、高速な検証をすることが可能であるが、論理回路に
対して０または１のに二値しか扱ってないので、不定値
（出力値として“0"または“1"のいずれであってもかま
わない）を含む回路の検証が困難であった。
は、高速な検証をすることが可能であるが、論理回路に
対して０または１のに二値しか扱ってないので、不定値
（出力値として“0"または“1"のいずれであってもかま
わない）を含む回路の検証が困難であった。
即ち、入力パターンの中で、ある範囲のパターンが実
際には表れない（取り扱わない）ので、そのようなパタ
ーンが入力された時に論理回路の出力として何が出力さ
れてもかまわない場合がある。そのような不定値となる
ような場合も、出力として２値の何れかになるようにグ
ラフの二分決定図を得て、照合の対象となるように各論
理回路についての二分決定図について照合を行うので、
照合が複雑になり時間がかかるという問題があった。
際には表れない（取り扱わない）ので、そのようなパタ
ーンが入力された時に論理回路の出力として何が出力さ
れてもかまわない場合がある。そのような不定値となる
ような場合も、出力として２値の何れかになるようにグ
ラフの二分決定図を得て、照合の対象となるように各論
理回路についての二分決定図について照合を行うので、
照合が複雑になり時間がかかるという問題があった。
本発明は不定値を含む論理回路の照合を簡単化するこ
とができる不定値を含む論理回路の照合方式を提供する
ことを目的とする。
とができる不定値を含む論理回路の照合方式を提供する
ことを目的とする。
［課題を解決するための手段］ 第１図は本発明の原理構成図である。
第１図において、10は二分決定グラフ101を作成する
二分決定グラフ作成手段、11は不定値パターンのグラフ
作成手段、12は上記二分決定グラフ101および不定値を
表すグラフ110の演算を行って不定値を含む演算グラフ1
21を出力する２つのグラフの演算手段、13は演算結果グ
ラフ121と以前に同様の方式により得られた他の演算結
果グラフ122とを比較して、一致または不一致の出力を
発生する比較手段を表す。
二分決定グラフ作成手段、11は不定値パターンのグラフ
作成手段、12は上記二分決定グラフ101および不定値を
表すグラフ110の演算を行って不定値を含む演算グラフ1
21を出力する２つのグラフの演算手段、13は演算結果グ
ラフ121と以前に同様の方式により得られた他の演算結
果グラフ122とを比較して、一致または不一致の出力を
発生する比較手段を表す。
本発明は各論理回路について、二分決定グラフと不定
値を表すグラフを作成して、２つのグラフを演算するこ
とにより不定値を含む演算結果グラフを作成して、その
演算結果グラフを比較することにより必要なパターンに
ついての機能を照合することができる。
値を表すグラフを作成して、２つのグラフを演算するこ
とにより不定値を含む演算結果グラフを作成して、その
演算結果グラフを比較することにより必要なパターンに
ついての機能を照合することができる。
［作用］ 二分決定グラフ作成手段10は与えられた論理回路デー
タ100から“0"、“1"の出力に達するための入力端子に
対応するノードと出力値に対応する枝の組み合わせとか
らなる二分決定グラフ101を作成する。次に不定値パタ
ーンのグラフ作成手段11は、二分決定グラフ100に基づ
いて出力値が否定値（don't core:何でもよい）となる
入力パターンを入力して、不定値を表すグラフ110を作
成する。この不定値を表すグラフ110には、出力として
何でもよいという出力（不定値出力）と、“1"か“0"の
何れらの出力（確定出力）の２つの出力がある。このよ
うにして得られた２つのグラフ101,110に対して、次に
２つのグラフの演算手段12において演算を行って両者間
での演算処理により、演算結果グラフ121を出力する。
この演算結果グラフ121には、“0"と“1"の出力および
不定値を表す出力が含まれる。
タ100から“0"、“1"の出力に達するための入力端子に
対応するノードと出力値に対応する枝の組み合わせとか
らなる二分決定グラフ101を作成する。次に不定値パタ
ーンのグラフ作成手段11は、二分決定グラフ100に基づ
いて出力値が否定値（don't core:何でもよい）となる
入力パターンを入力して、不定値を表すグラフ110を作
成する。この不定値を表すグラフ110には、出力として
何でもよいという出力（不定値出力）と、“1"か“0"の
何れらの出力（確定出力）の２つの出力がある。このよ
うにして得られた２つのグラフ101,110に対して、次に
２つのグラフの演算手段12において演算を行って両者間
での演算処理により、演算結果グラフ121を出力する。
この演算結果グラフ121には、“0"と“1"の出力および
不定値を表す出力が含まれる。
このようにして得られた演算結果グラフ121は、照合
の対象となる他の論理回路について同様の手段により得
られた他の演算結果グラフ122と比較手段13により比較
され、両グラフが一致するか、不一致であるかを表す出
力を発生する。
の対象となる他の論理回路について同様の手段により得
られた他の演算結果グラフ122と比較手段13により比較
され、両グラフが一致するか、不一致であるかを表す出
力を発生する。
［実施例］ 第２図は本発明の実施例構成図である。
第２図において、20は処理装置（CPU及びメモリ）で
あり、処理装置20にはグラフの演算処理部210,グラフの
冗長除去処理部202および不定値を表すグラフの演算処
理部203が備えらている。21は磁気ディスク等のファイ
ル装置21であり、ファイル装置21には、論理回路の設計
データ22,二分決定グラフ23,不定値の入力パターン24,
不定値を表すグラフ25,不定値を含む演算結果グラフお
よび不定値の演算規則27が格納される。
あり、処理装置20にはグラフの演算処理部210,グラフの
冗長除去処理部202および不定値を表すグラフの演算処
理部203が備えらている。21は磁気ディスク等のファイ
ル装置21であり、ファイル装置21には、論理回路の設計
データ22,二分決定グラフ23,不定値の入力パターン24,
不定値を表すグラフ25,不定値を含む演算結果グラフお
よび不定値の演算規則27が格納される。
処理装置20におけるグラフの演算（Apply）処理部201
およびグラフの冗長除去（Ruduce）処理部202の処理内
容は、従来の二分決定グラフの作成において実行されて
いる処理と同様であり、その内容は論文「グラフベース
ト・アルゴリズムス・フォー・ブーリァンファンクショ
ン・マニピュレーション」Randal.E.Bryant（IEEE,Tras
action on Computor,1986年８月,VOL.C−35,NO.8,PP677
〜691）に掲載されているが、第５図乃至第７図にその
内容を示す。
およびグラフの冗長除去（Ruduce）処理部202の処理内
容は、従来の二分決定グラフの作成において実行されて
いる処理と同様であり、その内容は論文「グラフベース
ト・アルゴリズムス・フォー・ブーリァンファンクショ
ン・マニピュレーション」Randal.E.Bryant（IEEE,Tras
action on Computor,1986年８月,VOL.C−35,NO.8,PP677
〜691）に掲載されているが、第５図乃至第７図にその
内容を示す。
すなわち、第５図は二分決定グラフの構成図、第６図
はグラフの演算（Apply）の処理フロー図、第７図はグ
ラフの冗長除去（Ruduce）の処理フロー図が示されてい
る。以下にその内容を簡単に概説する。
はグラフの演算（Apply）の処理フロー図、第７図はグ
ラフの冗長除去（Ruduce）の処理フロー図が示されてい
る。以下にその内容を簡単に概説する。
グラフはＧで始まる英数字で表し、グラフＧの各ノー
ド（第５図A.の○の部分）は、VG xxで表し、その内VG
rootはグラフＧの最初のノードを表し、以下ルートと呼
ぶ。また、各ノードは、値（value），対応する入力変
数,ID,接続しているノードに関する情報を持っており、
それらをまとめたものがB.に示されている。VG xxYYで、
YYの内容を表す。「YY」は例えば、第６図に示す、「in
dex」や「low」，「hogh」に相当する。そして、「inde
x」は、入力変数（入力端子）に対応しており、その入
力変数に対応した順序付けの番号を示し、小さいほど最
初に表れるものとする。番号は１からｎ＋１までの自然
数とする。但し、ｎは入力変数の数である。
ド（第５図A.の○の部分）は、VG xxで表し、その内VG
rootはグラフＧの最初のノードを表し、以下ルートと呼
ぶ。また、各ノードは、値（value），対応する入力変
数,ID,接続しているノードに関する情報を持っており、
それらをまとめたものがB.に示されている。VG xxYYで、
YYの内容を表す。「YY」は例えば、第６図に示す、「in
dex」や「low」，「hogh」に相当する。そして、「inde
x」は、入力変数（入力端子）に対応しており、その入
力変数に対応した順序付けの番号を示し、小さいほど最
初に表れるものとする。番号は１からｎ＋１までの自然
数とする。但し、ｎは入力変数の数である。
第６図は示す演算（Apply）の処理フローにおいて、G
1とG2はグラフで、演算は二つのグラフの演算（AND,O
R）を行うもので、先ずG1とG2の演算を行うにあたっ
て、過去に実行したかどうかをチェックする。実行して
いれば過去に実行して得られたノードを返し、そうでな
ければ、新たにノードＶを作成する。まずノードVnewva
lueは、G1とG2のvalueの演算した結果である。もし、値
が０または１ならノードVnewは終端ノード（グラフにお
いて□で表すノード）となり、Vindexはｎ＋１となる。
値がΧであれば、VG1 rootindexとVG2 rootindexの比較を
行い、若い方の番号をVnewiindexとする。若い方の番号
に対応する入力変数の値を０と１に固定して得られるグ
ラフと、もう一つの若くない方の番号を持つノードのグ
ラフと演算を行ない、その結果得られるグラフを各々V
newlow,Vnewhighとする。もし、VG1 rootindexとVG2 root
indexが等しい場合には、VG1 roothighとVG2 roothighの
演算の結果をVnewhigh、VG1 rootlowとVG2 rootlowの演算
の結果をVnewlowとする。
1とG2はグラフで、演算は二つのグラフの演算（AND,O
R）を行うもので、先ずG1とG2の演算を行うにあたっ
て、過去に実行したかどうかをチェックする。実行して
いれば過去に実行して得られたノードを返し、そうでな
ければ、新たにノードＶを作成する。まずノードVnewva
lueは、G1とG2のvalueの演算した結果である。もし、値
が０または１ならノードVnewは終端ノード（グラフにお
いて□で表すノード）となり、Vindexはｎ＋１となる。
値がΧであれば、VG1 rootindexとVG2 rootindexの比較を
行い、若い方の番号をVnewiindexとする。若い方の番号
に対応する入力変数の値を０と１に固定して得られるグ
ラフと、もう一つの若くない方の番号を持つノードのグ
ラフと演算を行ない、その結果得られるグラフを各々V
newlow,Vnewhighとする。もし、VG1 rootindexとVG2 root
indexが等しい場合には、VG1 roothighとVG2 roothighの
演算の結果をVnewhigh、VG1 rootlowとVG2 rootlowの演算
の結果をVnewlowとする。
冗長除去の処理フローは第７図に示され、冗長除去の
処理の例を第８図に示す。
処理の例を第８図に示す。
第７図の内容について概説すると、この処理はグラフ
から冗長なノードを除いたり、共通なグラフを一つにま
とめる処理である。これによりグラフは論理に対して一
意に決定することができる。
から冗長なノードを除いたり、共通なグラフを一つにま
とめる処理である。これによりグラフは論理に対して一
意に決定することができる。
今、indexがｉの全てのノードについて見ると、ｉだ
ｎ＋１の場合はそれのノードは下の位置であり、その値
が等しいものは一つにまとめる（第８図のA.参照）。そ
の結果下ノードは２つになる。ｉがｎ＋１以外の場合に
は、冗長なノードは取り除くという処理を行う。まずノ
ードＶのV.lowとV.highがおなじノードを指している場
合にはノードＶを取り除く（第８図のB.参照）。またin
dexが等しい任意の二つのノードV1とV2において、V1low
とV2low,V1highとV2highが同じノードを指していた場合
にはV1とV2を一つにまとめる（第８図C.参照）。以上の
処理がｉがｎ＋１まで繰り返すことにより、冗長なノー
ドは除去され論理に対して一意なグラフを得ることがで
きる。
ｎ＋１の場合はそれのノードは下の位置であり、その値
が等しいものは一つにまとめる（第８図のA.参照）。そ
の結果下ノードは２つになる。ｉがｎ＋１以外の場合に
は、冗長なノードは取り除くという処理を行う。まずノ
ードＶのV.lowとV.highがおなじノードを指している場
合にはノードＶを取り除く（第８図のB.参照）。またin
dexが等しい任意の二つのノードV1とV2において、V1low
とV2low,V1highとV2highが同じノードを指していた場合
にはV1とV2を一つにまとめる（第８図C.参照）。以上の
処理がｉがｎ＋１まで繰り返すことにより、冗長なノー
ドは除去され論理に対して一意なグラフを得ることがで
きる。
次に、上記の第７図および第８図の処理フローを用い
て第９図によりグラフ作成の処理シーケンスを説明する
と、論理回路として第９図の最上段に示す例について考
える。グラフは入力側から順に作成され、まず、N1,N2,
N3のネットの論理を表すグラフを作成する。これにより
第９図の（ａ）乃至（ｃ）が得られる。次にこの結果か
ら、ネットN4,N5の論理を表すグラフを作成する（第９
図（ｄ），（ｅ））。この場合、N1,N3で得られたグラ
フの否定のグラフであるから終端ノードの値０と１を入
れ替えたグラフが得られる。次にネットN6の論理を表す
グラフを得るため、N4のグラフ（第９図の（ｄ）参照）
とN2（第９図の（ｂ）参照）のグラフのAND演算を行っ
て、第９図の（ｆ）のグラフが得られる。最後に第９図
の（ｅ）のグラフと（ｆ）のグラフのAND演算を行うと
ことにより第８図の論理回路を表すグラフ（第９図の
（ｇ）参照）が得られる。
て第９図によりグラフ作成の処理シーケンスを説明する
と、論理回路として第９図の最上段に示す例について考
える。グラフは入力側から順に作成され、まず、N1,N2,
N3のネットの論理を表すグラフを作成する。これにより
第９図の（ａ）乃至（ｃ）が得られる。次にこの結果か
ら、ネットN4,N5の論理を表すグラフを作成する（第９
図（ｄ），（ｅ））。この場合、N1,N3で得られたグラ
フの否定のグラフであるから終端ノードの値０と１を入
れ替えたグラフが得られる。次にネットN6の論理を表す
グラフを得るため、N4のグラフ（第９図の（ｄ）参照）
とN2（第９図の（ｂ）参照）のグラフのAND演算を行っ
て、第９図の（ｆ）のグラフが得られる。最後に第９図
の（ｅ）のグラフと（ｆ）のグラフのAND演算を行うと
ことにより第８図の論理回路を表すグラフ（第９図の
（ｇ）参照）が得られる。
次に、上記のような処理内容を備える二分決定グラフ
により作成された第９図の（ｇ）のグラフについて、不
定値を含むグラフ作成の具体例を第４図に示す。
により作成された第９図の（ｇ）のグラフについて、不
定値を含むグラフ作成の具体例を第４図に示す。
まず、第４図のA.には作成されたグラフ（二分決定グ
ラフが示されている。なお、第９図（ｇ）とは左右が反
対であるが同じ内容である。
ラフが示されている。なお、第９図（ｇ）とは左右が反
対であるが同じ内容である。
このグラフに対して、出力が不定値（何が出力されて
もよい）となる入力パターンとして、I1,I2,I3がそれぞ
れ000の場合について、不定値を表すグラフを作成す
る。
もよい）となる入力パターンとして、I1,I2,I3がそれぞ
れ000の場合について、不定値を表すグラフを作成す
る。
このグラフの場合は、ノードの値として、０と１を持
つ代わりに、不定値（Don't care）を表す「Ｄ」と、そ
うでないことを表す「Ｆ」（０か１の何れか:Fix）の２
つがある点で従来の二分決定グラフと異なり、このグラ
フと演算は、第２図の不定値を表すグラフの演算処理部
203により実行される。この不定値を表すグラフとして
第４図のB.が得られる。
つ代わりに、不定値（Don't care）を表す「Ｄ」と、そ
うでないことを表す「Ｆ」（０か１の何れか:Fix）の２
つがある点で従来の二分決定グラフと異なり、このグラ
フと演算は、第２図の不定値を表すグラフの演算処理部
203により実行される。この不定値を表すグラフとして
第４図のB.が得られる。
次に、第４図において、A.の作成グラフとB.の不定値
を表すグラフとのあいだで演算を行って１つのグラフに
する処理が行われる。
を表すグラフとのあいだで演算を行って１つのグラフに
する処理が行われる。
この場合、２つのグラフには、第４図に示すように、
A.のグラフが０または１の終端であるのに対し、B.のグ
ラフがＤまたはＦの終端であるから、この演算のための
演算規則が第２図のファイル装置21内に示す不定値の演
算規則27として格納されている。
A.のグラフが０または１の終端であるのに対し、B.のグ
ラフがＤまたはＦの終端であるから、この演算のための
演算規則が第２図のファイル装置21内に示す不定値の演
算規則27として格納されている。
その具体例としては、第３図の２つのグラフの演算の
内容説明図に示されている。
内容説明図に示されている。
即ち、不定値を表すグラフ25と二分決定グラフ23とを
演算して組み合わせる時に、前者の入力が「Ｄ」である
とき、後者がΧ（１または０）の時は、出力として
「Ｄ」、前者の入力が「Ｆ」の場合、後者の入力の
「１」，「０」と同じ出力が発生する。
演算して組み合わせる時に、前者の入力が「Ｄ」である
とき、後者がΧ（１または０）の時は、出力として
「Ｄ」、前者の入力が「Ｆ」の場合、後者の入力の
「１」，「０」と同じ出力が発生する。
この演算規則に従ってグラフの作成は、上記の第６
図，第７図の処理を用いて実行される。
図，第７図の処理を用いて実行される。
この演算結果のグラフは第４図のC.に示され、図に示
すように終端のノードとして「１」，「Ｄ」および
「０」の３つを持つグラフとなり、入力I1,I2,I3が、
「000」の場合は「Ｄ」に出力が発生し、それ以外の入
力パターンについては元の論理回路（第９図の最上段）
の構成に従って出力「１」または「０」の出力を発生す
る。
すように終端のノードとして「１」，「Ｄ」および
「０」の３つを持つグラフとなり、入力I1,I2,I3が、
「000」の場合は「Ｄ」に出力が発生し、それ以外の入
力パターンについては元の論理回路（第９図の最上段）
の構成に従って出力「１」または「０」の出力を発生す
る。
第４図のC.に示すグラフを、他の論理回路についても
作成して、両者を比較することにより、不定値となる入
力パターンにについては無視して、それ以外の入力パタ
ーンについての照合をこの回路の比較例により実現でき
る。
作成して、両者を比較することにより、不定値となる入
力パターンにについては無視して、それ以外の入力パタ
ーンについての照合をこの回路の比較例により実現でき
る。
この第４図の例では入力端子が少ない論理回路である
が、入力端子（入力変数）が多くなるに従って、全ての
パターンについて、「１」または「０」の出力を検証す
る従来の方式に比べて照合を簡略化することができる。
が、入力端子（入力変数）が多くなるに従って、全ての
パターンについて、「１」または「０」の出力を検証す
る従来の方式に比べて照合を簡略化することができる。
「発明の効果」 複数の論理回路の機能を照合する時に、不定値（Don'
t care）となる入力入力パターンが存在する場合に、回
路の規模が大きくなっても論理的に等しいかどうかの検
証が高速化され、回路設計の効率化を実現することがで
きる。
t care）となる入力入力パターンが存在する場合に、回
路の規模が大きくなっても論理的に等しいかどうかの検
証が高速化され、回路設計の効率化を実現することがで
きる。
第１図は本発明の原理構成図、第２図は本発明の実施例
構成図、第３図は２つのグラフの演算の内容説明図、第
４図は不定値を含むグラフ作成の具体例、第５図は二分
決定グラフの構成図、第６図はグラフの演算（Apply）
の処理フロー図、第７図はグラフの冗長除去（Reduce）
の処理フロー図、第８図は冗長除去の処理の例、第９図
はグラフ作成の処理シーケンスである。 第１図中、 10:二分決定グラフ作成手段 11:不定値パターンのグラフ作成手段 12:2つのグラフの演算手段 13:比較手段 100:論理回路データ 101:二分決定グラフ 110:不定値を表すグラフ 121:演算結果グラフ 122:他の演算結果グラフ
構成図、第３図は２つのグラフの演算の内容説明図、第
４図は不定値を含むグラフ作成の具体例、第５図は二分
決定グラフの構成図、第６図はグラフの演算（Apply）
の処理フロー図、第７図はグラフの冗長除去（Reduce）
の処理フロー図、第８図は冗長除去の処理の例、第９図
はグラフ作成の処理シーケンスである。 第１図中、 10:二分決定グラフ作成手段 11:不定値パターンのグラフ作成手段 12:2つのグラフの演算手段 13:比較手段 100:論理回路データ 101:二分決定グラフ 110:不定値を表すグラフ 121:演算結果グラフ 122:他の演算結果グラフ
フロントページの続き (56)参考文献 特開 平３−156572（ＪＰ，Ａ) 特開 平２−21367（ＪＰ，Ａ) 松永裕介、外２名、”論理合成におけ る順序付き２分決定グラフの応用”電子 情報通信学会全国大会講演論文集、1989 年秋季、Ｐｔ．１，ＰＰ．１．204−１. 205 (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】特定の入力パターンに対する出力が不定値
として無視される論理回路の照合方式において、 入力された論理回路データ（100）に対して二分決定グ
ラフ（101）を作成する手段（10）と、 作成グラフに対して不定値となる論理回路の入力パター
ンを入力し不定値を表すグラフ（110）を作成する手段
（11）と、 前記作成グラフと不定値を表すグラフについてグラフの
演算を行って演算結果グラフ（121）を得る演算手段（1
2）と、 前記不定値を含むグラフから冗長な部分を除去して簡略
化グラフを得る比較手段（13）とを備え、 前記演算結果グラフ（121）と照合すべき回路について
の他の演算結果グラフ（122）とを比較手段（13）によ
り比較することにより複数の論理回路の照合を行うこと
を特徴とする不定値を含む論理回路の照合方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244586A JP2839574B2 (ja) | 1989-09-20 | 1989-09-20 | 不定値を含む論理回路の照合方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244586A JP2839574B2 (ja) | 1989-09-20 | 1989-09-20 | 不定値を含む論理回路の照合方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03105678A JPH03105678A (ja) | 1991-05-02 |
| JP2839574B2 true JP2839574B2 (ja) | 1998-12-16 |
Family
ID=17120925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1244586A Expired - Lifetime JP2839574B2 (ja) | 1989-09-20 | 1989-09-20 | 不定値を含む論理回路の照合方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2839574B2 (ja) |
-
1989
- 1989-09-20 JP JP1244586A patent/JP2839574B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 松永裕介、外２名、"論理合成における順序付き２分決定グラフの応用"電子情報通信学会全国大会講演論文集、１９８９年秋季、Ｐｔ．１，ＰＰ．１．２０４−１．２０５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03105678A (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243538A (en) | Comparison and verification system for logic circuits and method thereof | |
| US6026228A (en) | Integrated circuit design method, database apparatus for designing integrated circuit and integrated circuit design support apparatus | |
| US5960182A (en) | Hardware-software co-simulation system, hardware-software co-simulation method, and computer-readable memory containing a hardware-software co-simulation program | |
| WO1996004608A1 (en) | System and method for simulating discrete functions using ordered decision arrays | |
| JP2009238209A (ja) | 回路検証装置、回路検証プログラムおよび回路検証方法 | |
| EP0653716A1 (en) | Method of verification of a finite state sequential machine and resulting information support and verification tool | |
| US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
| JP2839574B2 (ja) | 不定値を含む論理回路の照合方式 | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| Hasan et al. | Automated formal synthesis of Wallace tree multipliers | |
| JP2824482B2 (ja) | ２分決定グラフの変数順決定方式 | |
| JP2844716B2 (ja) | 順序回路の論理照合方式 | |
| JP2853649B2 (ja) | 論理シミュレーション用モデルの作成方法 | |
| Khomenko et al. | Combining decomposition and unfolding for STG synthesis | |
| JP2781081B2 (ja) | 並列演算機構による論理演算方法 | |
| Kam et al. | Implicit computation of compatible sets for state minimization of ISFSMs | |
| US8082527B1 (en) | Representing the behaviors of a packet processor | |
| US7143020B1 (en) | Method and system for generic inference of sequential elements | |
| JPH08153129A (ja) | 再利用容易化装置 | |
| JP3664954B2 (ja) | 遅延ライブラリ作成システムおよび記録媒体 | |
| Aarna et al. | Parallel fault simulation of digital circuits | |
| JPH06162129A (ja) | 論理回路検証装置 | |
| JPH02130645A (ja) | 真理値表論理シミユレーシヨン方法 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| JP3923568B2 (ja) | 組み合せ回路の機能抽出方法 |