JP3664954B2 - 遅延ライブラリ作成システムおよび記録媒体 - Google Patents
遅延ライブラリ作成システムおよび記録媒体 Download PDFInfo
- Publication number
- JP3664954B2 JP3664954B2 JP2000197465A JP2000197465A JP3664954B2 JP 3664954 B2 JP3664954 B2 JP 3664954B2 JP 2000197465 A JP2000197465 A JP 2000197465A JP 2000197465 A JP2000197465 A JP 2000197465A JP 3664954 B2 JP3664954 B2 JP 3664954B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- cell
- information
- target cell
- existing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、LSI(大規模集積回路)の設計等に利用される回路セルのセルライブラリの作成に関し、特に遅延要素に係る遅延ライブラリ作成システムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【0002】
【従来の技術】
近年、LSIに収容し得る回路規模が増大しており、しかも要求される仕様もますます多様化する傾向にある。このような収容し得る回路規模の増大および多様な要求仕様に耐え得るようにするために、LSI設計に提供すべきセルライブラリが激増している。また、半導体回路の微細化および高速化に伴い、遅延計算の高精度化を目的とした遅延ライブラリの二次元化により、遅延ライブラリの作成時間がライブラリ開発期間の相対的な長期化を招いている。特に、遅延ライブラリの作成には、過渡解析法を適用した回路シミュレーションが用いられており、このシミュレーション回数の増大が、遅延ライブラリの作成時間の長期化の支配的な要因となっている。
【0003】
図6に、従来の遅延ライブラリ作成方法に従った遅延ライブラリの作成のフローチャートを示す。この方法では、次のステップに従って処理を進める。既存の回路情報106に基づいて、複合的な回路構成を決定(ステップ101)する。次に、そのステップ101で決定された回路構成に基づき、既存レイアウト情報107から、レイアウトセルを結合し、セル間の配線も結線する(ステップ102)。
【0004】
次に、当該セルのレイアウト情報に基づいて、寄生容量抵抗抽出処理(ステップ201)を実施する。このステップ201の寄生容量抵抗抽出処理の結果得られる寄生容量抵抗情報204を用い、シミュレーション条件定義206で定義された全条件で、回路情報205に基づく回路シミュレーションによる過渡解析実行処理(ステップ202)を必要回数繰り返す(ステップ203)。各回路シミュレーション結果を目標セル遅延情報データベース108に蓄え、ステップ203にて全条件終了を判断した後に、ライブラリ生成処理(ステップ105)により、所望の遅延ライブラリ109を得る。
【0005】
上述したように、図6のフローチャートに示す処理においては、寄生容量抵抗抽出処理(ステップ201)、回路シミュレーションによる過渡解析実行処理(ステップ202)、およびシミュレーション条件定義(206)で定義された全条件での回路シミュレーションの判断処理(ステップ203)を備えている。
【0006】
【発明が解決しようとする課題】
しかしながら、このような従来の方法では、遅延ライブラリ作成に多大な時間がかかる。すなわち、図6に従った従来の方法の各ステップのうち、ステップ201の寄生容量抵抗抽出処理と、ステップ202の回路シミュレーションによる過渡解析実行処理とには、多くの数学的処理を要する。そのため、これらステップ201およびステップ202には、多大な処理時間がかかる。特に、ステップ202の回路シミュレーションによる過渡解析実行処理は、ステップ203によって全条件について繰り返すため、全体の処理時間に与える影響が大きい。
【0007】
例えば、回路モジュール等の生成における処理時間の短縮に係る技術としては、特開平11−353335号公報および特開平4−365174号公報に示された技術がある。特開平11−353335号公報には、メモリセルのジェネレーションにおいて、遅延量等の情報を計算式でなくビット数やワード数によるデータ補間により抽出する技術が開示されている。この特開平11−353335号公報では、パラメータを入力して決定したビット数およびカラム数をもとにデータ補間を行ない、遅延情報等を求める。すなわち、情報抽出の方法として、計算式ではなくデータ補間の手法を用いている。しかしながら、求めた遅延情報を、生成するモジュールにどのようにして展開するかなどについては、具体的な記述はなく、コンパイル処理部に任されている。
【0008】
また、特開平4−365174号公報には、遅延計算を行なう上での処理時間を短縮する技術が開示されている。この特開平4−365174号公報は、セルの遅延ライブラリは既に存在するものとして、チップやマクロにおける回路上の遅延計算の方法を提供する。この場合、論理回路情報をもとに任意の2点間の遅延時間を計算する場合に、経路情報を参照することにより、対象とする経路以外の経路に対する計算処理およびトレース処理がなされることなく遅延時間の計算処理の高速化を図っている。
【0009】
このように、これら特開平11−353335号公報および特開平4−365174号公報のいずれにおいても、遅延ライブラリを作成する上で、回路シミュレーションによる長大な時間を必要とすることについては、何ら解決策を与えていない。すなわち、これら特開平11−353335号公報および特開平4−365174号公報の技術では、遅延ライブラリを作成するための処理時間を短縮することはできない。
【0010】
本発明は、上述した事情に鑑みてなされたもので、複合的な回路構成のセルライブラリを作成するために、単純な演算処理により短時間で目標セルの遅延ライブラリを作成することを可能とする遅延ライブラリの作成システムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の観点に係る遅延ライブラリ作成システムは、
既存セルの組合せで構成される目標セルの遅延ライブラリを作成する遅延ライブラリ作成システムにおいて、
前記既存セルの遅延情報を予め2次元テーブル化して格納する既存セル遅延情報記憶手段と、
前記目標セルを構成する既存セルを抽出する要素抽出手段と、
前記要素抽出手段によって抽出された既存セルのレイアウト情報を用いて前記目標セルのレイアウト情報を作成する目標セルレイアウト作成手段と、
前記目標セルの遅延情報の合成方法が記述された合成指示情報に基づいて前記目標セルのレイアウト情報と前記既存セル遅延情報記憶手段より前記既存セルの2次元テーブル化された遅延情報を参照し参照した値を加算及び減算処理の少なくとも一方の演算を行い、前記目標セルの遅延ライブラリ要素情報を求める演算手段と、
前記演算手段によって求められた前記目標セルの遅延ライブラリ要素情報に基づいて前記目標セルの遅延ライブラリを生成するライブラリ生成手段と、
を有する。
【0012】
前記演算手段は、
前記既存セルの遅延情報に含まれる遅延については加算処理を行い、前記既存セルの遅延情報に含まれるセットアップタイミングについては前段セルの遅延情報の加算処理を行い、前記既存セルの遅延情報に含まれるホールドタイミングについては前段セルの遅延情報の減算処理を行なってもよい。
【0013】
本発明の第1の観点に係る遅延ライブラリ作成システムにおいては、既存セルの組合せで構成される目標セルの遅延ライブラリの作成にあたり、既存セルの既存情報を予め2次元テーブル化して既存セル遅延情報記憶手段に格納しておき、目標セルを構成する既存セルを抽出し、抽出された既存セルのレイアウト情報を用いて前記目標セルのレイアウト情報を作成し、前記目標セルの遅延情報の合成方法が記述された合成指示情報に基づいて前記目標セルのレイアウト情報と前記既存セル遅延情報記憶手段より前記既存セルの2次元テーブル化された遅延情報を参照し参照した値を加算及び減算処理の少なくとも一方の演算を行い、前記目標セルの遅延ライブラリ要素情報を求め、求められた前記目標セルの遅延ライブラリ要素情報に基づいて前記目標セルの遅延ライブラリを作成する。したがって、複合的な回路構成のセルライブラリを作成するために、2次元テーブル化した既存セルの遅延情報を用いて、単純な加算処理及び減算処理の少なくとも一方の演算処理により短時間で目標セルの遅延ライブラリを作成することが可能となる。
【0014】
また、本発明の第2の観点に係るコンピュータ読み取り可能な記録媒体は、
コンピュータに、
複数の既存セルの遅延情報を予め2次元テーブル化して作成する2次元テーブル作成ステップ、
目標セルを構成する複数の既存セルを抽出する要素抽出ステップ、
前記要素抽出ステップで抽出された既存セルのレイアウト情報を用いて前記目標セルのレイアウト情報を作成する目標セルレイアウト作成ステップ、
前記目標セルの遅延情報の合成方法が記述された合成指示情報に基づいて前記目標セルのレイアウト情報と前記2次元テーブル作成ステップで作成された前記既存セルの2次元テーブル化された遅延情報を参照し参照した値を加算及び減算処理の少なくとも一方の演算を行い、前記目標セルの遅延ライブラリ要素情報を求める演算処理ステップ、および
前記演算処理ステップで求められた前記目標セルの遅延ライブラリ要素情報に基づいて前記目標セルの遅延ライブラリを生成するライブラリ生成ステップ、
を実行させて、既存セルの組合せで構成される目標セルの遅延ライブラリを作成するためのプログラムを記録している。
【0015】
前記コンピュータ読み取り可能な記録媒体に記録されるプログラムは、
前記演算ステップとして、
前記既存セルの遅延情報に含まれる遅延については加算処理、前記既存セルの遅延情報に含まれるセットアップタイミングについては前段セルの遅延情報の加算処理、前記既存セルの遅延情報に含まれるホールドタイミングについては前段セルの遅延情報の減算処理を行なって、前記ライブラリ作成ステップを実行させるためのプログラムを含んでいてもよい。
【0016】
本発明の第2の観点に係るコンピュータ読み取り可能な記録媒体においては、
既存セルの組合せで構成される目標セルの遅延ライブラリの作成にあたり、既存セルの既存情報を予め2次元テーブル化して格納しておき、目標セルを構成する既存セルを抽出し、抽出された既存セルのレイアウト情報を用いて前記目標セルのレイアウト情報を作成し、前記目標セルの遅延情報の合成方法が記述された合成指示情報に基づいて前記目標セルのレイアウト情報と前記既存セルの2次元テーブル化された遅延情報を参照し参照した値を加算及び減算処理の少なくとも一方の演算を行い、前記目標セルの遅延ライブラリ要素情報を求め、求められた前記目標セルの遅延ライブラリ要素情報に基づいて前記目標セルの遅延ライブラリを作成するプログラムを記録している。したがって、このプログラムを実行すれば、複合的な回路構成のセルライブラリを作成するために、2次元テーブル化した既存セルの遅延情報を用いて、単純な加算処理及び減算処理の少なくとも一方の演算処理により短時間で目標セルの遅延ライブラリを作成することが可能となる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図1〜図5を参照して本発明による遅延ライブラリ作成システムの実施の形態を説明する。
【0018】
図1は、本発明の実施の形態に係る遅延ライブラリ作成システムの構成を示している。図1に示す遅延ライブラリ作成システムは、処理装置1および記憶装置2を具備しており、これらは、例えばネットワークを介して結合されたシステムとして構成されている。処理装置1は、回路構成決定部11、レイアウトセル結合/セル間配線部12、2次元テーブル参照部13、参照値演算部14、およびライブラリ生成処理部15を備えている。これら各部は、処理装置1内におけるソフトウェアプログラムの実行による機能により実現されるが、その一部または全てを個々の機能を達成するハードウェアにより構成することもできる。記憶装置2には、既存回路情報21、既存レイアウト情報22、既存セル遅延情報データベース23、合成指示情報24、目標セル遅延情報データベース25、および遅延ライブラリ26を格納する。なお、既存回路情報21、既存レイアウト情報22、目標セル遅延情報データベース25、および遅延ライブラリ26については、それぞれ図6に示した既存回路情報106、既存レイアウト情報107、目標セル遅延情報データベース108、および遅延ライブラリ109とほぼ同様である。
【0019】
図1に示す遅延ライブラリ作成システムの図6で説明した従来の遅延ライブラリ作成システムとの相違は、図1の遅延ライブラリ作成システムにおいては、処理装置1に、2次元テーブル参照部13および参照値演算部14を設けていること、およびこれらの制御のために記憶装置2に既存セル遅延情報データベース23および合成指示情報24を格納する必要があることである。
【0020】
すなわち、この遅延ライブラリ作成システムでは、既存セルの組合せで構成される目標セルの遅延ライブラリ作成にあたり、既存セルの遅延情報を予め2次元テーブル化して記憶装置2に既存セル遅延情報データベース23として格納しておく。処理装置1の回路構成決定部11は、目標セルを構成する既存セルを、既存回路情報21から抽出する。レイアウトセル結合/セル間配線部12は、抽出された既存セルの既存レイアウト情報22を用いて前記目標セルのレイアウト情報を作成する。2次元テーブル参照部13は、合成指示情報に基づき前記目標セルのレイアウト情報と前記既存セルの2次元テーブル化された遅延情報を参照する。参照値演算部14は、合成指示情報に基づき加算および減算処理の少なくとも一方の演算により前記目標セルの遅延ライブラリ要素情報を求める。そして、ライブラリ生成処理部15は、求められた遅延ライブラリ要素情報に基づいて前記目標セルの遅延ライブラリを生成する。
【0021】
次に、図2に示すフローチャートを参照してこの実施の形態に係る遅延ライブラリ作成システムの全体の動作について詳細に説明する。
【0022】
まず、処理装置1の回路構成決定部11は、記憶装置2に格納された既存回路情報21から複合的な回路構成を決定し(ステップS11)、次にその回路構成に基づき、レイアウトセル結合/セル間配線部12が、既存レイアウト情報22を用いてレイアウトセルを結合し、さらにセル間の配線を結線する(ステップS12)。
【0023】
次に、当該回路に期待される回路動作に基づいて、合成指示情報24を作成する。この合成指示情報24の一例の内容を図3に示している。図3は、図4に示すAセル、BセルおよびCセルの3つのセルを合成して目標セル(TARGET−CELL)の遅延情報を作成するための合成指示情報である。図3における各行の先頭の「n:」(n=1、2,…) は行番号を示している。
【0024】
図3において、「#BLOCK」で目標セルのセル名「TARGET−CELL」と合成に必要なセル名「A」、「B」および「C」を記述している。「#PIN」で目標セルの端子情報をどのセルの端子情報から取得するかを記述している。「IN」は入力端子をあらわし、「OUT」は出力端子をあらわしている。例えば、「#PIN IN H01:A H01;」 を説明すると、目標セルの入力端子H01は、AセルのH01端子から情報を取得することを意味している。
【0025】
「#DELAY」で目標セルの遅延情報の合成方法を記述する。目標セルの入力端子H02の立ち上がり(Rise)から出力端子N01の立ち上がり(Rise)までの遅延については、Aセルの入力端子H02の立ち上がり(Rise)から出力端子N01の立ち上がり(Rise)までの遅延情報と、Bセルの入力端子H01の立ち上がり(Rise)から出力端子N01の立ち上がり(Rise)までの遅延情報と、Cセルの入力端子H01の立ち上がり(Rise)から出力端子N01の立ち上がり(Rise)までの遅延情報を加算することを意味している。「NET−CAP」は、セル間の配線容量を記述する。「A」の後の「NET−CAP」は、AセルとBセル間の配線容量のことを意味している。
【0026】
このような合成指示情報に基づいて、2次元テーブル参照部13は、既存セルの遅延情報データベース23の2次元テーブルを参照し(ステップS13)、参照値演算部14が、参照された値を例えば加算および減算の少なくとも一方により演算していくことにより(ステップS14)、当該セルの目標セル遅延情報データベース25を作成し、記憶装置2に格納する。
【0027】
合成指示情報24に基づく2次元テーブル参照の一例を図4に示しており、また、この場合の参照した値の演算の一例を図5に示す。
【0028】
図4において、既存セルは、複数の入力波形なまりtrfと負荷容量cloadにより遅延及びタイミング情報を2次元テーブル形式で保持している。一方、目標セルは、複数の既存セルを接続した形式で形成されている。この目標セルの遅延及びタイミング情報を既存セルの2次元情報のテーブルの情報から、それぞれのセルの入力波形なまりtrfと負荷容量cloadを算出し、遅延及びタイミング情報を抽出し、最終的に合成(参照値演算)を行うものである。
【0029】
図4においては、例えば、フリップフロップ回路であるAセル(既存セル)と、例えばバッファ回路であるBセル(既存セル)およびCセル(既存セル)とを順次接続して目標セルを作成する場合の2次元テーブルの参照の一例の概念を示している。まず、Aセルの2次元テーブルの遅延情報▲1▼から、AセルとBセル間の配線容量であるnet−cap1と配線の接続先であるBセルの入力端子容量をもとにして負荷容量cloadを固定とした1次元テーブルを作成する。また、Aセルの2次元テーブルの出力波形なまり情報▲2▼についても同様に負荷容量を固定とした1次元テーブルを作成する。
【0030】
次に、Bセルの2次元テーブルの遅延情報▲3▼から、BセルとCセル間の配線容量であるnet−cap2と配線の接続先であるCセルの入力端子容量をもとにして負荷容量cloadを固定とした1次元テーブルを作成する。この作成した1次元テーブルに対して、Aセルの▲2▼で作成した情報をBセルの入力波形なまりtrfとして例えば直線補間等の補正処理を行なう(以下同様の補正処理を行なう)。Bセルの2次元テーブルの出力波形なまり情報▲4▼についても同様に負荷容量を固定とした1次元テーブルを作成する。
【0031】
そして、Cセルの2次元テーブルの遅延情報▲5▼から、入力波形なまりtrfを固定とした1次元テーブルを作成する。このCセルの入力波形なまりは、Bセルの負荷容量固定の1次元テーブルの出力波形なまりからBセルの複数の入力波形なまりのうち任意の1つの値、すなわち「Aセルの出力波形なまり情報2」に対応する値である。Aセルの遅延情報▲1▼、Bセルの遅延情報▲3▼、およびCセルの遅延情報▲5▼を得たら、これらの情報をもとに目標セルの遅延情報▲7▼を作成する。
【0032】
図5には、図4で説明したテーブル参照に対するテーブル内の値の加算処理の一例を示している。図5における▲1▼〜▲7▼は、図4における▲1▼〜▲7▼にそれぞれ対応している。図5の▲1▼はAセルの2次元の遅延情報テーブルである。c1およびc2は負荷容量cloadの値であり、t1およびt2は入力波形なまりtrfの値であり、v11,v12,v21,およびv22は遅延値である。また、図5において、a1,a2,b1,b2,d1,e1,e2,b1′,b2′,e1′,およびe2′は、補正した値を示しており、a3は、合成指示情報のTRF値またはAセルの出力波形なまり2の値を示している。この例では、2×2の2次元テーブルをあらわしている。この▲1▼のテーブルから負荷容量c2に対応する1次元テーブルを作成する。
【0033】
図5の▲2▼はAセルの2次元の出力波形なまり情報のテーブルである。この▲2▼のテーブルから負荷容量c2に対応する1次元テーブルを作成し、このテーブルの入力波形なまりの情報を▲1▼の遅延情報テーブルの入力波形なまり情報t1およびt2に合わせるため補正処理を行う。図5の▲3▼はBセルの2次元の遅延情報テーブルである。この▲3▼のテーブルから負荷容量c3に対応する1次元テーブルを作成し、このテーブルの入力波形なまりの情報を▲2▼で作成したAセルの出力波形なまり値a1およびa2に合わせるため補正処理を行う。
【0034】
図5の▲4▼はBセルの2次元の出力波形なまり情報のテーブルである。この▲4▼のテーブルから負荷容量c3に対応する1次元テーブルを作成する。図5の▲5▼はCセルの2次元の遅延情報テーブルである。この▲5▼のテーブルから入力波形なまりtrfを固定とした1次元テーブルを作成する。この入力波形なまりは、図5の▲6▼に示すAセルの出力波形なまり情報2を、▲4▼で作成した1次元テーブルの入力波形なまり値a3として得た出力波形なまり値d1である。図5の▲7▼は 上述した▲1▼、▲3▼、および▲5▼で作成した各セルの遅延情報テーブルをもとに加算処理を行なって、目標セルの遅延情報テーブルを作成する。
【0035】
これらステップS13およびS14の処理は、2次元テーブル参照部13および参照値演算部14で実行される。作成された目標セルの遅延情報は、目標セル遅延情報データベース25に設定される。このようにして作成した当該セルの目標セル遅延情報データベース25から、ライブラリ生成処理部15によって、例えばEADツール1ライブラリ、およびEADツール2ライブラリなどの所望の遅延ライブラリ26を得る(ステップS15)。
【0036】
このようにして、所望の遅延ライブラリの作成時間を大幅に低減することができる。何故ならば、目標セルの遅延情報を算出する際に、多くの処理時間を要し、且つ繰り返しの多い回路シミュレーションツールによる過渡解析を不要としたためである。
【0037】
また、合成指示情報24による制御のみで、既存セルの遅延情報データベース23を参照し、単純な加算および減算の少なくとも一方を含む演算処理のみによって、目標セルの遅延情報を作成することができる。例えば、I/Oバッファ回路とフリップフロップ回路を結合したセルを処理する場合は、従来の回路シミュレーションによる方法で作成した場合、1セルで2時間程度要する。これに対して、上述した本発明の方法によって、目標セルの遅延情報を作成した場合には、2〜3分程度で作成することが可能となる。
【0038】
なお、遅延ライブラリは、遅延情報と、セットアップおよびホールドのタイミング情報とを含んでいる。これらの情報に対して参照値演算部14は、次のように演算処理する。遅延情報の合成処理は、単純な加算処理となる。セットアップタイミングの合成処理は、前段セルの遅延情報の加算処理となる。そして、ホールドタイミングの合成処理は、前段セルの遅延情報の減算処理となる。
【0039】
なお、この発明の遅延ライブラリ作成システムは、専用のシステムとして構成することなく、通常のコンピュータシステムを用いて実現することができる。例えば、コンピュータシステムに上述の動作を実行するためのプログラムを格納した媒体(フロッピーディスク、CD−ROM等)から該プログラムをインストールすることにより、上述の処理を実行する遅延ライブラリ作成システムを構築することができる。インストールによって、当該プログラムは、コンピュータシステム内のハードディスク等の媒体に格納されて、遅延ライブラリ作成システムを構成し、実行に供される。
【0040】
また、インターネット等の通信ネットワーク上に設けたFTP(File Transfer Protocol)サーバに当該プログラムを登録し、FTPクライアントにネットワークを介して配信してもよく、通信ネットワークの電子掲示板(BBS:Bulletin Board System)等に該プログラムを登録し、これをネットワークを介して配信してもよい。そして、このプログラムを起動し、OS(Operating System)の制御下において実行することにより、上述の処理を達成することができる。さらに、通信ネットワークを介してプログラムを転送しながら起動実行することによっても、上述の処理を達成することができる。
【0041】
【発明の効果】
以上説明したように、本発明によれば、複合的な回路構成のセルライブラリを作成するために、単純な演算処理により短時間で目標セルの遅延ライブラリを作成することを可能とする遅延ライブラリ作成システムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る遅延ライブラリ作成システムの構成を示すブロック図である。
【図2】図1の遅延ライブラリ作成システムの動作を示すフローチャートである。
【図3】図1の遅延ライブラリ作成システムの動作を説明するための合成情報指示ファイルの内容を示す図である。
【図4】図1の遅延ライブラリ作成システムの2次元テーブル参照に係る動作を説明するための模式図である。
【図5】図1の遅延ライブラリ作成システムの演算処理に係る動作を説明するための模式図である。
【図6】従来の一般的な遅延ライブラリ作成システムの動作を示すフローチャートである。
【符号の説明】
1 処理装置
2 記憶装置
11 回路構成決定部
12 レイアウトセル結合/セル間配線部
13 2次元テーブル参照部
14 参照値演算部
15 ライブラリ生成処理部
21 既存回路情報
22 既存レイアウト情報
23 既存セル遅延情報データベース
24 合成指示情報
25 目標セル遅延情報データベース
26 遅延ライブラリ
Claims (4)
- 既存セルの組合せで構成される目標セルの遅延ライブラリを作成する遅延ライブラリ作成システムにおいて、
前記既存セルの遅延情報を予め2次元テーブル化して格納する既存セル遅延情報記憶手段と、
前記目標セルを構成する既存セルを抽出する要素抽出手段と、
前記要素抽出手段によって抽出された既存セルのレイアウト情報を用いて前記目標セルのレイアウト情報を作成する目標セルレイアウト作成手段と、
前記目標セルの遅延情報の合成方法が記述された合成指示情報に基づいて前記目標セルのレイアウト情報と前記既存セル遅延情報記憶手段より前記既存セルの2次元テーブル化された遅延情報を参照し参照した値を加算及び減算処理の少なくとも一方の演算を行い、前記目標セルの遅延ライブラリ要素情報を求める演算手段と、
前記演算手段によって求められた前記目標セルの遅延ライブラリ要素情報に基づいて前記目標セルの遅延ライブラリを生成するライブラリ生成手段と、を有することを特徴とする遅延ライブラリ作成システム。 - 前記演算手段は、
前記既存セルの遅延情報に含まれる遅延については加算処理を行ない、前記既存セルの遅延情報に含まれるセットアップタイミングについては前段セルの遅延情報の加算処理を行ない、前記既存セルの遅延情報に含まれるホールドタイミングについては前段セルの遅延情報の減算処理を行なうことを特徴とする請求項1に記載の遅延ライブラリ作成システム。 - コンピュータに、
複数の既存セルの遅延情報を予め2次元テーブル化して作成する2次元テーブル作成ステップ、
目標セルを構成する複数の既存セルを抽出する要素抽出ステップ、
前記要素抽出ステップで抽出された既存セルのレイアウト情報を用いて前記目標セルのレイアウト情報を作成する目標セルレイアウト作成ステップ、
前記目標セルの遅延情報の合成方法が記述された合成指示情報に基づいて前記目標セルのレイアウト情報と前記2次元テーブル作成ステップで作成された前記既存セルの2次元テーブル化された遅延情報を参照し参照した値を加算及び減算処理の少なくとも一方の演算を行い、前記目標セルの遅延ライブラリ要素情報を求める演算処理ステップ、および
前記演算処理ステップで求められた前記目標セルの遅延情報に基づいて前記目標セルの遅延ライブラリを生成するライブラリ生成ステップ、を実行させて、既存セルの組合せで構成される目標セルの遅延ライブラリを作成するためのプログラムを記録したコンピュータ読み取り可能な記録媒体。 - 前記コンピュータ読み取り可能な記録媒体に記録されるプログラムは、
前記演算ステップとして、
前記既存セルの遅延情報に含まれる遅延については加算処理、前記既存セルの遅延情報に含まれるセットアップタイミングについては前段セルの遅延情報の加算処理、前記既存セルの遅延情報に含まれるホールドタイミングについては前段セルの遅延情報の減算処理を行なって、前記ライブラリ作成ステップを実行させるためのプログラムを含むことを特徴とする請求項3に記載のコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000197465A JP3664954B2 (ja) | 2000-06-30 | 2000-06-30 | 遅延ライブラリ作成システムおよび記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000197465A JP3664954B2 (ja) | 2000-06-30 | 2000-06-30 | 遅延ライブラリ作成システムおよび記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002015024A JP2002015024A (ja) | 2002-01-18 |
JP3664954B2 true JP3664954B2 (ja) | 2005-06-29 |
Family
ID=18695791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000197465A Expired - Fee Related JP3664954B2 (ja) | 2000-06-30 | 2000-06-30 | 遅延ライブラリ作成システムおよび記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3664954B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7051151B2 (ja) * | 2018-05-15 | 2022-04-11 | ナノブリッジ・セミコンダクター株式会社 | 数値情報生成装置、数値情報生成方法及びプログラム |
-
2000
- 2000-06-30 JP JP2000197465A patent/JP3664954B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002015024A (ja) | 2002-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8719742B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
JP2006004191A (ja) | ノイズチェック方法および装置並びにノイズチェックプログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 | |
US6990651B2 (en) | Advanced design format library for integrated circuit design synthesis and floorplanning tools | |
JP3664954B2 (ja) | 遅延ライブラリ作成システムおよび記録媒体 | |
US7451427B2 (en) | Bus representation for efficient physical synthesis of integrated circuit designs | |
Sudarsanam et al. | PRR-PRR dynamic relocation | |
JP2002269162A (ja) | 動作合成方法 | |
US7979817B2 (en) | Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing | |
CN115705446A (zh) | 集成电路的后仿真方法和装置 | |
Caffarena et al. | High-level synthesis of multiple word-length DSP algorithms using heterogeneous-resource FPGAs | |
JP4531715B2 (ja) | システムlsiの設計方法及びこれを記憶した記録媒体 | |
Charaf et al. | Amah-flex: A modular and highly flexible tool for generating relocatable systems on fpgas | |
Chatterjee et al. | A new incremental placement algorithm and its application to congestion-aware divisor extraction | |
JPH11213024A (ja) | 回路合成方法、回路合成装置および記録媒体 | |
US20030140054A1 (en) | Processor composing apparatus, system LSI composing apparatus, processor composing method, system LSI composing method, and program therefor | |
CN113688587B (zh) | 一种电路布图的生成方法、装置、计算机设备及存储介质 | |
JP2000057188A (ja) | ハードウェア・ソフトウェア協調評価装置 | |
US20060136851A1 (en) | Method for the generation of static noise check data | |
US20050289492A1 (en) | Method of LSI designing and a computer program for designing LSIs | |
JP2930087B2 (ja) | 論理設計支援システム | |
JP2962292B2 (ja) | レイアウト設計を考慮したlsi論理設計支援システム | |
JP3145778B2 (ja) | Lsi設計部品データの生成管理装置 | |
JP2002032427A (ja) | Lsiの接続検証装置、接続検証方法および接続検証プログラムを記録した媒体 | |
Chiou et al. | DSP data path synthesis for low-power applications | |
JP2806112B2 (ja) | Lsiシミュレーション装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |