CN115705446A - 集成电路的后仿真方法和装置 - Google Patents
集成电路的后仿真方法和装置 Download PDFInfo
- Publication number
- CN115705446A CN115705446A CN202110907897.6A CN202110907897A CN115705446A CN 115705446 A CN115705446 A CN 115705446A CN 202110907897 A CN202110907897 A CN 202110907897A CN 115705446 A CN115705446 A CN 115705446A
- Authority
- CN
- China
- Prior art keywords
- netlist
- parasitic
- circuit
- post
- empty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及一种集成电路的后仿真方法和装置；所述方法包括：确定待仿真版图的电路结构；所述电路结构中包括至少一个电路单元；将所述电路结构中不需要验证的所述电路单元列出，生成置空列表；获取需要验证的所述电路单元的寄生网表；根据所述置空列表生成各个不需要验证的所述电路单元的空网表；根据所述寄生网表和所述空网表生成后仿网表；根据所述后仿网表进行后仿真。本申请的方案能够将寄生网表中某些不需要验证的电路单元过滤掉，将这些不需要验证的电路单元的寄生网表用空网表替代；后仿网表中仅包含需要验证的电路单元的寄生网表，这样就能够大大减少寄生参数的数量，从而缩短电路后仿真所需要的时间。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种集成电路的后仿真方法和装置。
背景技术
仿真可以分为前仿真和后仿真，在一个完整的电路设计中应该包括这两个过程。
前仿真是功能仿真，目标是分析电路的逻辑关系的正确性，可以根据需要观察电路输入输出端口和电路内部任一信号和寄存器的波形。前仿真是比较理想的仿真，并不包含任何物理信息(如寄生效应、互连延迟等)，仿真速度快。
后仿真是将寄生参数、互连延迟反标到所提取的电路网表中进行仿真，对电路进行分析，确保电路符合设计要求。后仿真所使用的方法与前仿真并没有什么不同，只是加入寄生参数以及互连延迟。后仿真的速度相对于前仿真慢得多。
相关技术中，随着集成电路规模的不断增大，芯片上晶体管的数量不断增加，这导致寄生电阻和电容的数目急剧膨胀，电路后仿真中所需要的时间随之增加，电路验证时间越来越长，一定程度上影响了芯片的设计周期和产品交付时间。
发明内容
为至少在一定程度上克服相关技术中存在的问题，本申请提供一种集成电路的后仿真方法和装置。
根据本申请实施例的第一方面，提供一种集成电路的后仿真方法，包括：
确定待仿真版图的电路结构；所述电路结构中包括至少一个电路单元；
将所述电路结构中不需要验证的所述电路单元列出，生成置空列表；
获取需要验证的所述电路单元的寄生网表；
根据所述置空列表生成各个不需要验证的所述电路单元的空网表；
根据所述寄生网表和所述空网表生成后仿网表；
根据所述后仿网表进行后仿真。
进一步地，所述获取需要验证的所述电路单元的寄生网表的步骤包括：
获取所述待仿真版图的寄生网表，在获取过程中根据所述置空列表跳过不需要验证的电路单元。
进一步地，所述获取待仿真版图的寄生网表的步骤包括：
导出所述电路结构的cdl网表；
根据所述待仿真版图导出gds文件；
抽取所述待仿真版图的寄生参数，在抽取过程中根据所述置空列表跳过不需要验证的电路单元；
根据所述置空列表、所述cdl网表、所述gds文件和所述寄生参数获得所述待仿真版图的寄生网表。
进一步地，所述获得所述待仿真版图的寄生网表的步骤包括：
将所述置空列表、所述cdl网表和所述gds文件输入到EDA自动化工具中，以使EDA自动化工具输出所述寄生网表。
进一步地，所有不需要验证的所述电路单元在所述空网表中的定义为空单元。
进一步地，所述根据寄生网表和所述空网表生成后仿网表的步骤包括：
将获取的寄生网表和生成的空网表包含到后仿网表中。
根据本申请实施例的第二方面，提供一种集成电路的后仿真装置，包括：
确定模块，用于确定待仿真版图的电路结构；所述电路结构中包括至少一个电路单元；
列表模块，用于将所述电路结构中不需要验证的所述电路单元列出，生成置空列表；
获取模块，用于获取需要验证的所述电路单元的寄生网表；
第一生成模块，用于根据所述置空列表生成各个不需要验证的所述电路单元的空网表；
第二生成模块，用于根据所述寄生网表和所述空网表生成后仿网表；
仿真模块，用于根据所述后仿网表进行后仿真。
进一步地，所述获取模块在获取需要验证的所述电路单元的寄生网表时，具体用于：
获取所述待仿真版图的寄生网表，在获取过程中根据所述置空列表跳过不需要验证的电路单元。
进一步地，所述获取模块在获取待仿真版图的寄生网表时，具体用于：
导出所述电路结构的cdl网表；
根据所述待仿真版图导出gds文件；
抽取所述待仿真版图的寄生参数，在抽取过程中根据所述置空列表跳过不需要验证的电路单元；
根据所述置空列表、所述cdl网表、所述gds文件和所述寄生参数获得所述待仿真版图的寄生网表。
进一步地，所述获取模块在获得所述待仿真版图的寄生网表时，具体用于：
将所述置空列表、所述cdl网表和所述gds文件输入到EDA自动化工具中，以使EDA自动化工具输出所述寄生网表。
进一步地，所述第一生成模块在生成空网表时，具体用于：
将所有不需要验证的所述电路单元在所述空网表中定义为空单元。
进一步地，所述第二生成模块在生成后仿网表时，具体用于：
将获取的寄生网表和生成的空网表包含到后仿网表中。
根据本申请实施例的第三方面，提供一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述存储器中的计算机程序，以实现如上任意一种实施例所述方法的操作步骤。
根据本申请实施例的第四方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上任意一种实施例所述方法的操作步骤。
本申请的实施例提供的技术方案具备以下有益效果：
本申请的方案能够将寄生网表中某些不需要验证的电路单元过滤掉，将这些不需要验证的电路单元的寄生网表用空网表替代；后仿网表中仅包含需要验证的电路单元的寄生网表，这样就能够大大减少寄生参数的数量，从而缩短电路后仿真所需要的时间。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1是本申请实施例中提供的一种集成电路的后仿真方法的流程示意图。
图2是传统的后仿真网表结构示意图。
图3是本申请实施例中提供的一种“挖空”后的网表结构示意图。
图4是本申请实施例中提供的一种“挖空法”实施流程图。
图5是本申请实施例中提供的一种集成电路的后仿真装置的程序模块示意图。
图6是本申请实施例中提供的一种电子设备的硬件结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的方法和装置的例子。
为进一步详述本申请的技术方案，首先具体解释目前的传统后仿真技术存在的两个问题：
一方面，Top层电路规模庞大，寄生参数多，然而实际上很多场景下一些子电路单元是不需要验证的，通常情况下又无法跳过这些单元，用户不得不对所有电路单元进行仿真，导致后仿真时间长；
另一方面，后仿真验证的前提是版图设计完成，能正常提取版图寄生参数。很多时候，子模块的版图设计大部分完成，但Top层版图设计短时间内无法ready，导致后仿真迟迟不能进行。
本申请提出了一种新型的加速后仿真的方法，通过将Top层寄生网表中某些不需要验证的单元模块过滤掉(简称为“挖空法”)，从而减少寄生参数的数目，缩短电路后仿真的时间。本申请的方案通过解决以上技术问题，可以大大提高集成电路仿真的速度和验证效率。
图1是根据一示例性实施例示出的一种集成电路的后仿真方法的流程图。该方法可以包括以下步骤：
步骤S1：确定待仿真版图的电路结构；所述电路结构中包括至少一个电路单元；
步骤S2：将所述电路结构中不需要验证的所述电路单元列出，生成置空列表；
步骤S3：获取需要验证的所述电路单元的寄生网表；
步骤S4：根据所述置空列表生成各个不需要验证的所述电路单元的空网表；
步骤S5：根据所述寄生网表和所述空网表生成后仿网表；
步骤S6：根据所述后仿网表进行后仿真。
本申请的方案能够将寄生网表中某些不需要验证的电路单元过滤掉，将这些不需要验证的电路单元的寄生网表用空网表替代；后仿网表中仅包含需要验证的电路单元的寄生网表，这样就能够大大减少寄生参数的数量，从而缩短电路后仿真所需要的时间。
应当理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
下面结合具体的应用场景，对本申请的方案进行拓展说明。
如图2和图3所示，本申请的一些实施例采用“挖空法”加速后仿真。从图中可以看出，Cell(电路单元)D2和G从Top寄生网表中被挖空；抽取A的寄生参数时，D2/G被skip掉；需要将D2/G的电路网表定义为空。
图中，A为Top Cell，B/C/D/E/F/G均为Unit Cell，D1/D2均为Cell D的子Cell。需要说明的是，寄生网表实际上被扁平化，无层次结构，图中的单元层次仅仅为了描述其逻辑结构。
一些实施例中，所述获取需要验证的所述电路单元的寄生网表的步骤包括：
获取所述待仿真版图的寄生网表，在获取过程中根据所述置空列表跳过不需要验证的电路单元。
一些实施例中，所述获取待仿真版图的寄生网表的步骤包括：
导出所述电路结构的cdl网表；
根据所述待仿真版图导出gds文件；
抽取所述待仿真版图的寄生参数，在抽取过程中根据所述置空列表跳过不需要验证的电路单元；
根据所述置空列表、所述cdl网表、所述gds文件和所述寄生参数获得所述待仿真版图的寄生网表。
一些实施例中，所述获得所述待仿真版图的寄生网表的步骤包括：
将所述置空列表、所述cdl网表和所述gds文件输入到EDA自动化工具中，以使EDA自动化工具输出所述寄生网表。
一些实施例中，所有不需要验证的所述电路单元在所述空网表中的定义为空单元。
一些实施例中，所述根据寄生网表和所述空网表生成后仿网表的步骤包括：
将获取的寄生网表和生成的空网表包含到后仿网表中。
如图4所示，本申请实施例的“挖空法”的具体实施流程为：
1、导出Top层电路cdl网表(A.cdl)。
2、导出Top层版图gds文件(A.gds)。
3、列出所有需要skip的cell(skip.list)。
4、抽取Top层版图寄生参数并在抽取寄生参数时skip上一步所列出的cell list。
在步骤4中，将前三个步骤获得的A.cdl、A.gds和skip.list三个文件输入到EDA自动化工具中，以使其输出A.spf文件；需要说明的是，此处A.spf文件为挖空后的寄生网表，即不包含skip.list文件所列出的电路单元(D2、G)的寄生参数。作为对比说明，假设将A.cdl和A.gds文件输入EDA工具，则输出完整的A.spf文件，其中包含所有电路单元的寄生参数。
5、将所有skip电路单元(D2、G)定义为空。
6、将Top层电路寄生网表(挖空后的A.spf)和各个skip cell的空网表(D2.sp和G.sp)包含到仿真网表中。
7、进行仿真。
本申请的“挖空法”能够将Top层寄生网表中某些不需要验证的电路单元过滤掉，从而减少寄生参数的数目，缩短电路后仿真的时间。本申请的方案通过以上技术方案，可以大大提高集成电路仿真的速度和验证效率。本申请的方案通过减少顶层寄生网表的单元数量来减小寄生参数的规模，从而缩短后仿真时间。此发明主要应用于大规模集成电路后仿真，芯片设计或验证者均可通过此方法加速后仿真。
图5是根据一示例性实施例示出的一种集成电路的后仿真装置的电路框图。该装置包括：
确定模块，用于确定待仿真版图的电路结构；所述电路结构中包括至少一个电路单元；
列表模块，用于将所述电路结构中不需要验证的所述电路单元列出，生成置空列表；
获取模块，用于获取需要验证的所述电路单元的寄生网表；
第一生成模块，用于根据所述置空列表生成各个不需要验证的所述电路单元的空网表；
第二生成模块，用于根据所述寄生网表和所述空网表生成后仿网表；
仿真模块，用于根据所述后仿网表进行后仿真。
一些实施例中，所述获取模块在获取需要验证的所述电路单元的寄生网表时，具体用于：
获取所述待仿真版图的寄生网表，在获取过程中根据所述置空列表跳过不需要验证的电路单元。
一些实施例中，所述获取模块在获取待仿真版图的寄生网表时，具体用于：
导出所述电路结构的cdl网表；
根据所述待仿真版图导出gds文件；
抽取所述待仿真版图的寄生参数，在抽取过程中根据所述置空列表跳过不需要验证的电路单元；
根据所述置空列表、所述cdl网表、所述gds文件和所述寄生参数获得所述待仿真版图的寄生网表。
一些实施例中，所述获取模块在获得所述待仿真版图的寄生网表时，具体用于：
将所述置空列表、所述cdl网表和所述gds文件输入到EDA自动化工具中，以使EDA自动化工具输出所述寄生网表。
一些实施例中，所述第一生成模块在生成空网表时，具体用于：
将所有不需要验证的所述电路单元在所述空网表中定义为空单元。
一些实施例中，所述第二生成模块在生成后仿网表时，具体用于：
将获取的寄生网表和生成的空网表包含到后仿网表中。
关于上述实施例中的装置，其中各个模块执行操作的具体步骤已经在有关该方法的实施例中进行了详细描述，此处不再详细阐述说明。上述集成电路的后仿真装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
为了更好的理解本申请实施例，参照图6，为本申请实施例提供的一种电子设备的硬件结构示意图。如图6所示，本实施例的电子设备包括存储器，用于存储计算机程序；
处理器，用于执行所述存储器中的计算机程序，以实现上述实施例中描述的集成电路后仿真方法中的各个步骤，具体可以参见前述方法实施例中的相关描述，本实施例不再赘述。
可选地，存储器既可以是独立的，也可以跟处理器集成在一起。当存储器独立设置时，该设备还包括总线，用于连接所述存储器和处理器。
基于上述实施例中所描述的内容，本申请实施例中还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，以实现如上述实施例中描述的集成电路后仿真方法中的各个步骤，具体可以参见前述方法实施例中的相关描述，本实施例不再赘述。
可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是指至少两个。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (14)
1.一种集成电路的后仿真方法，其特征在于，包括：
确定待仿真版图的电路结构；所述电路结构中包括至少一个电路单元；
将所述电路结构中不需要验证的所述电路单元列出，生成置空列表；
获取需要验证的所述电路单元的寄生网表；
根据所述置空列表生成各个不需要验证的所述电路单元的空网表；
根据所述寄生网表和所述空网表生成后仿网表；
根据所述后仿网表进行后仿真。
2.根据权利要求1所述的方法，其特征在于，所述获取需要验证的所述电路单元的寄生网表的步骤包括：
获取所述待仿真版图的寄生网表，在获取过程中根据所述置空列表跳过不需要验证的电路单元。
3.根据权利要求2所述的方法，其特征在于，所述获取待仿真版图的寄生网表的步骤包括：
导出所述电路结构的cdl网表；
根据所述待仿真版图导出gds文件；
抽取所述待仿真版图的寄生参数，在抽取过程中根据所述置空列表跳过不需要验证的电路单元；
根据所述置空列表、所述cdl网表、所述gds文件和所述寄生参数获得所述待仿真版图的寄生网表。
4.根据权利要求3所述的方法，其特征在于，所述获得所述待仿真版图的寄生网表的步骤包括：
将所述置空列表、所述cdl网表和所述gds文件输入到EDA自动化工具中，以使EDA自动化工具输出所述寄生网表。
5.根据权利要求1-4任一项所述的方法，其特征在于，所有不需要验证的所述电路单元在所述空网表中的定义为空单元。
6.根据权利要求5所述的方法，其特征在于，所述根据寄生网表和所述空网表生成后仿网表的步骤包括：
将获取的寄生网表和生成的空网表包含到后仿网表中。
7.一种集成电路的后仿真装置，其特征在于，包括：
确定模块，用于确定待仿真版图的电路结构；所述电路结构中包括至少一个电路单元；
列表模块，用于将所述电路结构中不需要验证的所述电路单元列出，生成置空列表；
获取模块，用于获取需要验证的所述电路单元的寄生网表；
第一生成模块，用于根据所述置空列表生成各个不需要验证的所述电路单元的空网表；
第二生成模块，用于根据所述寄生网表和所述空网表生成后仿网表；
仿真模块，用于根据所述后仿网表进行后仿真。
8.根据权利要求7所述的装置，其特征在于，所述获取模块在获取需要验证的所述电路单元的寄生网表时，具体用于：
获取所述待仿真版图的寄生网表，在获取过程中根据所述置空列表跳过不需要验证的电路单元。
9.根据权利要求8所述的装置，其特征在于，所述获取模块在获取待仿真版图的寄生网表时，具体用于：
导出所述电路结构的cdl网表；
根据所述待仿真版图导出gds文件；
抽取所述待仿真版图的寄生参数，在抽取过程中根据所述置空列表跳过不需要验证的电路单元；
根据所述置空列表、所述cdl网表、所述gds文件和所述寄生参数获得所述待仿真版图的寄生网表。
10.根据权利要求9所述的装置，其特征在于，所述获取模块在获得所述待仿真版图的寄生网表时，具体用于：
将所述置空列表、所述cdl网表和所述gds文件输入到EDA自动化工具中，以使EDA自动化工具输出所述寄生网表。
11.根据权利要求7-10任一项所述的装置，其特征在于，所述第一生成模块在生成空网表时，具体用于：
将所有不需要验证的所述电路单元在所述空网表中定义为空单元。
12.根据权利要求11所述的装置，其特征在于，所述第二生成模块在生成后仿网表时，具体用于：
将获取的寄生网表和生成的空网表包含到后仿网表中。
13.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述存储器中的计算机程序，以实现权利要求1至6中任一项所述方法的操作步骤。
14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述方法的操作步骤。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110907897.6A CN115705446A (zh) | 2021-08-09 | 2021-08-09 | 集成电路的后仿真方法和装置 |
| PCT/CN2021/117235 WO2023015649A1 (zh) | 2021-08-09 | 2021-09-08 | 集成电路的后仿真方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110907897.6A CN115705446A (zh) | 2021-08-09 | 2021-08-09 | 集成电路的后仿真方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115705446A true CN115705446A (zh) | 2023-02-17 |
Family
ID=85179261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110907897.6A Pending CN115705446A (zh) | 2021-08-09 | 2021-08-09 | 集成电路的后仿真方法和装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115705446A (zh) |
| WO (1) | WO2023015649A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116882329B (zh) * | 2023-09-06 | 2023-12-19 | 杭州行芯科技有限公司 | 网表缩减方法、时序验证方法、电子设备及存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010245382A (ja) * | 2009-04-08 | 2010-10-28 | Elpida Memory Inc | レイアウト検証方法及びレイアウト検証装置 |
| US8407646B2 (en) * | 2010-02-11 | 2013-03-26 | Synopsys, Inc. | Active net and parasitic net based approach for circuit simulation and characterization |
| CN103995943A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 电路后仿真方法 |
| CN106802967A (zh) * | 2015-11-26 | 2017-06-06 | 北京华大九天软件有限公司 | 一种滤除指定单元网表输出的方法 |
| CN112765916B (zh) * | 2021-01-22 | 2024-02-20 | 上海华虹宏力半导体制造有限公司 | 集成电路后仿真参数网表的生成方法 |
-
2021
- 2021-08-09 CN CN202110907897.6A patent/CN115705446A/zh active Pending
- 2021-09-08 WO PCT/CN2021/117235 patent/WO2023015649A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023015649A1 (zh) | 2023-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5862361A (en) | Sliced synchronous simulation engine for high speed simulation of integrated circuit behavior | |
| JP4994393B2 (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
| US20030208730A1 (en) | Method for verifying properties of a circuit model | |
| US20060225022A1 (en) | Method, apparatus and program for determining the relationship of correspondence between register transfer level description and behavioral description | |
| US20080127009A1 (en) | Method, system and computer program for automated hardware design debugging | |
| US9298865B1 (en) | Debugging an optimized design implemented in a device with a pre-optimized design simulation | |
| Huang et al. | Match and replace: A functional ECO engine for multierror circuit rectification | |
| CN116911227B (zh) | 一种基于硬件的逻辑映射方法、装置、设备及存储介质 | |
| CN116894413A (zh) | 一种基于硬件的逻辑映射方法、装置、设备及存储介质 | |
| US20060112356A1 (en) | System and method for converting a flat netlist into a hierarchical netlist | |
| US6567971B1 (en) | Circuit synthesis method using technology parameters extracting circuit | |
| CN105447215B (zh) | 数字电路设计方法及相关的系统 | |
| CN115705446A (zh) | 集成电路的后仿真方法和装置 | |
| CN107844678B (zh) | 包含IP/Memory时序路径的spice仿真方法 | |
| US7949509B2 (en) | Method and tool for generating simulation case for IC device | |
| US10706193B1 (en) | Computer processing during simulation of a circuit design | |
| US7197445B1 (en) | Atomic transaction processing for logic simulation | |
| US8555228B2 (en) | Tool for glitch removal | |
| US7287235B1 (en) | Method of simplifying a circuit for equivalence checking | |
| CN115204104A (zh) | 计算装置、其操作方法和计算机程序产品 | |
| US7865348B1 (en) | Performance of circuit simulation with multiple combinations of input stimuli | |
| CN109885850B (zh) | 一种局部寄存器的生成方法及生成系统 | |
| CN106650138A (zh) | 一种自动实现静态和动态时序分析对比的方法 | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| US6442738B1 (en) | RTL back annotator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |