JP3603394B2 - Ｌｓｉ開発における検証方式および検証方法 - Google Patents
Ｌｓｉ開発における検証方式および検証方法 Download PDFInfo
- Publication number
- JP3603394B2 JP3603394B2 JP18262895A JP18262895A JP3603394B2 JP 3603394 B2 JP3603394 B2 JP 3603394B2 JP 18262895 A JP18262895 A JP 18262895A JP 18262895 A JP18262895 A JP 18262895A JP 3603394 B2 JP3603394 B2 JP 3603394B2
- Authority
- JP
- Japan
- Prior art keywords
- verification
- lsi
- simulation
- data
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ＬＳＩの開発における回路機能の検証方式および回路機能の検証方法に関する。このＬＳＩ開発における回路機能の検証作業は、従来、相互に共通性を持たないソフトウェアによるシミュレーションとハードウェアによるシミュレーションの２つの検証方法を並行に実施する手法が採られているが、相互を関係付けることで、シミュレーション全体の手番が短縮されて検証の効率が良くなると同時に、検証漏れが無く検証の信頼性が高くなることが望まれている。
【０００２】
【従来の技術】
ＬＳＩ開発における回路機能の検証作業は、ソフトシミュレーションだけではＬＳＩの実動作的な検証が出来ないので、ハードシミュレーションが必要となる。そのソフトシミュレーションとハードシミュレーションを並行に実施する従来の作業フローを以下に説明する。ソフトシミュレーションの作業内容は、ＥＷＳ（Ｅｎｇｉｎｅｒｉｎｇ Ｗｏｒｋ Ｓｔａｔｉｏｎ）又はＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）上で作成された回路情報により、ソフトウェア上でテストデータを作成し、其のテストデータでソフトウェア上の回路モデルに対し論理動作の検証を行う。ハードシミュレーションの作業の内容は、ソフトウェア上では検証が不可能な論理回路の非同期動作の検証や動作速度を変えた実動作的な検証を重点的に行なう為に、前記の回路情報を基にして ＬＳＩ回路のブレッドボードを作成する。また、其の ＬＳＩ回路を動作させる為の周辺回路（ ＬＳＩ回路に対する入力信号発生部）も該ブレッドボード内に用意する。そして此の作成されたブレッドボード上で、ＬＳＩの論理動作や其の他の動作機能の検証を行なっていた。
【０００３】
【発明が解決しようとする課題】
この従来方式は、上記の如く、ソフトシミュレーションだけではＬＳＩの全部の動作の検証が出来ないので、ハードシミュレーションが必要となる。しかし、ハードシミュレーションを行うには、ＥＷＳまたはＣＡＤ上で作成された回路情報を基にした ＬＳＩ回路と其の ＬＳＩ回路を動作させる周辺回路とを、ブレッドボード内に作成する必要がある。其のブレッドボードを作成するには、作成の時間と費用とが掛かり、検証作業にも時間を要するという問題があった。本発明の目的は、ハードシミュレーション用のブレッドボードの ＬＳＩ回路は作成するが其れを動作させる周辺回路の作成には特に時間と費用とを掛けずに、該ハードシミュレーションの ＬＳＩ回路の検証作業が自動的に行われるようなＬＳＩ開発における検証方法を提供することにある。
【０００４】
【課題を解決するための手段】
この目的達成のための本発明のＬＳＩ開発の検証作業は、図１の原理的な作業フロー図を参照して、１）ＥＷＳ又はＣＡＤ上で作成された回路情報から得た回路情報を基にして，ＬＳＩの回路情報と等価な LSI回路部をブレッドボード内に作成する。２）該ブレッドボード内の LSI回路部の周辺回路として，先にソフトによるテストデータで検証モデルに対し行ったテストデータを、ハードのテストデータとして格納する格納部としてのＲＯＭと、該ＲＯＭの出力をテストデータとして行ったハードによる検証の結果をソフトのテストデータとして格納する格納部としてのＲＡＭとを具える。３）ソフト上で作成されたシミュレーションのテストデータを用い検証モデルで検証した検証結果のデータをフォーマット化して該ＲＯＭのデータとする。４）該シミュレーションのテストデータが期待値（正常動作時の検証結果の値）付きの場合には、其の期待値のみを別のＲＯＭデータとする。５）該ＲＯＭのデータを読み出してブレッドボードを動作させる事により、該ＲＯＭから出力されるデータが前記１）の LSI回路部の入力のテストデータとする。６）該 LSI回路部から出力された検証結果のデータを該ＲＡＭに取り込む。７）該ＲＡＭデータをフォーマット変換し、正常動作時の検証結果に対する期待値として前記ソフトシミュレーションのテストデータに付加する。８）ブレッドボードの作成には、現場でプログラム可能なゲートアレイＦＰＧＡを最大限に利用して、任意の読出し速度を設定する速度設定部を設け、其の出力により駆動されるＲＯＭを持つように構成する。
【０００５】
【作用】
本発明では、ソフトシミュレーション用のテストデータの中に、正常動作時の検証結果の値である期待値が存在する場合には、該テストデータと期待値とを、ＲＯＭデータに変換することにより、ブレッドボードによるハードシミュレーションにて、該ＲＯＭの出力データを ＬＳＩ回路のテストデータとして検証を行い、其の検証結果をＲＡＭに書込み読み出してソフトシミュレーション用のテストデータとする事により、ＲＯＭを使用した ＬＳＩ回路の検証の作業が閉じたループとなって自動化が可能となり、検証作業に特別の時間を要しなくなる。
【０００６】
また、ハードシミュレーション用のブレッドボード内の ＬＳＩ回路部の作成と、其の周辺回路としてのＲＯＭ，ＲＡＭの作成に際しては、現場でプログラム可能なゲートアレイ（ＦＰＧＡ）を用いる事により、ブレッドボードの作成の規模と作成時間とを削減することが可能となり、また汎用性を持たすことが出来る。ソフトシミュレーションのテストデータの中に期待値が存在しない場合には、ハードシミュレーションの結果を、そのままソフトシミュレーションの期待値として利用することが可能となる。
【０００７】
【実施例】
図２は本発明の実施例のブレッドボードの構成図である。ＬＳＩ開発のフローとして、先ず、ＥＷＳやＣＡＤ上で作成した回路情報を基にして、ＬＳＩと等価な (1)ＬＳＩ回路部を、例えば標準ＩＣ等を用いて作成する。次にソフトシミュレーションに用いたテストデータを、テストデータからＲＯＭデータへの変換プログラムを用いて、ＲＯＭデータのフォーマットに変換し、 (2)テストデータ発生部（ＲＯＭ）で用いる。該ＲＯＭからのデータ読出し速度が所要の速度と異なる場合には、別のＲＯＭに分けて用いて、読み出し速度を任意の速度に設定可能とするために、ＦＰＧＡ（Field Programmable Gate Array)を用いて、(3) 速度設定部を作成する。
【０００８】
ＲＯＭの出力データをテストデータとするハードシミュレーションの実行により、 （１）ＬＳＩ回路部より出力された検証結果のデータを （４）テストデータ格納部のＲＡＭに保存し、ソフトシミュレーションの期待値を記憶するＲＯＭデータのフォーマットに変換したＲＯＭデータを有する （５）期待値データ発生部の出力データとの比較を、（６）結果比較部にて行う事により、開発ＬＳＩの検証作業が閉じたループとなり自動化が実現される。
【０００９】
ハードシミュレーションの結果を、ソフトシミュレーションの期待値として利用する場合は、 (5)期待値データ発生部のＲＯＭに予め格納されたＲＯＭデータをテストデータに変換するデータ変換プログラムを用いて、期待値付きのソフトシミュレーションのテストデータを作成する。
【００１０】
【発明の効果】
以上説明した如く、本発明によれば、通常はソフトとハードの両方での検証を必要とするＬＳＩ開発の検証作業が、ハードシミュレーションのＬＳＩ回路部を動作させる為に必要となる入力信号発生部としての周辺回路に、先のソフトシミュレーションで使用したテストデータを書き込んだＲＯＭを用いる事が可能となる。またハードシミュレーションの結果を、ＲＡＭに書き込み読み出してソフトシミュレーションのテストデータに用いる事も可能となる。更に、ハードシミュレーション用のブレッドボードの作成に、現場でプログラム可能なゲートアレイＦＰＧＡを有効に利用する事により、汎用性を持ち、作成規模の削減や作成期間を短縮する効果が得られる。
【図面の簡単な説明】
【図１】本発明のＬＳＩ開発における検証方式の基本的なフローチャート
【図２】本発明の本発明の実施例のブレッドボードの構成図
【符号の説明】
（１） はハードシミュレーション用のブレッドボード内のＬＳＩ回路部、（２） はＬＳＩ回路部のテストデータ発生部としてのＲＯＭ、（３） はＲＯＭの読出し速度をＦＰＧＡを用いて任意に設定する速度設定部、（４） はＬＳＩ回路部のテスト結果を記憶するＲＡＭを内蔵し其の出力をソフトシミュレーションのテストデータとして格納するテストデータ格納部、（５） はソフトシミュレーションのテスト結果に対する期待値を予め記憶するＲＯＭを内蔵する期待値データ発生部、（６） はテストデータ格納部４ の出力と期待値データ発生部５ の出力とを比較し其の比較結果を結果判定部へ出力する結果比較部である。
【産業上の利用分野】
本発明は、ＬＳＩの開発における回路機能の検証方式および回路機能の検証方法に関する。このＬＳＩ開発における回路機能の検証作業は、従来、相互に共通性を持たないソフトウェアによるシミュレーションとハードウェアによるシミュレーションの２つの検証方法を並行に実施する手法が採られているが、相互を関係付けることで、シミュレーション全体の手番が短縮されて検証の効率が良くなると同時に、検証漏れが無く検証の信頼性が高くなることが望まれている。
【０００２】
【従来の技術】
ＬＳＩ開発における回路機能の検証作業は、ソフトシミュレーションだけではＬＳＩの実動作的な検証が出来ないので、ハードシミュレーションが必要となる。そのソフトシミュレーションとハードシミュレーションを並行に実施する従来の作業フローを以下に説明する。ソフトシミュレーションの作業内容は、ＥＷＳ（Ｅｎｇｉｎｅｒｉｎｇ Ｗｏｒｋ Ｓｔａｔｉｏｎ）又はＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）上で作成された回路情報により、ソフトウェア上でテストデータを作成し、其のテストデータでソフトウェア上の回路モデルに対し論理動作の検証を行う。ハードシミュレーションの作業の内容は、ソフトウェア上では検証が不可能な論理回路の非同期動作の検証や動作速度を変えた実動作的な検証を重点的に行なう為に、前記の回路情報を基にして ＬＳＩ回路のブレッドボードを作成する。また、其の ＬＳＩ回路を動作させる為の周辺回路（ ＬＳＩ回路に対する入力信号発生部）も該ブレッドボード内に用意する。そして此の作成されたブレッドボード上で、ＬＳＩの論理動作や其の他の動作機能の検証を行なっていた。
【０００３】
【発明が解決しようとする課題】
この従来方式は、上記の如く、ソフトシミュレーションだけではＬＳＩの全部の動作の検証が出来ないので、ハードシミュレーションが必要となる。しかし、ハードシミュレーションを行うには、ＥＷＳまたはＣＡＤ上で作成された回路情報を基にした ＬＳＩ回路と其の ＬＳＩ回路を動作させる周辺回路とを、ブレッドボード内に作成する必要がある。其のブレッドボードを作成するには、作成の時間と費用とが掛かり、検証作業にも時間を要するという問題があった。本発明の目的は、ハードシミュレーション用のブレッドボードの ＬＳＩ回路は作成するが其れを動作させる周辺回路の作成には特に時間と費用とを掛けずに、該ハードシミュレーションの ＬＳＩ回路の検証作業が自動的に行われるようなＬＳＩ開発における検証方法を提供することにある。
【０００４】
【課題を解決するための手段】
この目的達成のための本発明のＬＳＩ開発の検証作業は、図１の原理的な作業フロー図を参照して、１）ＥＷＳ又はＣＡＤ上で作成された回路情報から得た回路情報を基にして，ＬＳＩの回路情報と等価な LSI回路部をブレッドボード内に作成する。２）該ブレッドボード内の LSI回路部の周辺回路として，先にソフトによるテストデータで検証モデルに対し行ったテストデータを、ハードのテストデータとして格納する格納部としてのＲＯＭと、該ＲＯＭの出力をテストデータとして行ったハードによる検証の結果をソフトのテストデータとして格納する格納部としてのＲＡＭとを具える。３）ソフト上で作成されたシミュレーションのテストデータを用い検証モデルで検証した検証結果のデータをフォーマット化して該ＲＯＭのデータとする。４）該シミュレーションのテストデータが期待値（正常動作時の検証結果の値）付きの場合には、其の期待値のみを別のＲＯＭデータとする。５）該ＲＯＭのデータを読み出してブレッドボードを動作させる事により、該ＲＯＭから出力されるデータが前記１）の LSI回路部の入力のテストデータとする。６）該 LSI回路部から出力された検証結果のデータを該ＲＡＭに取り込む。７）該ＲＡＭデータをフォーマット変換し、正常動作時の検証結果に対する期待値として前記ソフトシミュレーションのテストデータに付加する。８）ブレッドボードの作成には、現場でプログラム可能なゲートアレイＦＰＧＡを最大限に利用して、任意の読出し速度を設定する速度設定部を設け、其の出力により駆動されるＲＯＭを持つように構成する。
【０００５】
【作用】
本発明では、ソフトシミュレーション用のテストデータの中に、正常動作時の検証結果の値である期待値が存在する場合には、該テストデータと期待値とを、ＲＯＭデータに変換することにより、ブレッドボードによるハードシミュレーションにて、該ＲＯＭの出力データを ＬＳＩ回路のテストデータとして検証を行い、其の検証結果をＲＡＭに書込み読み出してソフトシミュレーション用のテストデータとする事により、ＲＯＭを使用した ＬＳＩ回路の検証の作業が閉じたループとなって自動化が可能となり、検証作業に特別の時間を要しなくなる。
【０００６】
また、ハードシミュレーション用のブレッドボード内の ＬＳＩ回路部の作成と、其の周辺回路としてのＲＯＭ，ＲＡＭの作成に際しては、現場でプログラム可能なゲートアレイ（ＦＰＧＡ）を用いる事により、ブレッドボードの作成の規模と作成時間とを削減することが可能となり、また汎用性を持たすことが出来る。ソフトシミュレーションのテストデータの中に期待値が存在しない場合には、ハードシミュレーションの結果を、そのままソフトシミュレーションの期待値として利用することが可能となる。
【０００７】
【実施例】
図２は本発明の実施例のブレッドボードの構成図である。ＬＳＩ開発のフローとして、先ず、ＥＷＳやＣＡＤ上で作成した回路情報を基にして、ＬＳＩと等価な (1)ＬＳＩ回路部を、例えば標準ＩＣ等を用いて作成する。次にソフトシミュレーションに用いたテストデータを、テストデータからＲＯＭデータへの変換プログラムを用いて、ＲＯＭデータのフォーマットに変換し、 (2)テストデータ発生部（ＲＯＭ）で用いる。該ＲＯＭからのデータ読出し速度が所要の速度と異なる場合には、別のＲＯＭに分けて用いて、読み出し速度を任意の速度に設定可能とするために、ＦＰＧＡ（Field Programmable Gate Array)を用いて、(3) 速度設定部を作成する。
【０００８】
ＲＯＭの出力データをテストデータとするハードシミュレーションの実行により、 （１）ＬＳＩ回路部より出力された検証結果のデータを （４）テストデータ格納部のＲＡＭに保存し、ソフトシミュレーションの期待値を記憶するＲＯＭデータのフォーマットに変換したＲＯＭデータを有する （５）期待値データ発生部の出力データとの比較を、（６）結果比較部にて行う事により、開発ＬＳＩの検証作業が閉じたループとなり自動化が実現される。
【０００９】
ハードシミュレーションの結果を、ソフトシミュレーションの期待値として利用する場合は、 (5)期待値データ発生部のＲＯＭに予め格納されたＲＯＭデータをテストデータに変換するデータ変換プログラムを用いて、期待値付きのソフトシミュレーションのテストデータを作成する。
【００１０】
【発明の効果】
以上説明した如く、本発明によれば、通常はソフトとハードの両方での検証を必要とするＬＳＩ開発の検証作業が、ハードシミュレーションのＬＳＩ回路部を動作させる為に必要となる入力信号発生部としての周辺回路に、先のソフトシミュレーションで使用したテストデータを書き込んだＲＯＭを用いる事が可能となる。またハードシミュレーションの結果を、ＲＡＭに書き込み読み出してソフトシミュレーションのテストデータに用いる事も可能となる。更に、ハードシミュレーション用のブレッドボードの作成に、現場でプログラム可能なゲートアレイＦＰＧＡを有効に利用する事により、汎用性を持ち、作成規模の削減や作成期間を短縮する効果が得られる。
【図面の簡単な説明】
【図１】本発明のＬＳＩ開発における検証方式の基本的なフローチャート
【図２】本発明の本発明の実施例のブレッドボードの構成図
【符号の説明】
（１） はハードシミュレーション用のブレッドボード内のＬＳＩ回路部、（２） はＬＳＩ回路部のテストデータ発生部としてのＲＯＭ、（３） はＲＯＭの読出し速度をＦＰＧＡを用いて任意に設定する速度設定部、（４） はＬＳＩ回路部のテスト結果を記憶するＲＡＭを内蔵し其の出力をソフトシミュレーションのテストデータとして格納するテストデータ格納部、（５） はソフトシミュレーションのテスト結果に対する期待値を予め記憶するＲＯＭを内蔵する期待値データ発生部、（６） はテストデータ格納部４ の出力と期待値データ発生部５ の出力とを比較し其の比較結果を結果判定部へ出力する結果比較部である。
Claims (3)
- ＥＷＳ又はＣＡＤ上で作成されたＬＳＩの回路情報を基に、ハードシミュレーション用としてブレッドボードに作成した該ＬＳＩの回路情報と等価なＬＳＩ回路部の動作を検証するＬＳＩ開発における検証方式において、
前記の回路情報を基にした検証モデルに対するソフトシミュレーションのテストデータを格納する第１の格納手段のＲＯＭと、
前記の検証モデルに対して、前記のソフトシミュレーションのテストデータによって実施された検証の結果のデータを格納する第２の格納手段のＲＯＭと、
前記のＬＳＩ回路部に対して、前記の第１の格納手段から読み出されるハードシミュレーションのテストデータによって実施された検証の結果のデータを格納する第３の格納手段のＲＡＭと、
前記の第２の格納手段に格納されたデータと前記の第３の格納手段に格納されたデータを比較する検証結果比較手段と、
を備えることを特徴とするＬＳＩ開発における検証方式。 - ＥＷＳ又はＣＡＤ上で作成されたＬＳＩの回路情報を基に、ハードシミュレーション用としてブレッドボードに作成した該ＬＳＩの回路情報と等価なＬＳＩ回路部の動作を検証するＬＳＩ開発における検証方法において、
前記の回路情報を基にした検証モデルに対するソフトシミュレーションのテストデータを第１の格納手段のＲＯＭに格納し、
前記の検証モデルに対して、前記のソフトシミュレーションのテストデータによって検証を実施し、該検証の結果のデータを第２の格納手段のＲＯＭに格納し、
前記のＬＳＩ回路部に対して、前記の第１の格納手段から読み出されるハードシミュレーションのテストデータによって検証を実施し、該検証の結果のデータを第３の格納手段のＲＡＭに格納し、
前記の第２の格納手段から読み出されるソフトシミュレーションの検証結果と前記の第３の格納手段から読み出されるハードシミュレーションの検証結果を比較することを特徴とするＬＳＩ開発における検証方法。 - 請求項２に記載のＬＳＩ開発における検証方法において、
前記の第３の格納手段から読み出されるハードシミュレーションの検証結果を、前記のソフトシミュレーションの期待値として使用することを特徴とするＬＳＩ開発における検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18262895A JP3603394B2 (ja) | 1995-07-19 | 1995-07-19 | Ｌｓｉ開発における検証方式および検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18262895A JP3603394B2 (ja) | 1995-07-19 | 1995-07-19 | Ｌｓｉ開発における検証方式および検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936237A JPH0936237A (ja) | 1997-02-07 |
| JP3603394B2 true JP3603394B2 (ja) | 2004-12-22 |
Family
ID=16121620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18262895A Expired - Fee Related JP3603394B2 (ja) | 1995-07-19 | 1995-07-19 | Ｌｓｉ開発における検証方式および検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603394B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9771454B2 (en) | 2013-12-26 | 2017-09-26 | Zeon Corporation | Method of production of polyether rubber |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100421183C (zh) * | 2004-01-17 | 2008-09-24 | 上海华虹集成电路有限责任公司 | 验证测试用rom的方法 |
-
1995
- 1995-07-19 JP JP18262895A patent/JP3603394B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9771454B2 (en) | 2013-12-26 | 2017-09-26 | Zeon Corporation | Method of production of polyether rubber |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936237A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027009B2 (ja) | 設計取り込みシステム | |
| JP2699377B2 (ja) | ハードウエア論理シミユレータ | |
| US20120150522A1 (en) | Conversion of circuit description to an abstract model of the circuit | |
| JPH07507407A (ja) | 集積回路を開発するプロセスとテスト・プラットフォーム | |
| JP2002215712A (ja) | Ｉｃ設計の検証方法 | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| JP3603394B2 (ja) | Ｌｓｉ開発における検証方式および検証方法 | |
| US6532573B1 (en) | LSI verification method, LSI verification apparatus, and recording medium | |
| JP3616212B2 (ja) | メガセルテスト支援装置 | |
| JP2905225B2 (ja) | 三次元形状の設計履歴管理方式 | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| JP3302547B2 (ja) | 論理シミュレータにおけるテストベクタの作成方法およびシステム | |
| JP2845154B2 (ja) | 論理シミュレーション用モデルの作成方法 | |
| JP2600572B2 (ja) | 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置 | |
| Erhard et al. | First steps towards a reconfigurable asynchronous system | |
| JPH09251483A (ja) | セルライブラリ作成方法 | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JP3112808B2 (ja) | Ａｓｉｃエミュレーション方法および装置 | |
| JP4039347B2 (ja) | ラッチ変換による遅延最適化回路の等価性検証システム、及びプログラム | |
| JP2606659B2 (ja) | 論理回路階層展開装置および方法 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JPH0612468A (ja) | 自動回路合成方法 | |
| JPH09204450A (ja) | 電子回路の論理生成方法 | |
| JPH0863510A (ja) | 論理シミュレーション装置 | |
| JPH06318240A (ja) | 論理シミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |