JP3302547B2 - 論理シミュレータにおけるテストベクタの作成方法およびシステム - Google Patents
論理シミュレータにおけるテストベクタの作成方法およびシステムInfo
- Publication number
- JP3302547B2 JP3302547B2 JP31621995A JP31621995A JP3302547B2 JP 3302547 B2 JP3302547 B2 JP 3302547B2 JP 31621995 A JP31621995 A JP 31621995A JP 31621995 A JP31621995 A JP 31621995A JP 3302547 B2 JP3302547 B2 JP 3302547B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- logic
- test vector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】ＩＣ製造をＩＣベンダに依存
する場合、通常、ＩＣベンダから設計データとして、上
記製造の対象となるＩＣの論理データと、該ＩＣをテス
トするためのテストデータ（テストパターン）をリリー
スするように要請される（ＩＣベンダが要請するテスト
データを、以下、テストベクタという）。ＩＣを設計す
る際の論理設計検証において、検証ツールとして市販の
ＣＡＤツール（シミュレータを備えたＩＣ等の論理検証
等を行うためのツール）を使用した場合、その検証結果
をそのままリリースデータとしてＩＣベンダにリリース
することはできず、検証結果をＩＣベンダが要請するテ
ストベクタ形式に変換しなければならない。
する場合、通常、ＩＣベンダから設計データとして、上
記製造の対象となるＩＣの論理データと、該ＩＣをテス
トするためのテストデータ（テストパターン）をリリー
スするように要請される（ＩＣベンダが要請するテスト
データを、以下、テストベクタという）。ＩＣを設計す
る際の論理設計検証において、検証ツールとして市販の
ＣＡＤツール（シミュレータを備えたＩＣ等の論理検証
等を行うためのツール）を使用した場合、その検証結果
をそのままリリースデータとしてＩＣベンダにリリース
することはできず、検証結果をＩＣベンダが要請するテ
ストベクタ形式に変換しなければならない。
【０００２】ＩＣベンダはそれぞれ独自のテストベクタ
形式を持つため、上記のように市販のＣＡＤツールを使
用した場合には、その検証結果を各ＩＣベンダのテスト
ベクタ形式に変換する変換ツールがそれぞれ必要とな
る。また、ＣＡＤツールの入出力形式は、それぞれのＣ
ＡＤツールに依存するため、上記変換ツールはＣＡＤツ
ール毎に用意しなければならない。
形式を持つため、上記のように市販のＣＡＤツールを使
用した場合には、その検証結果を各ＩＣベンダのテスト
ベクタ形式に変換する変換ツールがそれぞれ必要とな
る。また、ＣＡＤツールの入出力形式は、それぞれのＣ
ＡＤツールに依存するため、上記変換ツールはＣＡＤツ
ール毎に用意しなければならない。
【０００３】本発明は上記のように市販のＣＡＤツール
を使用して得た検証結果をＩＣベンダが要請するテスト
ベクタに変換するための論理シミュレータにおけるテス
トベクタの作成方法およびシステムに関し、特に本発明
は、ＩＣ設計者がＩＣベンダやＣＡＤツールの違いを意
識することなく、市販のＣＡＤツールの検証結果を各Ｉ
Ｃベンダのテストベクタ形式に変換することができるテ
ストベクタの作成方法およびシステムに関するものであ
る。
を使用して得た検証結果をＩＣベンダが要請するテスト
ベクタに変換するための論理シミュレータにおけるテス
トベクタの作成方法およびシステムに関し、特に本発明
は、ＩＣ設計者がＩＣベンダやＣＡＤツールの違いを意
識することなく、市販のＣＡＤツールの検証結果を各Ｉ
Ｃベンダのテストベクタ形式に変換することができるテ
ストベクタの作成方法およびシステムに関するものであ
る。
【０００４】
【従来の技術】図５、図６はＩＣベンダが要請するテス
トベクタ形式の概略構成を示す図であり、図５、図６は
２つの異なったテストベクタ形式を例示している。図５
は第１のテストベクタ形式（Ａ形式）を示す図であり、
Ａ形式のテストベクタは、テストデータ名、論理回路名
等を示すテストベクタヘッダと、ＩＣの各端子に与える
パルスの正負、パルス長等を指定するタイミング指定部
と、テストパターンを記述したテストブロック等から構
成される。テストブロックは、ＩＣベンダが製造したＩ
Ｃをテストするためのテストパターンを記述する部分で
あり、同図の例では、”ＦＯＲＭ＝”の次にＩＣの各端
子名を定義し、入力記述、出力記述でＩＣの端子へ与え
る信号の論理レベルを指定しており、ＦＯＲＭ＝”の次
に記述される各端子の入出力信号の信号値が上記「入力
記述」「出力記述」の部分に記述されている。
トベクタ形式の概略構成を示す図であり、図５、図６は
２つの異なったテストベクタ形式を例示している。図５
は第１のテストベクタ形式（Ａ形式）を示す図であり、
Ａ形式のテストベクタは、テストデータ名、論理回路名
等を示すテストベクタヘッダと、ＩＣの各端子に与える
パルスの正負、パルス長等を指定するタイミング指定部
と、テストパターンを記述したテストブロック等から構
成される。テストブロックは、ＩＣベンダが製造したＩ
Ｃをテストするためのテストパターンを記述する部分で
あり、同図の例では、”ＦＯＲＭ＝”の次にＩＣの各端
子名を定義し、入力記述、出力記述でＩＣの端子へ与え
る信号の論理レベルを指定しており、ＦＯＲＭ＝”の次
に記述される各端子の入出力信号の信号値が上記「入力
記述」「出力記述」の部分に記述されている。
【０００５】同図の例では、”ＦＯＲＭ＝”の次に＠１
２，ＣＬＫ，ＢＵＳＣ，…と表記され、また、入力記述
／出力記述の部分に”Ｎ”，”０”，”Ｐ”，…，と表
記されているが（”０”，”１”，”Ｐ”，”Ｎ”が入
力、”Ｌ”，”Ｈ”，”Ｚ”，”Ｘ”が出力を表す）、
これは、スペース１２（＠はスペースを示す）の後に、
ＣＬＫ端子へ”Ｎ”，ＢＵＳＣ端子へ”０”，ＣＬＲ端
子へ”Ｐ”，…のようにテストパターンを与え、それに
応じて、”ＦＯＲＭ＝”で指定されている対応した端子
から”Ｌ”，”Ｌ”，…，”Ｈ”のような出力が発生す
ることを意味している（横方向がある時点におけるテス
トパターン列を示し、一行目は第１の時点におけるテス
トパターン列、２行目が第２の時点におけるテストパタ
ーン列、３行目が第３の時点におけるテストパターン
列，…である）。ここで、ＩＣの端子には入力端子と出
力端子と双方向端子があり、同図で「双方向」として示
されている部分は制御信号により入出力が切り換えられ
る双方向端子の信号値である。
２，ＣＬＫ，ＢＵＳＣ，…と表記され、また、入力記述
／出力記述の部分に”Ｎ”，”０”，”Ｐ”，…，と表
記されているが（”０”，”１”，”Ｐ”，”Ｎ”が入
力、”Ｌ”，”Ｈ”，”Ｚ”，”Ｘ”が出力を表す）、
これは、スペース１２（＠はスペースを示す）の後に、
ＣＬＫ端子へ”Ｎ”，ＢＵＳＣ端子へ”０”，ＣＬＲ端
子へ”Ｐ”，…のようにテストパターンを与え、それに
応じて、”ＦＯＲＭ＝”で指定されている対応した端子
から”Ｌ”，”Ｌ”，…，”Ｈ”のような出力が発生す
ることを意味している（横方向がある時点におけるテス
トパターン列を示し、一行目は第１の時点におけるテス
トパターン列、２行目が第２の時点におけるテストパタ
ーン列、３行目が第３の時点におけるテストパターン
列，…である）。ここで、ＩＣの端子には入力端子と出
力端子と双方向端子があり、同図で「双方向」として示
されている部分は制御信号により入出力が切り換えられ
る双方向端子の信号値である。
【０００６】図６は第２のテストベクタ形式（Ｂ形式）
を示す図であり、Ｂ形式のテストベクタは、テストデー
タ名、論理回路名等を示すテストベクタヘッダと、端子
定義部と、タイミング指定部と、テストパターンを記述
したテストブロック等から構成される。Ｂ形式におい
て、端子は端子定義部で定義され、例えば、各入力端子
は”ＣＬＫ１ ＲＥＦ＝１”，”ＳＭＣ１ ＲＥＦ＝
２”，…，のように定義され（ＣＫＬ１端子が”１”，
ＳＭＣ１端子が”２”，…，に対応することを意味して
いる）、入力端子は”ＩＮ”、出力端子は”ＯＵＴ”、
双方向端子は、”ＩＯ”として示されている。テストブ
ロックでは、上記のように定義された各端子の信号値を
記述しており、同図の例では、タイミングＴＭ１でＣＬ
Ｋ端子（ＲＥＦ＝１）にＰ（正パルス）、ＳＭＣ１端子
（ＲＥＦ＝２）に”０”，…，を与える場合を示してい
る（”Ｐ”，”０”，…，の定義は図５と同じ）。
を示す図であり、Ｂ形式のテストベクタは、テストデー
タ名、論理回路名等を示すテストベクタヘッダと、端子
定義部と、タイミング指定部と、テストパターンを記述
したテストブロック等から構成される。Ｂ形式におい
て、端子は端子定義部で定義され、例えば、各入力端子
は”ＣＬＫ１ ＲＥＦ＝１”，”ＳＭＣ１ ＲＥＦ＝
２”，…，のように定義され（ＣＫＬ１端子が”１”，
ＳＭＣ１端子が”２”，…，に対応することを意味して
いる）、入力端子は”ＩＮ”、出力端子は”ＯＵＴ”、
双方向端子は、”ＩＯ”として示されている。テストブ
ロックでは、上記のように定義された各端子の信号値を
記述しており、同図の例では、タイミングＴＭ１でＣＬ
Ｋ端子（ＲＥＦ＝１）にＰ（正パルス）、ＳＭＣ１端子
（ＲＥＦ＝２）に”０”，…，を与える場合を示してい
る（”Ｐ”，”０”，…，の定義は図５と同じ）。
【０００７】図５，図６に示すようにテストベクタ形式
はＩＣベンダに応じて形式が異なっており、ＩＣ設計時
にＣＡＤツール（シミュレータを備えたＩＣ等の論理検
証等を行うためのツール）を使用して得た検証結果をそ
のままリリースデータとしてＩＣベンダにリリースする
場合には、上記検証結果を各ＩＣベンダに対応したテス
トベクタ形式に変換することが必要となる。
はＩＣベンダに応じて形式が異なっており、ＩＣ設計時
にＣＡＤツール（シミュレータを備えたＩＣ等の論理検
証等を行うためのツール）を使用して得た検証結果をそ
のままリリースデータとしてＩＣベンダにリリースする
場合には、上記検証結果を各ＩＣベンダに対応したテス
トベクタ形式に変換することが必要となる。
【０００８】図７はＣＡＤツールにより得た論理検証結
果を各ＩＣベンダのテストベクタ形式に変換するための
従来の変換システムの構成を示す図である。同図におい
て、５１は論理検証の対象となるＩＣの回路データを格
納した回路データ・ファイル、５２、５３は上記ＩＣの
論理を検証するためのシミュレータ等を含む第１および
第２の処理系（前記したＣＡＤツール）であり、第１、
第２の処理系５２，５３は市販されているものを通常使
用しており、例えば、処理系ＸはＸ社製のＣＡＤツー
ル、処理系ＹはＹ社製のＣＡＤツールである。処理系５
２，５３は、上記回路データ・ファイル５１に格納され
た回路データをコンパイルして回路構成に対応した実行
形式のコンフィグレーションデータ５２ｂ，５３ｂを生
成するコンパイラ５２ａ，５３ａと、上記コンフィグレ
ーションデータ５２ｂ，５３ｂに基づきＩＣの論理動作
をシミュレーションして論理検証結果を得るシミュレー
タ５２ｃ，５３ｃと、上記シミュレーション結果を格納
するシミュレータログファイル５２ｄ，５３ｄを備えて
いる。５５〜６０は上記シミュレータログファイル５２
ｄ，５３ｄに格納された論理検証結果を各社形式のテス
トベクタに変換する変換手段であり、該変換手段５５〜
６０は処理系５２，処理系５３毎に、また、ＩＣベンダ
であるＡ〜Ｃ社毎に用意されている。
果を各ＩＣベンダのテストベクタ形式に変換するための
従来の変換システムの構成を示す図である。同図におい
て、５１は論理検証の対象となるＩＣの回路データを格
納した回路データ・ファイル、５２、５３は上記ＩＣの
論理を検証するためのシミュレータ等を含む第１および
第２の処理系（前記したＣＡＤツール）であり、第１、
第２の処理系５２，５３は市販されているものを通常使
用しており、例えば、処理系ＸはＸ社製のＣＡＤツー
ル、処理系ＹはＹ社製のＣＡＤツールである。処理系５
２，５３は、上記回路データ・ファイル５１に格納され
た回路データをコンパイルして回路構成に対応した実行
形式のコンフィグレーションデータ５２ｂ，５３ｂを生
成するコンパイラ５２ａ，５３ａと、上記コンフィグレ
ーションデータ５２ｂ，５３ｂに基づきＩＣの論理動作
をシミュレーションして論理検証結果を得るシミュレー
タ５２ｃ，５３ｃと、上記シミュレーション結果を格納
するシミュレータログファイル５２ｄ，５３ｄを備えて
いる。５５〜６０は上記シミュレータログファイル５２
ｄ，５３ｄに格納された論理検証結果を各社形式のテス
トベクタに変換する変換手段であり、該変換手段５５〜
６０は処理系５２，処理系５３毎に、また、ＩＣベンダ
であるＡ〜Ｃ社毎に用意されている。
【０００９】同図において、例えば、ＩＣ設計者がＸ社
製の処理系５２を使用して、ＩＣの論理検証を行い、シ
ミュレータログファイル５２ｄにその論理検証結果を格
納し、該ＩＣの製造をＡ社に依頼する場合には、Ａ社用
テスタ情報と上記論理検証結果を使用して、変換手段５
５によりＡ社形式のテストベクタを作成する。また、同
様に、ＩＣ設計者がＹ社製の処理系５３を使用して、Ｉ
Ｃの論理検証を行い、シミュレータログファイル５３ｄ
にその論理検証結果を格納し、該ＩＣの製造をＡ社に依
頼する場合には、Ａ社用テスタ情報と上記論理検証結果
を使用して、変換手段５８によりＡ社形式のテストベク
タを作成する。すなわち、ＩＣ設計者は使用した処理系
とＩＣベンダに応じて適切な変換手段を選定し、各社形
式のテストベクタを作成しなければならない。
製の処理系５２を使用して、ＩＣの論理検証を行い、シ
ミュレータログファイル５２ｄにその論理検証結果を格
納し、該ＩＣの製造をＡ社に依頼する場合には、Ａ社用
テスタ情報と上記論理検証結果を使用して、変換手段５
５によりＡ社形式のテストベクタを作成する。また、同
様に、ＩＣ設計者がＹ社製の処理系５３を使用して、Ｉ
Ｃの論理検証を行い、シミュレータログファイル５３ｄ
にその論理検証結果を格納し、該ＩＣの製造をＡ社に依
頼する場合には、Ａ社用テスタ情報と上記論理検証結果
を使用して、変換手段５８によりＡ社形式のテストベク
タを作成する。すなわち、ＩＣ設計者は使用した処理系
とＩＣベンダに応じて適切な変換手段を選定し、各社形
式のテストベクタを作成しなければならない。
【００１０】
【発明が解決しようとする課題】以上のように従来にお
いては、各処理系、ＩＣベンダ毎に変換手段を用意し、
ＩＣ設計者は、使用した処理系とＩＣベンダに応じた適
切な変換手段を用いてテストベクタを作成しなければな
らなかった。通常、市販のＣＡＤツールのログファイル
の形式はＣＡＤツール毎に異なっているから、複数のＣ
ＡＤツールを使用して、複数のＩＣベンダにＩＣの製造
を依頼する場合には、上記変換手段として、〔シミュレ
ータログファイル形式の数〕×〔ＩＣベンダ形式の数〕
に相当する数の変換手段が必要となり、設計者はそれら
の変換手段の中から、使用したＣＡＤツール、ＩＣベン
ダに応じた適切な変換手段を選択する必要があった。こ
のため、上記変換作業は、設計者にとって大きな負担と
なっていた。
いては、各処理系、ＩＣベンダ毎に変換手段を用意し、
ＩＣ設計者は、使用した処理系とＩＣベンダに応じた適
切な変換手段を用いてテストベクタを作成しなければな
らなかった。通常、市販のＣＡＤツールのログファイル
の形式はＣＡＤツール毎に異なっているから、複数のＣ
ＡＤツールを使用して、複数のＩＣベンダにＩＣの製造
を依頼する場合には、上記変換手段として、〔シミュレ
ータログファイル形式の数〕×〔ＩＣベンダ形式の数〕
に相当する数の変換手段が必要となり、設計者はそれら
の変換手段の中から、使用したＣＡＤツール、ＩＣベン
ダに応じた適切な変換手段を選択する必要があった。こ
のため、上記変換作業は、設計者にとって大きな負担と
なっていた。
【００１１】本発明は上記した従来技術の問題点を考慮
してなされたものであって、本発明の目的は、ＩＣ設計
者がＩＣベンダやＣＡＤツールの違いを意識することな
く、予め定めた一つの手順で、検証結果を格納するログ
ファイルを作成することにより、論理シミュレータによ
る論理検証の結果を各ＩＣベンダのテストベクタ形式に
変換することができる論理シミュレータにおけるテスト
ベクタの作成方法およびシステムを提供することであ
る。
してなされたものであって、本発明の目的は、ＩＣ設計
者がＩＣベンダやＣＡＤツールの違いを意識することな
く、予め定めた一つの手順で、検証結果を格納するログ
ファイルを作成することにより、論理シミュレータによ
る論理検証の結果を各ＩＣベンダのテストベクタ形式に
変換することができる論理シミュレータにおけるテスト
ベクタの作成方法およびシステムを提供することであ
る。
【００１２】
【課題を解決するための手段】図１は本発明の概略構成
図である。同図において、１は設計回路のＩ／Ｏセルの
機能を定義するＩ／Ｏセルライブラリであり、Ｉ／Ｏセ
ルライブラリ１にＩ／Ｏセルの信号名を定義するパラメ
タが記述される。２は設計回路の回路データを格納した
ファイルである。３は論理シミュレータであり、論理シ
ミュレータ３は、入出力関数を持ちシミュレータが走行
する処理系との入出力手続きが可能であって、設計階層
の上位から下位へパラメタを受け渡す機能と、利用者定
義による特性表現機能とを備えた回路表現／ハードウェ
ア記述言語であるＶＨＤＬ言語で表現／記述された回路
モデルをシミュレーションし、論理検証結果を出力す
る。４は非処理系ログファイルであり、非処理系ログフ
ァイル４には、上記入出力機能を使用して論理シミュレ
ータ３の論理検証結果の内、設計回路のＩ／Ｏセルの信
号値とその信号名が書き込まれる。５は上記利用者定義
による特性表現機能を利用して作成したテストベクタパ
ラメタのソースファイルでありテストベクタのヘッダ情
報が格納さる。６は変換手段であり、上記非処理系ログ
ファイル４に格納されたデータとテストベクタパラメタ
のソースファイル５に基づき各種形式のテストベクタを
作成する。
図である。同図において、１は設計回路のＩ／Ｏセルの
機能を定義するＩ／Ｏセルライブラリであり、Ｉ／Ｏセ
ルライブラリ１にＩ／Ｏセルの信号名を定義するパラメ
タが記述される。２は設計回路の回路データを格納した
ファイルである。３は論理シミュレータであり、論理シ
ミュレータ３は、入出力関数を持ちシミュレータが走行
する処理系との入出力手続きが可能であって、設計階層
の上位から下位へパラメタを受け渡す機能と、利用者定
義による特性表現機能とを備えた回路表現／ハードウェ
ア記述言語であるＶＨＤＬ言語で表現／記述された回路
モデルをシミュレーションし、論理検証結果を出力す
る。４は非処理系ログファイルであり、非処理系ログフ
ァイル４には、上記入出力機能を使用して論理シミュレ
ータ３の論理検証結果の内、設計回路のＩ／Ｏセルの信
号値とその信号名が書き込まれる。５は上記利用者定義
による特性表現機能を利用して作成したテストベクタパ
ラメタのソースファイルでありテストベクタのヘッダ情
報が格納さる。６は変換手段であり、上記非処理系ログ
ファイル４に格納されたデータとテストベクタパラメタ
のソースファイル５に基づき各種形式のテストベクタを
作成する。
【００１３】前記課題を解決するため、本発明の請求項
１，２の発明は、図１に示すように、入出力機能を定義
したＩ／Ｏセルライブラリ１に、設計回路の入力／出力
セルおよび双方向セルの信号名を定義するパラメタを記
述し、該パラメタを論理シミュレータ３の回路表現／ハ
ードウェア記述言語であるＶＨＤＬ言語が持つパラタメ
受け渡し機能を用いて論理シミュレータ３に受け渡して
論理検証を行い、論理検証結果として得られた上記設計
回路の入力／出力／双方向セルの信号値および双方向セ
ルの制御信号の信号値と、上記パラメタに基づき得られ
た各セルの信号名を、入出力機能を用いて非処理系ログ
ファイル４に書き込み、上記テストベクタパラメタのソ
ースファイル４で定義されるテストベクタヘッダと上記
非処理系ログファイルに格納されたデータを利用して、
変換手段６により各種形式のテストベクタを作成するよ
うにしたものである。
１，２の発明は、図１に示すように、入出力機能を定義
したＩ／Ｏセルライブラリ１に、設計回路の入力／出力
セルおよび双方向セルの信号名を定義するパラメタを記
述し、該パラメタを論理シミュレータ３の回路表現／ハ
ードウェア記述言語であるＶＨＤＬ言語が持つパラタメ
受け渡し機能を用いて論理シミュレータ３に受け渡して
論理検証を行い、論理検証結果として得られた上記設計
回路の入力／出力／双方向セルの信号値および双方向セ
ルの制御信号の信号値と、上記パラメタに基づき得られ
た各セルの信号名を、入出力機能を用いて非処理系ログ
ファイル４に書き込み、上記テストベクタパラメタのソ
ースファイル４で定義されるテストベクタヘッダと上記
非処理系ログファイルに格納されたデータを利用して、
変換手段６により各種形式のテストベクタを作成するよ
うにしたものである。
【００１４】本発明においては、上記のように、回路表
現／ハードウェア記述言語であるＶＨＤＬ言語が持つパ
ラメタ受渡機能、入出力機能を用いて、設計回路データ
のＩ／Ｏセルの部分の信号をトレースして設計回路のＩ
／Ｏセルの信号値、信号名等を格納した非処理系ログフ
ァイルを生成し、非処理系に格納されたデータと、指定
されたＩＣベンダ情報に基づき各種形式のテストベクタ
を作成するようにしたので、回路設計者は、使用する論
理シミュレータ、各ベンダ形式を意識することなく、各
種形式のテストベクタを作成することができる。
現／ハードウェア記述言語であるＶＨＤＬ言語が持つパ
ラメタ受渡機能、入出力機能を用いて、設計回路データ
のＩ／Ｏセルの部分の信号をトレースして設計回路のＩ
／Ｏセルの信号値、信号名等を格納した非処理系ログフ
ァイルを生成し、非処理系に格納されたデータと、指定
されたＩＣベンダ情報に基づき各種形式のテストベクタ
を作成するようにしたので、回路設計者は、使用する論
理シミュレータ、各ベンダ形式を意識することなく、各
種形式のテストベクタを作成することができる。
【００１５】
【発明の実施の形態】図２は本発明の実施例のシステム
の構成を示す図である。同図において、５１は前記図３
に示した論理検証の対象となるＩＣの回路データを格納
した回路データ・ファイルであり、回路データ・ファイ
ル５１には、設計回路の回路構成を示すソースプログラ
ムが格納される。５２、５３は上記ＩＣの論理を検証す
るためのシミュレータ等を含む第１および第２の処理系
である。処理系５２，５３は、回路データ、後述するＩ
／Ｏセルライブラリ等をコンパイルしてコンフィグレー
ションデータ５２ｂ，５３ｂを生成するコンパイラ５２
ａ，５３ａと、上記コンフィグレーションデータ５２
ｂ，５３ｂに基づきＩＣの論理動作をシミュレーション
して論理検証結果を得るシミュレータ５２ｃ，５３ｃ
と、上記シミュレーション結果を格納するシミュレータ
ログファイル５２ｄ，５３ｄを備えている。
の構成を示す図である。同図において、５１は前記図３
に示した論理検証の対象となるＩＣの回路データを格納
した回路データ・ファイルであり、回路データ・ファイ
ル５１には、設計回路の回路構成を示すソースプログラ
ムが格納される。５２、５３は上記ＩＣの論理を検証す
るためのシミュレータ等を含む第１および第２の処理系
である。処理系５２，５３は、回路データ、後述するＩ
／Ｏセルライブラリ等をコンパイルしてコンフィグレー
ションデータ５２ｂ，５３ｂを生成するコンパイラ５２
ａ，５３ａと、上記コンフィグレーションデータ５２
ｂ，５３ｂに基づきＩＣの論理動作をシミュレーション
して論理検証結果を得るシミュレータ５２ｃ，５３ｃ
と、上記シミュレーション結果を格納するシミュレータ
ログファイル５２ｄ，５３ｄを備えている。
【００１６】ここで、本発明における上記処理系５２，
５３は次の特徴を備えたものを前提としている。すなわ
ち、回路表現（または、回路表現を記述するためのハー
ドウェア言語）が次の要件を満たし、その回路表現を用
いた回路モデルをデジタル・シミュレーションする機能
を備えたものである。 (1) 入出力関数とそのシミュレータが走行する処理系と
の入出力手続きが可能であること。すなわち、信号名、
信号値等を所定のファイルからreadしたり所定のファイ
ルにwrite する機能を備えていること（以下、この機能
を入出力機能という）。この機能は後述するように、非
処理系ログファイル（このファイルに格納されたログ情
報を利用してテストベクタを作成する）に信号名、信号
値等を書き込むために利用される。
５３は次の特徴を備えたものを前提としている。すなわ
ち、回路表現（または、回路表現を記述するためのハー
ドウェア言語）が次の要件を満たし、その回路表現を用
いた回路モデルをデジタル・シミュレーションする機能
を備えたものである。 (1) 入出力関数とそのシミュレータが走行する処理系と
の入出力手続きが可能であること。すなわち、信号名、
信号値等を所定のファイルからreadしたり所定のファイ
ルにwrite する機能を備えていること（以下、この機能
を入出力機能という）。この機能は後述するように、非
処理系ログファイル（このファイルに格納されたログ情
報を利用してテストベクタを作成する）に信号名、信号
値等を書き込むために利用される。
【００１７】(2) 設計階層の上位から下位へのパラメタ
の受渡機構があること。すなわち、設計階層の上位で定
義した信号名等のパラメタを設計階層の下位に受け渡す
ことができること（以下、この機能をパラメタ受渡機能
という）。この機能により、後述するように、Ｉ／Ｏセ
ルライブラリのソースプログラムに記述されたパラメタ
（信号名等）を論理シミュレーション結果ログに反映さ
せることができる。
の受渡機構があること。すなわち、設計階層の上位で定
義した信号名等のパラメタを設計階層の下位に受け渡す
ことができること（以下、この機能をパラメタ受渡機能
という）。この機能により、後述するように、Ｉ／Ｏセ
ルライブラリのソースプログラムに記述されたパラメタ
（信号名等）を論理シミュレーション結果ログに反映さ
せることができる。
【００１８】(3) 回路表現として利用者が特性を定義で
きること。すなわち、テストベクタヘッダで定義すべき
内容を表記できるような宣言を用意し、この機能を利用
して、後述するように、指定ＩＣベンダ形式のテストベ
クタヘッダを作成する（以下、この機能をテストベクタ
パラメタ記述機能という）。デジタル回路の論理を検証
するためのシミュレータにおいては、通常、ハードウエ
ア記述言語としてＶＨＤＬが使用されており、上記(1)
としては、ＶＨＤＬの「REDA」，「WRITE 」等を使用す
ることができ、上記(2) としては、ＶＨＤＬにおけるジ
ェネリックパラメタによる信号名の受渡機能を用いるこ
とができ、さらに、上記(3) としては、ＶＨＤＬの「AT
TRIBUTE 」（属性定義コマンド）を使用することができ
る。以下の説明においては、ハードウェア記述言語とし
てＶＨＤＬ用いた場合について説明する。
きること。すなわち、テストベクタヘッダで定義すべき
内容を表記できるような宣言を用意し、この機能を利用
して、後述するように、指定ＩＣベンダ形式のテストベ
クタヘッダを作成する（以下、この機能をテストベクタ
パラメタ記述機能という）。デジタル回路の論理を検証
するためのシミュレータにおいては、通常、ハードウエ
ア記述言語としてＶＨＤＬが使用されており、上記(1)
としては、ＶＨＤＬの「REDA」，「WRITE 」等を使用す
ることができ、上記(2) としては、ＶＨＤＬにおけるジ
ェネリックパラメタによる信号名の受渡機能を用いるこ
とができ、さらに、上記(3) としては、ＶＨＤＬの「AT
TRIBUTE 」（属性定義コマンド）を使用することができ
る。以下の説明においては、ハードウェア記述言語とし
てＶＨＤＬ用いた場合について説明する。
【００１９】１０，２０は本発明において付加される部
分であり、１０はテストベクタ・パラメタ定義ファイル
１１と入出力機能付きＩ／Ｏセル・ライブラリ１２から
なる入力ファイル、２０は非処理系ログファイル２１お
よび変換手段２２からなる出力部である。入力ファイル
部１０のパラメタ定義ファイル１１により、テストベク
タにおける端子名とテストパターンとの対応関係等が定
義される。また、入出力機能付きＩ／Ｏセルライブラリ
１２は、ＩＣのＩ／Ｏセル（後述する）の機能をＶＨＤ
Ｌ言語で記述したファイルであり、ここにパラメタを記
述し、後述するように該Ｉ／Ｏセルライブラリ１２をコ
ンパイルした結果と、回路データのソースプログラム
（設計データ）をコンパイルした結果を用いて論理シミ
ュレーションを行い、非処理系ログファイル２１に信号
名等を反映させる。
分であり、１０はテストベクタ・パラメタ定義ファイル
１１と入出力機能付きＩ／Ｏセル・ライブラリ１２から
なる入力ファイル、２０は非処理系ログファイル２１お
よび変換手段２２からなる出力部である。入力ファイル
部１０のパラメタ定義ファイル１１により、テストベク
タにおける端子名とテストパターンとの対応関係等が定
義される。また、入出力機能付きＩ／Ｏセルライブラリ
１２は、ＩＣのＩ／Ｏセル（後述する）の機能をＶＨＤ
Ｌ言語で記述したファイルであり、ここにパラメタを記
述し、後述するように該Ｉ／Ｏセルライブラリ１２をコ
ンパイルした結果と、回路データのソースプログラム
（設計データ）をコンパイルした結果を用いて論理シミ
ュレーションを行い、非処理系ログファイル２１に信号
名等を反映させる。
【００２０】また、出力部２０の非処理系ログファイル
２１には、処理系５２，５３による論理検証結果の内、
ＩＣのＩ／Ｏセルの信号値がその信号名を付して格納さ
れ、これに基づき各社形式のテストベクタが作成され
る。上記Ｉ／Ｏセルの信号値は、ＩＣの各ピンの信号値
であり、双方向端子については、双方向Ｉ／Ｏセルを制
御する制御信号の信号値も格納される。２２は上記非処
理系ログファイル２１に格納されるＩ／Ｏセルの信号
名、論理等を各社形式のテストベクタに変換する変換手
段であり、変換手段２２に、テストベクタヘッダ部分を
生成するパラメタ３１を与えることにより、変換手段２
２はＩＣベンダ形式に応じたテストベクタを生成する。
上記パラメタ３１の記述は、前記したＶＨＤＬ言語のテ
ストベクタパラメタ記述機能を利用する。これにより、
ＩＣ設計者は、ＣＡＤツールや各社のテストベクタ形式
を意識することなく、テストベクタヘッダ部分に対応し
たパラメタを記述することができる。
２１には、処理系５２，５３による論理検証結果の内、
ＩＣのＩ／Ｏセルの信号値がその信号名を付して格納さ
れ、これに基づき各社形式のテストベクタが作成され
る。上記Ｉ／Ｏセルの信号値は、ＩＣの各ピンの信号値
であり、双方向端子については、双方向Ｉ／Ｏセルを制
御する制御信号の信号値も格納される。２２は上記非処
理系ログファイル２１に格納されるＩ／Ｏセルの信号
名、論理等を各社形式のテストベクタに変換する変換手
段であり、変換手段２２に、テストベクタヘッダ部分を
生成するパラメタ３１を与えることにより、変換手段２
２はＩＣベンダ形式に応じたテストベクタを生成する。
上記パラメタ３１の記述は、前記したＶＨＤＬ言語のテ
ストベクタパラメタ記述機能を利用する。これにより、
ＩＣ設計者は、ＣＡＤツールや各社のテストベクタ形式
を意識することなく、テストベクタヘッダ部分に対応し
たパラメタを記述することができる。
【００２１】なお、各処理系５２，５３に設けられたシ
ミュレータログファイル５２ｄ，５３ｄには、シミュレ
ーション結果の全ての信号値（入出力信号だけでなくＩ
Ｃの内部素子の各信号値も含む）を落とすことが可能で
あるが、テストベクタ作成に必要なデータはＩＣの入出
力ピンの信号値でありシミュレーション結果が全て必要
なわけではなく、また、上記シミュレータログファイル
の形式はＣＡＤツール毎に異なっているため、シミュレ
ータログファイルから各社形式のテストベクタを作成す
るには、前記図７に示したように各ＣＡＤツール毎の変
換手段が必要となる。
ミュレータログファイル５２ｄ，５３ｄには、シミュレ
ーション結果の全ての信号値（入出力信号だけでなくＩ
Ｃの内部素子の各信号値も含む）を落とすことが可能で
あるが、テストベクタ作成に必要なデータはＩＣの入出
力ピンの信号値でありシミュレーション結果が全て必要
なわけではなく、また、上記シミュレータログファイル
の形式はＣＡＤツール毎に異なっているため、シミュレ
ータログファイルから各社形式のテストベクタを作成す
るには、前記図７に示したように各ＣＡＤツール毎の変
換手段が必要となる。
【００２２】これに対し、本発明のように、非処理系ロ
グファイル２１を設け、ここに、ＩＣのＩ／Ｏセルの信
号名、信号値等を格納することにより、テストベクタ作
成に必要なデータを格納したシミュレータの形式に依存
しないログファイル２２を生成することができる。そし
て、変換手段２２に、パラメタ３１の指定に応じて上記
ログデータを各社形式のテストベクタに変換する機能を
持たせておけば、上記パラメタ３１を与えるだけで各社
形式のテストベクタを作成することができる。しかも、
入出力機能付きＩ／Ｏセルライブラリ１２の記述、回路
データの記述、上記パラメタ３１の記述等をＶＨＤＬ言
語で統一的に行なえるようにすれば、ＩＣ設計者は、処
理系５２，５３の違い、各社ベクタ形式の違い等を意識
することなく各社形式のテストベクタを作成することが
できる。
グファイル２１を設け、ここに、ＩＣのＩ／Ｏセルの信
号名、信号値等を格納することにより、テストベクタ作
成に必要なデータを格納したシミュレータの形式に依存
しないログファイル２２を生成することができる。そし
て、変換手段２２に、パラメタ３１の指定に応じて上記
ログデータを各社形式のテストベクタに変換する機能を
持たせておけば、上記パラメタ３１を与えるだけで各社
形式のテストベクタを作成することができる。しかも、
入出力機能付きＩ／Ｏセルライブラリ１２の記述、回路
データの記述、上記パラメタ３１の記述等をＶＨＤＬ言
語で統一的に行なえるようにすれば、ＩＣ設計者は、処
理系５２，５３の違い、各社ベクタ形式の違い等を意識
することなく各社形式のテストベクタを作成することが
できる。
【００２３】図３はＬＳＩのＩ／Ｏセルモデルの一例を
示す図である。図３に示すように、ＬＳＩは、通常、所
望の論理演算等を行う論理機能回路と、外部ピンから与
えられる入力信号を上記論理機能回路に与える入力セ
ル、論理機能回路の出力を外部ピンへ出力するための出
力セル、および、制御信号により信号方向が制御される
双方向セル等を含むＩ／Ｏセルを備えている。テストベ
クタ作成に必要なデータは、上記Ｉ／Ｏセルの信号名
（例えば同図におけるｉ１，ｏ１）とその信号値であ
る。また、双方向セルの場合には、その信号値とともに
信号方向（入力状態か出力状態か）が必要となる。双方
向セルの信号方向は、双方向セルに与えられる制御信号
（同図のｃ１）の信号値により定まるので、双方向セル
について必要なデータは、各信号の信号名（例えばｂ
１，ｃ１）とその信号値である。本実施例においては、
図３に示すように、入出力機能付きＩ／Ｏセルライブラ
リ１２に記述されたパラメタを前記したＶＨＤＬのパラ
メタ受渡機能で処理系５２，５３の出力に反映させ、前
記したＶＨＤＬの入出力機能を利用して、処理系５２，
５３の論理検証結果とともに信号名を非処理系ログファ
イル２１に書き込む。
示す図である。図３に示すように、ＬＳＩは、通常、所
望の論理演算等を行う論理機能回路と、外部ピンから与
えられる入力信号を上記論理機能回路に与える入力セ
ル、論理機能回路の出力を外部ピンへ出力するための出
力セル、および、制御信号により信号方向が制御される
双方向セル等を含むＩ／Ｏセルを備えている。テストベ
クタ作成に必要なデータは、上記Ｉ／Ｏセルの信号名
（例えば同図におけるｉ１，ｏ１）とその信号値であ
る。また、双方向セルの場合には、その信号値とともに
信号方向（入力状態か出力状態か）が必要となる。双方
向セルの信号方向は、双方向セルに与えられる制御信号
（同図のｃ１）の信号値により定まるので、双方向セル
について必要なデータは、各信号の信号名（例えばｂ
１，ｃ１）とその信号値である。本実施例においては、
図３に示すように、入出力機能付きＩ／Ｏセルライブラ
リ１２に記述されたパラメタを前記したＶＨＤＬのパラ
メタ受渡機能で処理系５２，５３の出力に反映させ、前
記したＶＨＤＬの入出力機能を利用して、処理系５２，
５３の論理検証結果とともに信号名を非処理系ログファ
イル２１に書き込む。
【００２４】図４は図２に示した実施例のシステムの動
作を説明する図であり、図３、図４により本実施例にお
ける変換処理手順を説明する。。まず、Ｉ／Ｏセルライ
ブラリ（ソースプログラム）３１に設計レベルへ渡すた
めのパラメタを記述する。次に、該Ｉ／Ｏセルライブラ
リ３１を用いて回路設計を行い、コンフィグレーション
・ファイル（設計回路のソース）３２を作成する（ステ
ップＳ１）。これにより同図に示すように、パラメタに
各Ｉ／Ｏセルの実際の信号名ｉ１（入力セルの信号
名），ｏ１（出力セルの信号名），ｂ１（双方向セルの
信号名），ｃ１（双方向セルの制御信号の信号名）等が
入ったコンフィグレーション・ファイル（ソースプログ
ラム）３２が作成される。次に上記コンフィグレーショ
ン・ファイル３２とＩ／Ｏセルライブラリ３１を既存の
処理系によりコンパイルし、Ｉ／Ｏセルライブラリのオ
ブジェクト・プログラム３３と設計回路のオブジェクト
・プログラム３４を得る（ステップＳ２）。そして、上
記オブジェクト・プログラム３３，３４を用いて既存の
処理系により論理シミュレーションを行い（ステップＳ
３）、前記した入出力機能を用いて論理検証により得た
信号値を信号名とともに非処理系ログファイル３６に書
き込む。
作を説明する図であり、図３、図４により本実施例にお
ける変換処理手順を説明する。。まず、Ｉ／Ｏセルライ
ブラリ（ソースプログラム）３１に設計レベルへ渡すた
めのパラメタを記述する。次に、該Ｉ／Ｏセルライブラ
リ３１を用いて回路設計を行い、コンフィグレーション
・ファイル（設計回路のソース）３２を作成する（ステ
ップＳ１）。これにより同図に示すように、パラメタに
各Ｉ／Ｏセルの実際の信号名ｉ１（入力セルの信号
名），ｏ１（出力セルの信号名），ｂ１（双方向セルの
信号名），ｃ１（双方向セルの制御信号の信号名）等が
入ったコンフィグレーション・ファイル（ソースプログ
ラム）３２が作成される。次に上記コンフィグレーショ
ン・ファイル３２とＩ／Ｏセルライブラリ３１を既存の
処理系によりコンパイルし、Ｉ／Ｏセルライブラリのオ
ブジェクト・プログラム３３と設計回路のオブジェクト
・プログラム３４を得る（ステップＳ２）。そして、上
記オブジェクト・プログラム３３，３４を用いて既存の
処理系により論理シミュレーションを行い（ステップＳ
３）、前記した入出力機能を用いて論理検証により得た
信号値を信号名とともに非処理系ログファイル３６に書
き込む。
【００２５】非処理系ログファイル３６に書き込まれる
データは、同図に示すように、各Ｉ／Ｏセルの、各時点
における信号値（ミュレーション結果）と、信号名であ
る。同図の例においては、各時点（０，５０，８０，
…）におけるクロック端子ＣＬＫの信号値と、出力セル
ｏ１の信号値と、入力セルｉ１の信号値と、双方向セル
ｂ１の信号値と、双方向セルの信号方向を示す制御信号
ｃ１が示されている。なお、同図では、双方向セルの制
御信号ｃ１が途中でハイレベルからローレベルに変化す
る場合が例示されており、この時点で双方向セルｂ１の
信号方向が変化している。上記のように非処理系ログフ
ァイル３６を作成するとともに、ＶＨＤＬ言語のテスト
パラメタ記述機能を用いて設計者、回路名等のテストベ
クタヘッド部分を記述したテストベクタソースファイル
３５を作成する。そして、上記非処理系ログファイル３
６とテストベクタソースファイル３５から、図５、図６
に示したような各ベンダ形式のテストベクタを作成する
（ステップＳ４）。
データは、同図に示すように、各Ｉ／Ｏセルの、各時点
における信号値（ミュレーション結果）と、信号名であ
る。同図の例においては、各時点（０，５０，８０，
…）におけるクロック端子ＣＬＫの信号値と、出力セル
ｏ１の信号値と、入力セルｉ１の信号値と、双方向セル
ｂ１の信号値と、双方向セルの信号方向を示す制御信号
ｃ１が示されている。なお、同図では、双方向セルの制
御信号ｃ１が途中でハイレベルからローレベルに変化す
る場合が例示されており、この時点で双方向セルｂ１の
信号方向が変化している。上記のように非処理系ログフ
ァイル３６を作成するとともに、ＶＨＤＬ言語のテスト
パラメタ記述機能を用いて設計者、回路名等のテストベ
クタヘッド部分を記述したテストベクタソースファイル
３５を作成する。そして、上記非処理系ログファイル３
６とテストベクタソースファイル３５から、図５、図６
に示したような各ベンダ形式のテストベクタを作成する
（ステップＳ４）。
【００２６】
【発明の効果】以上説明したように、本発明において
は、回路表現／ハードウェア記述言語であるＶＨＤＬ言
語が持つパラメタ受渡機能、入出力機能を用いて、設計
回路のＩ／Ｏセルの信号値、信号名等を格納した非処理
系ログファイルを生成し、非処理系に格納されたデータ
と、指定されたＩＣベンダ情報に基づき各種形式のテス
トベクタを作成するようにしたので、回路設計者は、使
用する論理シミュレータ、各ベンダ形式を意識すること
なく、各種形式のテストベクタを作成することができ
る。このため、従来のように各ベンダ形式に応じた複数
の変換手段を設け、使用する論理シミュレータ、各ベン
ダ形式に応じて該複数の変換手段の中から必要とする変
換手段を選択する必要がなくなり、また、一つの表現お
よび手順で各種のテストベクタを作成することができる
ので、ＩＣ設計者の負担を大幅に低減化することができ
る。
は、回路表現／ハードウェア記述言語であるＶＨＤＬ言
語が持つパラメタ受渡機能、入出力機能を用いて、設計
回路のＩ／Ｏセルの信号値、信号名等を格納した非処理
系ログファイルを生成し、非処理系に格納されたデータ
と、指定されたＩＣベンダ情報に基づき各種形式のテス
トベクタを作成するようにしたので、回路設計者は、使
用する論理シミュレータ、各ベンダ形式を意識すること
なく、各種形式のテストベクタを作成することができ
る。このため、従来のように各ベンダ形式に応じた複数
の変換手段を設け、使用する論理シミュレータ、各ベン
ダ形式に応じて該複数の変換手段の中から必要とする変
換手段を選択する必要がなくなり、また、一つの表現お
よび手順で各種のテストベクタを作成することができる
ので、ＩＣ設計者の負担を大幅に低減化することができ
る。
【図１】本発明の概略構成を示す図である。
【図２】図２は本発明の実施例のシステムの構成を示す
図である。
図である。
【図３】ＬＳＩのＩ／Ｏセルモデルの一例を示す図であ
る。
る。
【図４】本発明の実施例のシステムの動作を説明する図
である。
である。
【図５】ＩＣベンダが要請するテストベクタ形式の概略
構成を示す図である。
構成を示す図である。
【図６】ＩＣベンダが要請する他のテストベクタ形式の
概略構成を示す図である。
概略構成を示す図である。
【図７】従来の変換システムの構成を示す図である。
１ Ｉ／Ｏセルライブラリ ２ 回路データを格納したファイル ３ 論理シミュレータ ４ 非処理系ログファイル ５ テストベクタパラメタのソースファイル ６ 変換手段 ５１ 回路データ・ファイル ５２，５３ 第１および第２の処理系 ５２ｂ，５３ｂ コンフィグレーションデータ ５２ａ，５３ａ コンパイラ ５２ｃ，５３ｃ シミュレータ ５２ｄ，５３ｄ シミュレータログファイル １０ 入力ファイル ２０ 出力部 １１ パラメタ定義ファイル １２ 入出力機能付きＩ／Ｏセルライブラリ ２１ 非処理系ログファイル ２２ 変換手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−348774（ＪＰ，Ａ) 特開 平７−262232（ＪＰ，Ａ) 特開 平６−309405（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 G06F 17/50 G06F 11/22
Claims (2)
- 【請求項１】 入出力関数を持ちシミュレータが走行す
る処理系との入出力手続きが可能であって、設計階層の
上位から下位へパラメタを受け渡す機能と、利用者定義
による特性表現機能とを備えた回路表現／ハードウェア
記述言語であるＶＨＤＬ言語で表現／記述された回路モ
デルをシミュレーションする論理シミュレータの論理検
証結果を利用して、各種形式のテストベクタを作成する
テストベクタ作成方法であって、 設計回路の回路データを作成するとともに、入出力機能
を定義したＩ／Ｏセルライブラリに、上記設計回路の入
力／出力セルおよび双方向セルの信号名を定義するパラ
メタを記述し、 上記Ｉ／Ｏセルライブラリに記述されたパラメタを上記
パラメタの受け渡し機能を用いて論理シミュレータに受
け渡し、上記回路データおよびＩ／Ｏセルライブラリを
用いて論理シミュレータにより上記設計回路の論理検証
を行い、 論理検証結果として得られた上記設計回路の入力／出力
／双方向セルの信号値および双方向セルの制御信号の信
号値と、上記パラメタに基づき得られた各セルの信号名
を、上記入出力関数を用いて非処理系ログファイルに書
き込み、 上記回路表現／ハードウェア記述言語の利用者定義によ
る特性表現機能を用いて、テストベクタヘッダを定義
し、該テストベクタヘッダと上記非処理系ログファイル
に格納されたデータを利用して、各種形式のテストベク
タを作成することを特徴とする論理シミュレータにおけ
るテストベクタ作成方法。 - 【請求項２】 入出力関数を持ちシミュレータが走行す
る処理系との入出力手続きが可能であって、設計階層の
上位から下位へパラメタを受け渡す機能と、利用者定義
による特性表現機能とを備えた回路表現／ハードウェア
記述言語であるＶＨＤＬ言語で表現／記述された回路モ
デルをシミュレーションする論理シミュレータの論理検
証結果を利用して、各種形式のテストベクタを作成する
テストベクタ作成システムであって、 設計回路の入力／出力セルおよび双方向セルの信号名を
定義するパラメタを記述したＩ／Ｏセルライブラリと、
論理シミュレータによる論理検証結果を格納する非処理
系ログファイルと、上記利用者定義による特性表現機能
を用いてテストベクタヘッダを定義するテストベクタヘ
ッダ定義ファイルと、上記非処理系ログファイルとテス
トベクタヘッダ定義ファイルから各種形式のテストベク
タを作成する変換手段とを備え、 上記Ｉ／Ｏセルライブラリに記述されたパラメタを上記
パラメタの受け渡し機能を用いて論理シミュレータに受
け渡し、設計回路の回路データおよびＩ／Ｏセルライブ
ラリを用いて論理シミュレータにより上記設計回路の論
理検証を行い、 論理検証結果として得られた上記設計回路の入力／出力
／双方向セルの信号値および双方向セルの制御信号の信
号値と、上記パラメタに基づき得られた各セルの信号名
を、上記入出力関数を用いて上記非処理系ログファイル
に書き込み、 上記テストベクタヘッダ定義ファイルと、非処理系ログ
ファイルを用いて、上記変換手段により各種形式のテス
トベクタを作成することを特徴とする論理シミュレータ
におけるテストベクタ作成システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31621995A JP3302547B2 (ja) | 1995-12-05 | 1995-12-05 | 論理シミュレータにおけるテストベクタの作成方法およびシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31621995A JP3302547B2 (ja) | 1995-12-05 | 1995-12-05 | 論理シミュレータにおけるテストベクタの作成方法およびシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09160943A JPH09160943A (ja) | 1997-06-20 |
| JP3302547B2 true JP3302547B2 (ja) | 2002-07-15 |
Family
ID=18074637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31621995A Expired - Fee Related JP3302547B2 (ja) | 1995-12-05 | 1995-12-05 | 論理シミュレータにおけるテストベクタの作成方法およびシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3302547B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7437261B2 (en) | 2003-02-14 | 2008-10-14 | Advantest Corporation | Method and apparatus for testing integrated circuits |
| CN114153326A (zh) * | 2021-10-30 | 2022-03-08 | 上海跃拓电子科技有限公司 | 一种汽车智能座舱系统自定义触摸式can信号模拟器 |
-
1995
- 1995-12-05 JP JP31621995A patent/JP3302547B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09160943A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6026226A (en) | Local compilation in context within a design hierarchy | |
| JP3027009B2 (ja) | 設計取り込みシステム | |
| US7299155B2 (en) | Method and apparatus for decomposing and verifying configurable hardware | |
| JP2862886B2 (ja) | Ａｓｉｃ用計算機支援設計システム | |
| US6871331B1 (en) | Combined waveform and data entry apparatus and method for facilitating fast behavioral verification of digital hardware designs | |
| US8417504B2 (en) | Conversion of circuit description to a transaction model | |
| US7865350B1 (en) | Partitioning a model in modeling environments | |
| US5960182A (en) | Hardware-software co-simulation system, hardware-software co-simulation method, and computer-readable memory containing a hardware-software co-simulation program | |
| JP4482563B2 (ja) | ダイアグラミング環境言語のための単純化データ信号サポート | |
| US6123735A (en) | Method for simulating bus traffic | |
| US20090049424A1 (en) | Type Generic Graphical Programming | |
| CN112100949A (zh) | 集成电路芯片的自动开发方法及装置、电子设备 | |
| US5907698A (en) | Method and apparatus for characterizing static and dynamic operation of an architectural system | |
| US20080147371A1 (en) | User Defined Virtual Instruments in a Simulation Environment | |
| US8381174B2 (en) | Global variable structure in a graphical program | |
| US8392878B2 (en) | In-place structure in a graphical program | |
| CN112949233A (zh) | Fpga芯片的自动化开发方法及装置、电子设备 | |
| CN111650847A (zh) | 执行机构模型在航空发动机硬件在回路平台的集成方法 | |
| CN114236359A (zh) | 面向ate测试设备的新型集成电路测试激励生成方法 | |
| JP3173729B2 (ja) | 論理シミュレーション方法及びそのシステム | |
| US7266791B2 (en) | High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium | |
| JP3302547B2 (ja) | 論理シミュレータにおけるテストベクタの作成方法およびシステム | |
| US6810508B1 (en) | Method for automatically-remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches | |
| Vanbekbergen et al. | A design and validation system for asynchronous circuits | |
| US6339751B1 (en) | Circuit design support apparatus and a method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |