JPH11242646A - アクセサリ内資源オフセット機構 - Google Patents

アクセサリ内資源オフセット機構

Info

Publication number
JPH11242646A
JPH11242646A JP28724698A JP28724698A JPH11242646A JP H11242646 A JPH11242646 A JP H11242646A JP 28724698 A JP28724698 A JP 28724698A JP 28724698 A JP28724698 A JP 28724698A JP H11242646 A JPH11242646 A JP H11242646A
Authority
JP
Japan
Prior art keywords
accessory
offset
memory
resources
memory location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28724698A
Other languages
English (en)
Other versions
JP3549410B2 (ja
Inventor
Todd A Fischer
トッド・エー・フィッシャー
Harold C Ockerse
ハロルド・シー・オカーズ
Scott D Bonar
スコット・ディー・ボナー
Steven J Jahr
スティーブン・ジェー・ジャール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH11242646A publication Critical patent/JPH11242646A/ja
Application granted granted Critical
Publication of JP3549410B2 publication Critical patent/JP3549410B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/1203—Improving or facilitating administration, e.g. print management
    • G06F3/1204—Improving or facilitating administration, e.g. print management resulting in reduced user or operator actions, e.g. presetting, automatic actions, using hardware token storing data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1223—Dedicated interfaces to print systems specifically adapted to use a particular technique
    • G06F3/1236—Connection management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1278—Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
    • G06F3/1285—Remote printer device, e.g. being remote from client or server

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Record Information Processing For Printing (AREA)

Abstract

(57)【要約】 周辺装置(60)が、アクセサリ上のオフセット機構を使用
することによってアクセサリ(65)上の共有可能資源(13
5)の位置を突き止める。このオフセット機構はアクセサ
リ(65)上の第１のメモリロケーション(135)中にストア
されたオフセット値を含む。これらのオフセット値はア
クセサリメモリ内の資源のオフセットを表す。これらの
アクセサリ資源は周辺装置(60)と共有可能である。更に
別のオフセット値(130)がアクセサリ上の第２のメモリ
ロケーション中にストアされる。この更に別のオフセッ
ト値はアクセサリ上の第１のメモリロケーションを決定
するためのオフセットを表す。これに加えて、ベースア
ドレスアクセサリ上の更に別のメモリロケーション中に
ストアされ、第１のメモリ及び周辺装置のメモリにマッ
ピングされたアクセサリ資源の位置を突き止めるための
全般的な基準点を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】本発明は一般的にはプリンタ等のコンピ
ュータ周辺機器に関し、特に周辺機器と付属部品との通
信を可能とするローカルバスインターフェースに関す
る。
【０００２】
【発明の背景】周辺部品インターフェース（PCI）はコ
ンピュータ関連装置の入出力機能のための好適なインタ
ーフェースとして急速に普及しつつある。PCIローカル
バス規格は外部装置をデータ処理機器の既存の内部バス
構造に総ご接続するための信号レベル、プロトコル及び
回路構成を詳細に定義する工業規格である。PCIローカ
ルバス規格、リビジョン2.1（1995年６月１日）を参照
されたい。
【０００３】PCIインターフェースは一般的にはホスト
コンピュータ上のアプリケーションを外部装置あるいは
通信装置に相互接続するために設けられる。通常、入出
力（I/O）カードがホストに“アクセサリ”として接続
され、PCI規格はI/Oカードとホストを相互接続する機構
を提供する。I/Oカードはホストとの通信に用いられ、
少なくともその一部がホストのプロセッサによってアク
セス可能であるメモリを有する（すなわちカードの共通
メモリスペースがホストとカードによって共用され
る）。
【０００４】ホストとアクセサリとの間での情報交換を
可能にする一般的な機構には、両方のプロセッサ（ホス
トのプロセッサとアクセサリのプロセッサ）による読出
し及び書込みの可能な共用メモリが用いられ、さらに
（i）両プロセッサによる相互割込みを可能にし、（i
i）他のプロセッサが割込みを行なったかどうかを判定
し、（iii）割込みをクリアする割込みレジスタが用い
られる。この機構をPCIローカルバスに用いる場合、
（ホストの使用する）共用メモリと割込みレジスタはホ
ストに利用可能なアクセサリ資源の一部となる。
【０００５】ホストとアクセサリとの間の相互接続を容
易にするために、PCIはホストが特に指定されたレジス
タクラスコード及び／またはPCI構成スペースの装置ID
フィールドを用いてどのようなタイプのアクセサリが設
置されているかを判定することを可能にする機構を提供
する。このような機能についてはPCI規格に詳細に説明
されている。しかし、設置されたアクセサリを同定する
このPCI機構は自由度が高いとはいえない。これは、ホ
ストアプリケーションをそのアクセサリによってホスト
に利用可能となる資源（すなわちメモリレジスタ）のロ
ケーションに関して事前に完全な知識を持つように設計
しなければならないためである。たとえば、従わなけれ
ばならないレジスタレベルのプログラミングインターフ
ェースを完全に定義するPCI IDE規格に適合する装置に
よって、“IDE”コントローラクラスが用いられる。つ
まり、ホストはアクセサリの使用に先だってレジスタ割
り当てに関する事前の知識を持ってなければならず、ま
た、ホストは共通メモリスペースにおけるアクセサリ資
源のアドレス構成を知っていなければならない。
【０００６】また、PCIローカルバス規格はアクセサリ
内資源のブロックをホストマイクロプロセッサのメモリ
スペースにマップする機構を定義している。しかし、ブ
ロック内の各資源のロケーションはアクセサリの設計者
によって固定されている。
【０００７】図１はアクセサリのPCI構成アドレス空間1
0及びPCIメモリアドレス空間15の例を示すブロック図で
ある。PCI構成アドレス空間10は構成空間レジスタ20を
含み、図にはベースアドレスレジスタ０のみを示す（参
照符号25で示す）。ベースアドレスレジスタ０にはアク
セサリ内資源30の常駐するPCIメモリアドレス空間15内
の共通メモリの領域を指示する値が保持される。図示す
る例では、アクセサリ内資源30内のカードレジスタブロ
ック35、割込み状態レジスタ40、割込みクリアレジスタ
45及び割込みセットレジスタ50の４つのメモリレジスタ
（資源）を示す。しかし、これら４つの資源が実際にア
クセサリ内資源30のメモリスペースのどこに配置されて
いるかについての表示は存在しないことを指摘してお
く。これは、当該技術分野では通常、資源は設置される
アクセサリのタイプ及び設計に基づいて固定される。す
なわち、このような資源の物理アドレスロケーションは
アクセサリの任意の設計基準に基づいて固定される。従
って、ホストはレジスタにアクセスし、アクセサリを適
正に利用するためにはこの資源アドレス情報を事前に知
っていなければならない。
【０００８】ホストが従来と同様に汎用コンピュータで
ある場合、アクセサリ資源に関するこのような事前の知
識は通常問題となることはなかった。これは、アクセサ
リの開発者（すなわち製造者）が一般的にはホスト上で
アクセサリとのインターフェースを実行する装置ドライ
バを開発するためである。開発者はアクセサリ資源情報
を装置ドライバにハードコードする。アクセサリに変更
が加えられる場合、開発者は単にその装置ドライバを更
新し、ユーザがホストにそれをロードし直すように配付
するだけである。同様に、開発者が装置ドライバを他の
アクセサリとコンパチブルにしたい場合、その既知の固
定された資源が他のアクセサリに照らして判定され、装
置ドライバにハードコードされ、更新用にユーザに配付
される。従って、特定のアクセサリのために汎用ホスト
コンピュータ上で装置ドライバを更新することは一般的
ではなかった。
【０００９】しかし、近年ではPCIローカルバスインタ
ーフェースはホストコンピュータのアクセサリへの接続
のみならず周辺装置とそのアクセサリとの接続にも用い
られている。たとえば、プリンタ装置の中にはPCIを用
いてプリンタと（プリンタ内のディスクドライバあるい
はネットワークカード等の）アクセサリをインターフェ
ースするものがある。この意味で、周辺装置（すなわち
プリンタ）がアクセサリのホストであり、従来技術では
アクセサリを適正に使用するためには周辺装置がアクセ
サリの所定の資源構成を知っていることが必要である。
しかし、このことは汎用ホストコンピュータとアクセサ
リとの場合よりも周辺装置とアクセサリとの関係におい
て問題になる。これは、周辺装置は汎用コンピュータで
ないためである。周辺装置の機能はあらかじめ決まって
おり、また限られたものである。
【００１０】通常、周辺装置はアクセサリの構成を理解
している更新された装置ドライバをロードできるように
は設計されていない。アクセサリの構成は周辺装置自体
のオペレーティングシステムにハードコードして、動作
に先だってそれぞれのアクセサリ内資源のアドレス構成
が周辺装置にわかるようにしておかなければならない。
たとえば、周辺装置は（i）付属装置の各リビジョンを
同定し、（ii）そのアクセサリを使用するためには自己
の内部ドライバを用いなければならない。そのためには
複数のファームウエアセグメントでアクセサリのさまざ
まなバージョンに対応しなければならない。その結果、
周辺機器コードの開発は時間のかかる複雑なものとな
り、更新されたコードをさらに試験することが必要にな
る。概して、アクセサリの変更（更新）あるいはアクセ
サリの追加による周辺装置の拡張が必要な場合、周辺装
置自体のオペレーティングシステムの装置ドライバを更
新するための多大な処理が必要になる。そのためには、
通常周辺装置のファームウエアをアップグレードする
か、あるいはリードオンリーメモリ（ROM）を交換する
必要があり、いずれの場合にもコストと時間がかかり、
煩雑である。
【００１１】従って、本発明の目的は周辺装置とそのア
クセサリのための改良されたPCIローカルバスを提供す
ることである。
【００１２】
【発明の概要】一実施例における本発明の原理によれ
ば、（プリンタ等の）周辺装置はアクセサリ上のオフセ
ット機構を用いてアクセサリ上の共用可能な資源を発見
する。このオフセット機構はアクセサリの第１のメモリ
ロケーションに記憶された１つあるいはもっと多数のオ
フセット値を有する。１つあるいはもっと多数のオフセ
ット値はアクセサリメモリ内の１つあるいはもっと多数
の資源を示す。この１つあるいはもっと多数のアクセサ
リ資源は周辺装置によって共用可能である。
【００１３】アクセサリの第２のメモリロケーションに
他のオフセット値が記憶される。この他のオフセット値
はアクセサリの第１のメモリロケーションを判定するた
めのオフセットを表わす。さらに、アクセサリの他のメ
モリロケーションにベースアドレスが記憶され、周辺装
置にマップされた第１のメモリ及びアクセサリ資源を発
見するための一般的な参照ポイントとなる。
【００１４】一実施例において、本発明のオフセット機
構はPCIローカルバス仕様の改良機能として実施され
る。たとえば、第１のメモリロケーションはアクセサリ
のPCIで定義されたメモリアドレス空間内に設けられ、
第２のメモリロケーションとベースアドレスはいずれも
アクセサリのPCIで定義された構成アドレス空間内に設
けられる。本発明には、周辺装置がアクセサリ上の資源
をその資源がアクセサリのどこにあるかを事前に知って
いなくともその資源を発見することを可能とするという
利点がある。
【００１５】本発明の他の特徴、利点及び機能は以下の
説明からより明確になるであろう。
【００１６】
【発明の好適実施例の説明】図１は従来のPCI構成空間
ヘッダ10及びメモリアドレス空間15のブロック図であ
り、従来技術と本発明との相違を明確にするために示す
ものである。背景において述べたように、従来のPCIバ
スはアクセサリ内資源35, 40, 45及び50については固定
されたロケーションを用いるが、これによってプリンタ
等の周辺装置におけるPCIの使用態様には大きな制約が
課される。
【００１７】図２はI/Oカード（アクセサリ）65を有
し、本発明のオフセット機構を用いたレーザプリンタ60
のブロック図である。しかし、プリンタ60は本発明を用
いた周辺装置の一例に過ぎない。従って、当業者にはホ
ストコンピュータ一般あるいはインクジェットプリン
タ、ファクシミリ機、複写機等の他の周辺装置に本発明
を適用可能であることは明らかであろう。プリンタ60は
従来技術と同様にプロセッサ95、リードオンリーメモリ
（ROM）70及びランダムアクセスメモリ（RAM）75を含
む。ROM 70に記憶されたファームウエア75によって本発
明のオフセット機構の方法の実施が容易になる。メモリ
アドレス指定可能空間90は物理的なRAM 85を超えて伸長
するが、プロセッサ95によってアドレス指定可能な仮想
領域である。ROM 70、RAM85及びメモリアドレス指定可
能空間90の順序は例として示すものに過ぎず、他の構成
も使用可能であることを指摘しておく。
【００１８】I/Oカード65はプリンタ60に用いるアクセ
サリカードを代表するものである。通常、このようなカ
ードはプリンタ60内の接続スロットに摺動可能に挿入さ
れ、それとインターフェースされる。I/Oカード65は従
来のPCI規格で定義された構成アドレス空間100及びカー
ド内資源110を含む。通常、これらはI/Oカード65上の従
来と同様の専用集積回路（ASIC）に組み込まれる。本発
明はプロトコルに違反することなくこれらPCI機能を補
完して本発明の利点を実現するものである。
【００１９】一般的には、本発明はROM 70内のファーム
ウエア75を用いてI/Oカード65の構成アドレス空間100を
メモリアドレス指定可能領域90の領域115に現われるよ
うにマップするものである。同様に、カード内資源110
はメモリアドレス指定可能領域90のベースアドレス125
から始まる領域120に現われるようにマップされる。こ
のようなマッピングによってプロセッサ95はメモリアド
レス指定可能領域90の領域115及び120をアドレス指定し
たとき構成アドレス空間100及びカード内資源110をそれ
ぞれ仮想アドレス指定することができる。これらの領域
がマップされると、プロセッサ95は構成アドレス空間10
0及びカード内資源110内の共用可能な資源に対する情報
の読出し、書込み及び管理を行なうことができる。
【００２０】より詳細には、プロセッサ95はファームウ
エア75を実行してベースアドレス125を構成アドレス空
間100内のベースアドレスレジスタ０（図２には示さな
いが、図１及び図３を参照されたい）に記憶し、それに
よってカード内資源110を参照領域120にマップする。さ
らに、オフセットレジスタ135の（ベースアドレス125に
対する）オフセットロケーションを同定するオフセット
値130が取り込まれる。一実施例では、オフセット値130
は構成アドレス空間100のクラスコードフィールド132か
ら取り込まれる。オフセット値の保持には他のフィール
ドを使用することも可能であるが、クラスコードフィー
ルド132は良好に機能する。これは、そのPCIに定義され
たサイズが24ビットであり、最初の16ビットのみを用い
てクラスコードが定義されるためである。従って、本発
明によれば残りの８ビットを用いて従来のPCIプロトコ
ルに干渉することなくオフセット値130をロードするこ
とができる。
【００２１】オフセットレジスタ135はさらにI/Oカード
65のASIC内の他の資源（レジスタ）140の（ベースアド
レス125に対する）オフセット値を保持する。このよう
なオフセット値によって本発明ではアクセサリ内資源を
自由に活用することが可能である。従って、プリンタ60
はこのような資源の正確なアドレス構成を事前に知らな
くてもI/Oカード65の資源を利用することができる。こ
の機構を用いることによって、プリンタ60はプリンタに
見える必要なアクセサリ内資源のオフセット値を発見す
ることができる。従って、周辺装置(60)の導入後に周辺
装置ファームウエアをアップグレードすることなくアク
セサリ（I/Oカード65）の新たなバージョンを販売する
ことができる。
【００２２】図３のブロック図は（PCIローカルバス規
格に従って構成された）構成空間ヘッダ100を用いてア
クセサリ内資源（カード内資源）110の相対ロケーショ
ンを同定するための本発明のオフセット機構を示す。カ
ード内資源110はプリンタ60のメモリアドレス指定可能
領域90にマップされるものとして示されている。構成ア
ドレス空間100はベースアドレスレジスタ０（参照符号1
55）等の構成空間レジスタ150及びインターフェースレ
ジスタ160を含む。ベースアドレスレジスタ０(155)は従
来と同様なPCIレジスタであり、ベースアドレス125を保
持する。インターフェースレジスタ160は従来と同様な
他のPCIレジスタである。一実施例において、インター
フェースレジスタ160は実際にはPCIクラスコードレジス
タ（図２の132）の一部である。インターフェースレジ
スタ160はベースアドレス125に対するオフセットレジス
タ135のオフセットロケーションを示すオフセット値130
を保持する。従って、オフセットレジスタ135のロケー
ションはベースアドレス125にオフセット値130を加える
ことによって判定することができる。オフセットレジス
タ135は別の独自のレジスタとして示しているが、本発
明によればこのレジスタはカード内資源110内の任意の
指定された共用可能なレジスタとすることができる。オ
フセット値130はI/Oカード65の初期設定時にI/Oカード6
5に対応するROM 80（図８）からインターフェースレジ
スタ160にロードされる。
【００２３】オフセットレジスタ135は領域190, 195, 2
00及び205に論理的に分割され、これらの領域はそれぞ
れプリンタ60と共用される他のアクセサリ内資源のロケ
ーションのオフセット値191, 196, 201及び206を含む。
オフセット値191, 196, 201及び206はこのカードの初期
設定時にROM 80からオフセットレジスタ135の対応する
ロケーション190, 195, 200及び205にロードされる。こ
れらの値はI/Oカード65上のプロセッサ、あるいはこの
カードの基本的なハードウエア（すなわちASIC）初期設
定ルーチンによってROM 80からロードすることができ
る。
【００２４】図３の例では、共用可能な資源（レジス
タ）はカードレジスタブロック（CRB）170、割込み状態
レジスタ175、割込みクリアレジスタ180及び割込みセッ
トレジスタ185等の適宜の名称を付したレジスタであ
る。資源の実際のロケーションはベースアドレス125にC
RBオフセット190、割込み状態オフセット195、割込みク
リアオフセット200及び割込みセットオフセット205に定
義するオフセット値をそれぞれ加えることによって判定
される。さまざまなオフセット値とアクセサリ内資源の
ロケーションとの間の関係は図３の方向矢印によって示
されている。アクセサリ内資源はオフセットレジスタ13
5の値がオフセットの順序を適切に反映していれば任意
の順序とすることができる。
【００２５】本発明の利点は、このオフセット機構を用
いることによって、アクセサリカード（I/Oカード65）
の開発者がその資源に関する適当なオフセット情報を有
するアクセサリを確立して、任意の装置特にプリンタ60
等の任意の周辺装置がその情報にアクセスしてそのアク
セサリ内資源の構成を事前に知ることなく一般的なPCI
ローカルバス規格インターフェースを確立することを可
能にすることである。従って、周辺装置の導入後に周辺
装置ファームウエアをアップグレードすることなくアク
セサリの新たなバージョンを販売することができる。さ
らに、ハードウエア設計者はアクセサリの古いバージョ
ンとのアドレスのコンパチビリティを心配することなく
利用可能な最良のPCI ASICを使用することができ、新た
なハードウエアは固定されたアドレス構成に適合するよ
う変更する必要がなく、ハードウエア／ファームウエア
の相互作用が低減され、アクセサリの開発速度が上が
る。さらに、ユーザは周辺装置内のファームエアをアッ
プグレードすることなく周辺装置の新たなアクセサリを
購入することができ、その結果周辺装置のダウンタイム
が短縮され、ユーザの満足度が上がる。最後に、新たな
アクセサリを支援するための周辺装置ファームエアのア
ップグレードを必要としないため、ファームエア開発サ
イクルが短縮され、試験サイクルが速くなり、ユーザ側
での故障も低減される。
【００２６】以上、アクセサリ内資源オフセット機構の
好適な実施例を説明した。当業者には、本発明は当該技
術に存在するさまざまなソフトウエア、ファームウエア
及び／またはハードウエア要素のうちの任意のものを用
いて容易に実施されることが理解されよう。さらに、本
発明を具体的実施例を参照して説明したが、本発明の精
神と範囲から逸脱することなく他の代替的実施例及び方
法あるいは変更形態に用いることができることは明らか
である。
【図面の簡単な説明】
【図１】従来のPCI構成空間ヘッダ及びメモリアドレス
空間のブロック図であり、アクセサリ内資源の固定され
たロケーションを示す。
【図２】I/Oカードアクセサリを有し、本発明のオフセ
ット機構を用いたレーザプリンタのブロック図である。
【図３】PCI構成空間ヘッダを用いてアクセサリの相対
的ロケーションを同定するための本発明のオフセット機
構のブロック図である。
【符号の説明】
10：PCI構成アドレス空間 15：PCIメモリアドレス空間 20：構成空間レジスタ 25：ベースアドレスレジスタ 30：アクセサリ内資源 35：カードレジスタブロック 40：割込み状態レジスタ 45：割込みクリアレジスタ 50：割込みセットレジスタ 60：レーザプリンタ 65：I/Oカード（アクセサリ） 70：ROM 75, 85：RAM 90：メモリアドレス指定可能空間 95：プロセッサ 100：構成アドレス空間 115：メモリアドレス指定可能領域90の領域 120：メモリアドレス指定可能領域90の領域 125：ベースアドレス 130：オフセット値 132：クラスコードフィールド 135：オフセットレジスタ 140：I/Oカード65のASIC内の他の資源（レジスタ） 150：構成空間レジスタ 155：ベースアドレスレジスタ０ 160：インターフェースレジスタ 190, 195, 200, 205：オフセットレジスタ135の領域 191, 196, 201, 206：オフセット値 170：カードレジスタブロック(CRB) 175：割込み状態レジスタ 180：割込みクリアレジスタ 185：割込みセットレジスタ 190：CRBオフセット 195：割込み状態オフセット 200：割込みクリアオフセット 205：割込みセットオフセット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット・ディー・ボナー アメリカ合衆国アイダホ州 メリディアン ノースウエスト・９ス・プレース2053 (72)発明者 スティーブン・ジェー・ジャール アメリカ合衆国カリフォルニア州 グラナ イト・ベイ ブライトン・コート4863

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】ホスト(60)とメモリ(100, 110)を有するア
    クセサリ(65)との間の通信を可能とするインターフェー
    ス機構であって、前記インターフェース機構は、 （a）前記アクセサリメモリ(110)内の第１のメモリロケ
    ーション(135)に記憶された１つあるいはもっと多数の
    第１のオフセット値(190, 195, 200, 205)、及び（b）
    少なくとも部分的には前記１つあるいはもっと多数の第
    １のオフセット値(190, 195, 200, 205)によって同定さ
    れるアクセサリメモリ(110)内のオフセットロケーショ
    ン(191, 196, 201, 206)にある前記ホスト(60)に利用可
    能な１つあるいはもっと多数の資源(140, 170, 175, 18
    0, 185)を設けたことを特徴とするインターフェース機
    構。
  2. 【請求項２】前記アクセサリメモリ(100)内の第２のメ
    モリロケーション(160)に記憶された第２のオフセット
    値(130)を含み、前記第２のオフセット値は前記アクセ
    サリメモリ(110)内の前記第１のメモリロケーション(13
    5)のオフセットを示すことを特徴とする請求項１記載の
    インターフェース機構。
  3. 【請求項３】前記アクセサリメモリ(100)内の第３のメ
    モリロケーション(155)に記憶されたベースアドレス(12
    5)を含み、前記ベースアドレスは前記第１のメモリロケ
    ーション(135)及び１つあるいはもっと多数の資源(140,
    170, 175, 180, 185)を同定するために前記第１及び第
    ２のオフセット値を参照する前記アクセサリメモリ(11
    0)の開始参照ロケーションを定義することを特徴とする
    請求項２記載のインターフェース機構。
  4. 【請求項４】前記第２のメモリロケーション(160)及び
    第３のメモリロケーション(155)はPCIローカルバス規格
    に適合したアクセサリ(65)の構成アドレス空間(100)に
    含まれることを特徴とする請求項３記載のインターフェ
    ース機構。
  5. 【請求項５】前記第２のオフセット値(130)は前記構成
    アドレス空間(100)のクラスコードフィールド(132)内に
    記憶されることを特徴とする請求項４記載のインターフ
    ェース機構。
  6. 【請求項６】前記ホストの利用可能な前記１つあるいは
    もっと多数の資源(140, 170, 175, 180, 185)は前記ホ
    ストによる読出し、書込みあるいは読出し／書込みが可
    能なメモリロケーションを含むことを特徴とする請求項
    １記載のインターフェース機構。
  7. 【請求項７】前記ホスト(60)は周辺装置であることを特
    徴とする請求項１記載のインターフェース機構。
  8. 【請求項８】周辺装置(60)とアクセサリ(65)との間のPC
    Iローカルバスに用いるオフセット機構であって、 （a）前記アクセサリ(65)上の構成アドレス空間(100)の
    第１のレジスタ(155)に記憶され、アクセサリ資源(135,
    140, 170, 175, 180, 185)の参照ロケーションを示す
    ベースアドレス(125)、 （b）前記構成アドレス空間(100)内の第２のレジスタ(1
    60)に記憶され、前記ベースアドレス(125)に対する前記
    アクセサリ資源(135, 140, 170, 175, 180, 185)内の第
    ３のレジスタ(135)のオフセットを示す第１のオフセッ
    ト値(130)、及び （c）前記第３のレジスタ(135)に記憶され、前記ベース
    アドレス(125)に対する１つあるいはもっと多数のアク
    セサリ資源(140, 170, 175, 180, 185)のオフセット(19
    1, 196, 201, 206)を示す１つあるいはもっと多数の第
    ２のオフセット値(190, 195, 200, 205)であって、前記
    １つあるいはもっと多数のアクセサリ資源は前記周辺装
    置(60)によって共用可能であることを特徴とするオフセ
    ット機構。
  9. 【請求項９】ホスト(60)とアクセサリ(65)との間の通信
    を可能とする方法であって、前記アクセサリ(60)の第１
    のメモリロケーション(135)から１つあるいはもっと多
    数の第１のオフセット値(190, 195, 200, 205)を読出
    し、前記１つあるいはもっと多数の第１のオフセット値
    は前記アクセサリ内の１つあるいはもっと多数のメモリ
    資源(140, 170, 175, 180, 185)のオフセットを示し、
    それによって前記ホスト(60)に前記アクセサリ内の前記
    １つあるいはもっと多数のメモリ資源へのアクセスが提
    供されることを特徴とする方法。
  10. 【請求項１０】さらに、前記１つあるいはもっと多数の
    第１のオフセット値(190, 195, 200, 205)の読出しに先
    だって前記アクセサリ(65)の第２のメモリロケーション
    (160)から第２のオフセット値(130)を読み出し、前記第
    ２のオフセット値は前記アクセサリ(65)の前記第１のメ
    モリロケーション(135)のオフセットを示すことを特徴
    とする請求項９記載の方法。
  11. 【請求項１１】さらに、前記アクセサリ(65)の第３のメ
    モリロケーション(155)からベースアドレス(125)を読み
    出し、前記ベースアドレスは前記アクセサリ内の前記第
    １のメモリロケーション(135)及び１つあるいはもっと
    多数の資源(135,140, 170, 175, 180, 185)を同定する
    ために前記第１のオフセット値(191, 196, 201, 206)及
    び第２のオフセット値(130)を参照するベース参照ロケ
    ーションを示すことを特徴とする請求項１０記載の方
    法。
  12. 【請求項１２】前記第２のメモリロケーション(160)及
    び第３のメモリロケーション(155)はPCIローカルバス規
    格に適合した前記アクセサリ(65)の構成アドレス空間(1
    00)内に設けられることを特徴とする請求項１１記載の
    方法。
JP28724698A 1997-09-24 1998-09-24 アクセサリ内資源オフセット機構 Expired - Fee Related JP3549410B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US936,845 1997-09-24
US08/936,845 US6078402A (en) 1997-09-24 1997-09-24 Accessory based resource offset mechanism for a PCI bus in a printer

Publications (2)

Publication Number Publication Date
JPH11242646A true JPH11242646A (ja) 1999-09-07
JP3549410B2 JP3549410B2 (ja) 2004-08-04

Family

ID=25469151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28724698A Expired - Fee Related JP3549410B2 (ja) 1997-09-24 1998-09-24 アクセサリ内資源オフセット機構

Country Status (3)

Country Link
US (1) US6078402A (ja)
JP (1) JP3549410B2 (ja)
GB (1) GB2329990B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082522B2 (en) * 2002-07-09 2006-07-25 Lsi Logic Corporation Method and/or apparatus for implementing enhanced device identification
US7324231B2 (en) 2002-12-05 2008-01-29 Hewlett-Packard Development Company, L.P. Printer expansion method and apparatus
US7274477B2 (en) * 2003-01-24 2007-09-25 Hewlett-Packard Development Company, L.P. Printer with access to remote file system
US20040246516A1 (en) * 2003-06-03 2004-12-09 Curtis Reese Hard imaging systems, hard imaging management devices, hard imaging devices, articles of manufacture, hard imaging device operational methods, and hard imaging device configuration methods
US7366872B2 (en) * 2003-12-30 2008-04-29 Intel Corporation Method for addressing configuration registers by scanning for a structure in configuration space and adding a known offset
US7895378B2 (en) * 2004-04-27 2011-02-22 Apple Inc. Method and system for allowing a media player to transfer digital audio to an accessory
US7673083B2 (en) * 2004-04-27 2010-03-02 Apple Inc. Method and system for controlling video selection and playback in a portable media player
US7634605B2 (en) * 2004-04-27 2009-12-15 Apple Inc. Method and system for transferring stored data between a media player and an accessory
US7797471B2 (en) 2004-04-27 2010-09-14 Apple Inc. Method and system for transferring album artwork between a media player and an accessory
US7529871B1 (en) * 2004-04-27 2009-05-05 Apple Inc. Communication between an accessory and a media player with multiple protocol versions
US7826318B2 (en) 2004-04-27 2010-11-02 Apple Inc. Method and system for allowing a media player to transfer digital audio to an accessory
US7441058B1 (en) 2006-09-11 2008-10-21 Apple Inc. Method and system for controlling an accessory having a tuner
US7529870B1 (en) * 2004-04-27 2009-05-05 Apple Inc. Communication between an accessory and a media player with multiple lingoes
US8117651B2 (en) 2004-04-27 2012-02-14 Apple Inc. Method and system for authenticating an accessory
US7529872B1 (en) 2004-04-27 2009-05-05 Apple Inc. Communication between an accessory and a media player using a protocol with multiple lingoes
US7526588B1 (en) 2004-04-27 2009-04-28 Apple Inc. Communication between an accessory and a media player using a protocol with multiple lingoes
US7441062B2 (en) 2004-04-27 2008-10-21 Apple Inc. Connector interface system for enabling data communication with a multi-communication device
US7823214B2 (en) 2005-01-07 2010-10-26 Apple Inc. Accessory authentication for electronic devices
US8006019B2 (en) 2006-05-22 2011-08-23 Apple, Inc. Method and system for transferring stored data between a media player and an accessory
US7415563B1 (en) 2006-06-27 2008-08-19 Apple Inc. Method and system for allowing a media player to determine if it supports the capabilities of an accessory
US7558894B1 (en) 2006-09-11 2009-07-07 Apple Inc. Method and system for controlling power provided to an accessory
US8047966B2 (en) 2008-02-29 2011-11-01 Apple Inc. Interfacing portable media devices and sports equipment
US8238811B2 (en) 2008-09-08 2012-08-07 Apple Inc. Cross-transport authentication
US8208853B2 (en) 2008-09-08 2012-06-26 Apple Inc. Accessory device authentication
US8225007B2 (en) * 2009-01-19 2012-07-17 Oracle America, Inc. Method and system for reducing address space for allocated resources in a shared virtualized I/O device
US8452903B2 (en) 2009-03-16 2013-05-28 Apple Inc. Mobile computing device capabilities for accessories
US8909803B2 (en) 2009-03-16 2014-12-09 Apple Inc. Accessory identification for mobile computing devices
CN102609375A (zh) * 2012-03-02 2012-07-25 许晓聪 多外设兼容型便携式集成处理系统
US9306879B2 (en) 2012-06-08 2016-04-05 Apple Inc. Message-based identification of an electronic device
US11099545B2 (en) * 2019-04-02 2021-08-24 Dell Products L.P. Systems and methods for power and cooling control of expansion chassis using host interface card sideband signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197128A (en) * 1991-03-04 1993-03-23 Hewlett-Packard Company Modular interface
US5765181A (en) * 1993-12-10 1998-06-09 Cray Research, Inc. System and method of addressing distributed memory within a massively parallel processing system
US5829042A (en) * 1996-02-15 1998-10-27 Hewlett-Packard Company Prefetch operation for network peripheral device having shared memory
US5864738A (en) * 1996-03-13 1999-01-26 Cray Research, Inc. Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller

Also Published As

Publication number Publication date
GB2329990B (en) 2002-04-10
GB2329990A (en) 1999-04-07
JP3549410B2 (ja) 2004-08-04
GB9818908D0 (en) 1998-10-21
US6078402A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
JP3549410B2 (ja) アクセサリ内資源オフセット機構
US6397268B1 (en) Tracking PCI bus numbers that change during re-configuration
US5761448A (en) Physical-to-logical bus mapping scheme for computer systems having multiple PCI bus configuration
US5768568A (en) System and method for initializing an information processing system
US6725178B2 (en) Use of hidden partitions in a storage device for storing BIOS extension files
US20040230963A1 (en) Method for updating firmware in an operating system agnostic manner
US6237091B1 (en) Method of updating firmware without affecting initialization information
TW299424B (en) Methods and apparatus for booting a computer having a removable media disk drive
US7191439B2 (en) Verification of software application attributes for optimal compatibility with a software system
US6167511A (en) Method to reflect BIOS set up changes into ACPI machine language
US9395968B1 (en) Uniquely identifying and validating computer system firmware
US7146512B2 (en) Method of activating management mode through a network for monitoring a hardware entity and transmitting the monitored information through the network
US7475238B1 (en) Methods and computer systems for selection of a DSDT
US6934956B1 (en) Method and apparatus for installing an operating system
US20020108002A1 (en) Method for automatically configuring network interface card and capable of randomizing a media access controller address of the network interface card
US20060253694A1 (en) Peripheral device with hardware linked list
JP2002530739A (ja) ディスク・ドライブを構成し、ブートする方法および装置
CN111857839B (zh) 一种基于Linux的PXI/PXIe总线设备驱动系统
US7058801B2 (en) Methods and computer systems for updating values of a DSDT
US7228263B2 (en) Method for representing root busses using object oriented abstractions
US7788725B2 (en) Method and system for probing FCode in problem state memory
JP2002366501A (ja) 周辺デバイス、コンピュータシステム、及びインストーラプログラム
US7103767B2 (en) Method and apparatus to support legacy master boot record (MBR) partitions
JP2005071345A (ja) デバイスのバス機能へのコンフィギュレーション可能マッピング
JP2019215607A (ja) 違反依存検出装置および違反依存検出プログラム

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees