JP2525913Y2 - Ｌｓｉ論理シミュレーション装置 - Google Patents
Ｌｓｉ論理シミュレーション装置Info
- Publication number
- JP2525913Y2 JP2525913Y2 JP9754189U JP9754189U JP2525913Y2 JP 2525913 Y2 JP2525913 Y2 JP 2525913Y2 JP 9754189 U JP9754189 U JP 9754189U JP 9754189 U JP9754189 U JP 9754189U JP 2525913 Y2 JP2525913 Y2 JP 2525913Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logic simulation
- time
- logic
- malfunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は論理設計を行うときに起こる論理ミスを検出
する論理設計デバツカー（検証支援装置）に関するもの
である。
する論理設計デバツカー（検証支援装置）に関するもの
である。
従来の論理設計デバツカーは解析したい信号に対して
信号トレースの指定をすることにより、論理シミユレー
シヨン実行後指定した信号の変化状態を表示するもので
あつた。
信号トレースの指定をすることにより、論理シミユレー
シヨン実行後指定した信号の変化状態を表示するもので
あつた。
第２図は従来のLSI論理シミユレータの入出力関連図
である。
である。
第２図において、入力パターン（１）と論理接続情報
（２）により論理シミユレータ（４）はLSIの動作を模
擬し、設計者が指定する信号トレース指定（３）に対し
て、動作結果を信号トレース結果（５）に出力する。
（２）により論理シミユレータ（４）はLSIの動作を模
擬し、設計者が指定する信号トレース指定（３）に対し
て、動作結果を信号トレース結果（５）に出力する。
従来の論理シミユレータは信号トレース指定された信
号に対してのみ論理動作の結果を出力するものであり、
誤動作している信号の原因を解析するためにはその信号
に影響のある入力からその信号までの経路中の信号に対
して信号トレース指定し、信号変化を調べる必要があつ
た。
号に対してのみ論理動作の結果を出力するものであり、
誤動作している信号の原因を解析するためにはその信号
に影響のある入力からその信号までの経路中の信号に対
して信号トレース指定し、信号変化を調べる必要があつ
た。
また、信号の伝搬経路が広範囲で論理が深い場合は、
信号トレースする信号が増え、誤動作の原因究明が困難
となるという問題点があつた。
信号トレースする信号が増え、誤動作の原因究明が困難
となるという問題点があつた。
本考案はこのような問題点を解消するためになされた
もので、まず、１回目の論理シミュレーションを実行
し、その結果を確認して問題点があれば、２回目の論理
シミュレーションを実行するが、この論理シミュレーシ
ョンの実行前に誤動作を解析する信号について信号名と
信号が変化した時刻を１回目の論理シミュレーションを
参考にして指定することにより、その信号変化に起因す
る外部入力信号変化から解析する信号までに変化する信
号についての情報を出力することを目的とする。
もので、まず、１回目の論理シミュレーションを実行
し、その結果を確認して問題点があれば、２回目の論理
シミュレーションを実行するが、この論理シミュレーシ
ョンの実行前に誤動作を解析する信号について信号名と
信号が変化した時刻を１回目の論理シミュレーションを
参考にして指定することにより、その信号変化に起因す
る外部入力信号変化から解析する信号までに変化する信
号についての情報を出力することを目的とする。
本考案に係るLSI論理シミュレーション装置は、時刻
指定手段により論理シミュレーションの実行前に誤動作
を解析する信号とこの信号が変化した時刻とを指定し、
経過情報出力手段により指定された誤動作を解析する信
号とこの信号が変化した時刻とが外部入力からどの素子
を経由して伝搬してきたかを解析し、その解析結果を出
力するようにしたものである。
指定手段により論理シミュレーションの実行前に誤動作
を解析する信号とこの信号が変化した時刻とを指定し、
経過情報出力手段により指定された誤動作を解析する信
号とこの信号が変化した時刻とが外部入力からどの素子
を経由して伝搬してきたかを解析し、その解析結果を出
力するようにしたものである。
本考案におけるLSI論理シミュレーション装置は、論
理シミュレーションの実行前に誤動作を解析する信号と
この信号が変化した時刻とを指定する時刻指定手段と、
この時刻指定手段により誤動作を解析する信号とこの信
号が変化した時刻とが指定されたときに、上記信号が外
部入力からどの素子を経由して伝搬してきたかを解析
し、その解析結果を出力する経過情報出力手段とを設け
たことにより、誤動作を起こしている論理回路の検証を
簡単に行うことが可能となる。
理シミュレーションの実行前に誤動作を解析する信号と
この信号が変化した時刻とを指定する時刻指定手段と、
この時刻指定手段により誤動作を解析する信号とこの信
号が変化した時刻とが指定されたときに、上記信号が外
部入力からどの素子を経由して伝搬してきたかを解析
し、その解析結果を出力する経過情報出力手段とを設け
たことにより、誤動作を起こしている論理回路の検証を
簡単に行うことが可能となる。
以下、本考案の一実施例を図について説明する。
第１図は本考案の一実施例であるLSI論理シミユレー
シヨン装置の入出力関連図である。第１図において、６
は論理シミュレーションの実行前に誤動作を解析する信
号とこの信号が変化した時刻とを指定する解析する信号
指定（時刻指定手段）、７はこの解析する信号指定６に
より誤動作を解析する信号とこの信号が変化した時刻と
が指定されたときに、上記信号が外部入力からどの素子
を経由して伝搬してきたかを解析し、その解析結果を出
力する解析する信号のトレース結果出力（経過情報出力
手段）である。
シヨン装置の入出力関連図である。第１図において、６
は論理シミュレーションの実行前に誤動作を解析する信
号とこの信号が変化した時刻とを指定する解析する信号
指定（時刻指定手段）、７はこの解析する信号指定６に
より誤動作を解析する信号とこの信号が変化した時刻と
が指定されたときに、上記信号が外部入力からどの素子
を経由して伝搬してきたかを解析し、その解析結果を出
力する解析する信号のトレース結果出力（経過情報出力
手段）である。
入力パターン（１）と論理接続情報（２）を論理シミ
ユレータ（４）に入力することにより、LSIの動作を模
擬するときに信号トレース指定（３）をされた信号に対
して信号トレース結果出力（５）を行う。これと同時
に、解析する信号指定（６）された信号に対して解析す
る信号のトレーラ結果出力（７）を行う。
ユレータ（４）に入力することにより、LSIの動作を模
擬するときに信号トレース指定（３）をされた信号に対
して信号トレース結果出力（５）を行う。これと同時
に、解析する信号指定（６）された信号に対して解析す
る信号のトレーラ結果出力（７）を行う。
論理シミユレーシヨンの実行中に発生する信号の変化
に対して、外部入力信号の変化がどの素子に伝搬して行
くかを記憶または保存することにより、信号変化の原因
を解析する信号について、外部入力からどの素子を経由
して信号が伝搬してきたかという情報を出力する。
に対して、外部入力信号の変化がどの素子に伝搬して行
くかを記憶または保存することにより、信号変化の原因
を解析する信号について、外部入力からどの素子を経由
して信号が伝搬してきたかという情報を出力する。
外部入力ピンあるいは内部素子に対して与えた信号の
変化が、どの経路を通過してどのように伝搬していくか
をトレースすることもできる。
変化が、どの経路を通過してどのように伝搬していくか
をトレースすることもできる。
LSIの論理動作を模擬する論理シミユレーシヨン以外
に基板やシステムレベルに対する論理動作を検証するシ
ミユレーシヨンについても適用できる。
に基板やシステムレベルに対する論理動作を検証するシ
ミユレーシヨンについても適用できる。
以上のように本考案によれば、時刻指定手段により論
理シミュレーションの実行前に誤動作を解析する信号と
この信号が変化した時刻とを指定し、経過情報出力手段
により指定された誤動作を解析する信号とこの信号が変
化した時刻とが外部入力からどの素子を経由して伝搬し
てきたかを解析し、その解析結果を出力するように構成
したので、論理設計あるいは論理検証の解析装置（デバ
ツガー）として有効である。
理シミュレーションの実行前に誤動作を解析する信号と
この信号が変化した時刻とを指定し、経過情報出力手段
により指定された誤動作を解析する信号とこの信号が変
化した時刻とが外部入力からどの素子を経由して伝搬し
てきたかを解析し、その解析結果を出力するように構成
したので、論理設計あるいは論理検証の解析装置（デバ
ツガー）として有効である。
第１図は本考案の一実施例であるLSI論理シミユレーシ
ヨン装置の入出力関連図、第２図は従来の論理シミユレ
ーシヨン装置の入出力関連図である。 図において、（１）は入力パターン、（２）は論理接続
情報、（３）は信号トレース指定、（４）は論理シミユ
レータ、（５）は信号トレース結果出力、（６）は解析
する信号指定、（７）は解析する信号のトレース結果出
力を示す。 なお、図中、同一符号は同一、または相当部分を示す。
ヨン装置の入出力関連図、第２図は従来の論理シミユレ
ーシヨン装置の入出力関連図である。 図において、（１）は入力パターン、（２）は論理接続
情報、（３）は信号トレース指定、（４）は論理シミユ
レータ、（５）は信号トレース結果出力、（６）は解析
する信号指定、（７）は解析する信号のトレース結果出
力を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【請求項１】解析したい信号に対して信号トレースの指
定を行うことにより、論理シミュレーションの実行後に
指定された信号の変化状態を出力するLSI論理シミュレ
ーション装置において、論理シミュレーションの実行前
に誤動作を解析する信号とこの信号が変化した時刻とを
指定する時刻指定手段と、この時刻指定手段により誤動
作を解析する信号とこの信号が変化した時刻とが指定さ
れたときに、上記信号が外部入力からどの素子を経由し
て伝搬してきたかを解析し、その解析結果を出力する経
過情報出力手段とを備えたことを特徴とするLSI論理シ
ミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9754189U JP2525913Y2 (ja) | 1989-08-21 | 1989-08-21 | Ｌｓｉ論理シミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9754189U JP2525913Y2 (ja) | 1989-08-21 | 1989-08-21 | Ｌｓｉ論理シミュレーション装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0336975U JPH0336975U (ja) | 1991-04-10 |
| JP2525913Y2 true JP2525913Y2 (ja) | 1997-02-12 |
Family
ID=31646677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9754189U Expired - Lifetime JP2525913Y2 (ja) | 1989-08-21 | 1989-08-21 | Ｌｓｉ論理シミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525913Y2 (ja) |
-
1989
- 1989-08-21 JP JP9754189U patent/JP2525913Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0336975U (ja) | 1991-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6199031B1 (en) | HDL simulation interface for testing and verifying an ASIC model | |
| US8180620B2 (en) | Apparatus and method for performing hardware and software co-verification testing | |
| JP3942765B2 (ja) | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 | |
| US7366650B2 (en) | Software and hardware simulation | |
| JP3872954B2 (ja) | 有限状態機械を識別して回路設計を検査するシステムおよび方法 | |
| Brahme et al. | The transaction-based verification methodology | |
| KR20000029237A (ko) | 반도체 집적 회로 평가 시스템 | |
| US7584456B1 (en) | Method and apparatus for debugging embedded systems having read only memory | |
| JPH0458072B2 (ja) | ||
| US5995740A (en) | Method for capturing ASIC I/O pin data for tester compatibility analysis | |
| US6842883B2 (en) | Application of co-verification tools to the testing of IC designs | |
| Kantrowitz et al. | Functional Verification of a Multiple-issue, Pipelined, Superscalar Alpha Processor - the Alpha 21164 CPU Chip | |
| JP4213306B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| US20030145290A1 (en) | System for controlling external models used for verification of system on a chip (SOC) interfaces | |
| Caba et al. | Testing framework for on-board verification of HLS modules using grey-box technique and FPGA overlays | |
| JP2525913Y2 (ja) | Ｌｓｉ論理シミュレーション装置 | |
| JP4132499B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| El Shobaki | Verification of embedded real-time systems using hardware/software co-simulation | |
| JPH06243193A (ja) | クロストークノイズ解析方式 | |
| JP2891004B2 (ja) | 論理ｉｃのタイミングチェック方式 | |
| JP2923893B1 (ja) | ハードウェア論理シミュレーション装置 | |
| JP2004348596A (ja) | Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム | |
| JP3140230B2 (ja) | 信号伝播経路解析装置 | |
| Mohamed | HW/SW Co-Verification and Co-Debugging | |
| JP2563583B2 (ja) | 論理回路の機能検証方法 |