JP2563583B2 - 論理回路の機能検証方法 - Google Patents
論理回路の機能検証方法Info
- Publication number
- JP2563583B2 JP2563583B2 JP1153375A JP15337589A JP2563583B2 JP 2563583 B2 JP2563583 B2 JP 2563583B2 JP 1153375 A JP1153375 A JP 1153375A JP 15337589 A JP15337589 A JP 15337589A JP 2563583 B2 JP2563583 B2 JP 2563583B2
- Authority
- JP
- Japan
- Prior art keywords
- malfunction
- function
- status
- state
- description
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、シミュレーターを用いた論理回路の機能検
証方法に関し、特に論理回路の誤動作原因の究明を容易
に行うような論理回路の機能検証方法である。
証方法に関し、特に論理回路の誤動作原因の究明を容易
に行うような論理回路の機能検証方法である。
従来の技術 近年、論理回路の機能検証方法は論理回路の機能を、
論理素子あるいは機能素子の接続関係を図的に表現する
図的言語、あるいは、ハードウェア記述言語と言われる
高級言語によって記述し、テストパタンを上記記述に入
力することによって、シミュレーションを実行するとい
う方法で行なわれており、シミュレーションの出力値が
期待値と一致しなかった場合、設計者はシミュレーター
に登録されている記述を検査することによって、誤動作
の原因となった箇所と誤動作の状況を究明するという方
法で行なわれている。
論理素子あるいは機能素子の接続関係を図的に表現する
図的言語、あるいは、ハードウェア記述言語と言われる
高級言語によって記述し、テストパタンを上記記述に入
力することによって、シミュレーションを実行するとい
う方法で行なわれており、シミュレーションの出力値が
期待値と一致しなかった場合、設計者はシミュレーター
に登録されている記述を検査することによって、誤動作
の原因となった箇所と誤動作の状況を究明するという方
法で行なわれている。
発明が解決しようとする課題 しかしながら、上記のような方法では、テストパタン
の入出力関係からのみ内部の誤動作の原因となった箇所
と誤動作の状況を究明しなければならないので、デバッ
グ作業に多大の時間を要すると言う課題を有している。
本発明は、上記課題に鑑み、論理回路中の任意の機能単
位に対して誤動作状態をあらかじめ定義しておき、シミ
ュレーション中に上記誤動作が発生した場合、誤動作が
起きた時刻と、誤動作が起きた機能単位と、誤動作発生
時の該機能単位の状態を表示することによって、デバッ
グ作業を容易に行うための論理回路の機能検証方法を提
供するものである。
の入出力関係からのみ内部の誤動作の原因となった箇所
と誤動作の状況を究明しなければならないので、デバッ
グ作業に多大の時間を要すると言う課題を有している。
本発明は、上記課題に鑑み、論理回路中の任意の機能単
位に対して誤動作状態をあらかじめ定義しておき、シミ
ュレーション中に上記誤動作が発生した場合、誤動作が
起きた時刻と、誤動作が起きた機能単位と、誤動作発生
時の該機能単位の状態を表示することによって、デバッ
グ作業を容易に行うための論理回路の機能検証方法を提
供するものである。
課題を解決するための手段 上記課題を解決するために本発明の論理回路の機能検
証方法は、論理回路の機能を記述し登録する機能記述登
録手段と、上記記述中の任意の機能単位に対する誤動作
状態をあらかじめ定義した記述を登録する誤動作状態登
録手段と、シミュレーション実行時における、上記誤動
作状態が定義された機能単位の状態と誤動作状態登録手
段に登録された該機能単位に対する誤動作状態とを比較
し、誤動作状態を検出する誤動作検出手段と、誤動作状
態が発生した場合、誤動作状態が発生した時刻と、誤動
作状態が発生した機能単位と、誤動作状態が発生した機
能単位の状態とを表示する誤動作状態表示手段とを備
え、まず、上記機能記述登録手段に論理回路の機能の記
述を登録し、上記誤動作状態登録手段に上記記述中の任
意の機能単位に対する誤動作状態をあらかじめ定義した
後に、上記機能記述登録手段の機能の記述をシミュレー
ターに入力してシミュレーションを実行し、上記誤動作
検出手段はシミュレーション実行時における、上記誤動
作状態が定義された機能単位の状態と上記誤動作状態登
録手段に登録された該機能単位に対する誤動作状態とを
比較して誤動作状態を検出し、誤動作状態が発生した場
合に、上記誤動作状態表示手段が、誤動作状態が発生し
た時刻と、誤動作状態が発生した機能単位と、誤動作状
態が発生した機能単位の状態とを表示することを特徴と
するものである。
証方法は、論理回路の機能を記述し登録する機能記述登
録手段と、上記記述中の任意の機能単位に対する誤動作
状態をあらかじめ定義した記述を登録する誤動作状態登
録手段と、シミュレーション実行時における、上記誤動
作状態が定義された機能単位の状態と誤動作状態登録手
段に登録された該機能単位に対する誤動作状態とを比較
し、誤動作状態を検出する誤動作検出手段と、誤動作状
態が発生した場合、誤動作状態が発生した時刻と、誤動
作状態が発生した機能単位と、誤動作状態が発生した機
能単位の状態とを表示する誤動作状態表示手段とを備
え、まず、上記機能記述登録手段に論理回路の機能の記
述を登録し、上記誤動作状態登録手段に上記記述中の任
意の機能単位に対する誤動作状態をあらかじめ定義した
後に、上記機能記述登録手段の機能の記述をシミュレー
ターに入力してシミュレーションを実行し、上記誤動作
検出手段はシミュレーション実行時における、上記誤動
作状態が定義された機能単位の状態と上記誤動作状態登
録手段に登録された該機能単位に対する誤動作状態とを
比較して誤動作状態を検出し、誤動作状態が発生した場
合に、上記誤動作状態表示手段が、誤動作状態が発生し
た時刻と、誤動作状態が発生した機能単位と、誤動作状
態が発生した機能単位の状態とを表示することを特徴と
するものである。
作用 本発明は上記した構成によって、まず、機能記述登録
手段に論理回路の機能の記述を登録し、誤動作状態登録
手段に上記記述中の任意の機能単位に対して誤動作状態
をあらかじめ登録する。上記機能記述登録手段の機能の
記述をシミュレーターに入力しシミュレーションを実行
し、上記誤動作状態登録手段に登録した機能単位の誤動
作状態と該当する機能単位のシミュレーション実行時の
状態とを比較し、誤動作状態が発生した場合、誤動作状
態表示手段に、誤動作が発生した時刻と、誤動作が発生
した機能単位と、誤動作状態が発生した機能単位の状態
とを表示することによって、設計者は容易に、誤動作が
起きた機能単位と、誤動作発生時の該機能単位の状態を
把握することができ、デバッグ作業を容易に行なえるこ
ととなる。
手段に論理回路の機能の記述を登録し、誤動作状態登録
手段に上記記述中の任意の機能単位に対して誤動作状態
をあらかじめ登録する。上記機能記述登録手段の機能の
記述をシミュレーターに入力しシミュレーションを実行
し、上記誤動作状態登録手段に登録した機能単位の誤動
作状態と該当する機能単位のシミュレーション実行時の
状態とを比較し、誤動作状態が発生した場合、誤動作状
態表示手段に、誤動作が発生した時刻と、誤動作が発生
した機能単位と、誤動作状態が発生した機能単位の状態
とを表示することによって、設計者は容易に、誤動作が
起きた機能単位と、誤動作発生時の該機能単位の状態を
把握することができ、デバッグ作業を容易に行なえるこ
ととなる。
実施例 以下、本発明の一実施例の論理回路の機能検証方法に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
第１図において、11は被テスト論理回路の機能を記述
し登録する機能記述登録手段、12は上記機能記述を入力
しシミュレーションを実行するシミュレーター、13は機
能記述中の任意の機能単位に対する誤動作状態をあらか
じめ定義した記述を登録する誤動作状態登録手段、14は
上記誤動作状態登録手段に登録された任意の機能単位に
対する誤動作状態と、シミュレーション実行時における
該当する機能単位の状態とを比較し誤動作状態を検出す
る誤動作検出手段、15は誤動作状態が発生した場合、誤
動作状態が発生した時刻と、誤動作状態が発生した機能
単位と、誤動作状態が発生した機能単位の状態とを表示
する誤動作状態表示手段である。
し登録する機能記述登録手段、12は上記機能記述を入力
しシミュレーションを実行するシミュレーター、13は機
能記述中の任意の機能単位に対する誤動作状態をあらか
じめ定義した記述を登録する誤動作状態登録手段、14は
上記誤動作状態登録手段に登録された任意の機能単位に
対する誤動作状態と、シミュレーション実行時における
該当する機能単位の状態とを比較し誤動作状態を検出す
る誤動作検出手段、15は誤動作状態が発生した場合、誤
動作状態が発生した時刻と、誤動作状態が発生した機能
単位と、誤動作状態が発生した機能単位の状態とを表示
する誤動作状態表示手段である。
以上のように構成された論理回路の機能検証方法につ
いて、以下、第１図，第２図，第３図，及び第４図を用
いて第１の実施例の動作を説明する。まず、第２図は機
能記述登録手段に対する機能記述の登録例であって、こ
の例において機能記述はハードウェア記述言語と言われ
る高級言語で論理回路の機能が記述され登録されてい
る。第３図は誤動作状態登録手段に対する登録例であっ
て、この例においては第２図のハードウェア記述言語に
よる記述の任意の機能単位（本例では、レジスタ，クロ
ック信号，セレクト信号）に対して誤動作状態が定義さ
れ登録されている。
いて、以下、第１図，第２図，第３図，及び第４図を用
いて第１の実施例の動作を説明する。まず、第２図は機
能記述登録手段に対する機能記述の登録例であって、こ
の例において機能記述はハードウェア記述言語と言われ
る高級言語で論理回路の機能が記述され登録されてい
る。第３図は誤動作状態登録手段に対する登録例であっ
て、この例においては第２図のハードウェア記述言語に
よる記述の任意の機能単位（本例では、レジスタ，クロ
ック信号，セレクト信号）に対して誤動作状態が定義さ
れ登録されている。
例えば、第２図においては、SEL信号がＨのときclk信
号の立ち上がりエッジで、REG2〔7:0〕の3/4倍とREG3
〔7:0〕との和をREG1〔7:0〕に転送する機能を表した記
述が登録されているが、第３図においては、SEL信号が
Ｈのときに、clk信号の立ち上がりエッジで、REG2〔7:
0〕の3/4倍とREG3〔7:0〕との和が−128を下回った場合
“−over flow"、REG2〔7:0〕の3/4倍とREG3〔7:0〕と
の和が127を上回った場合“＋over flow"、と言う誤動
作名の誤動作状態であることが登録されている。また、
第４図においては、時刻1000において−over flowと言
う誤動作名の誤動作状態が発生し、該当するレジスタRE
G2〔7:0〕,REG3〔7:0〕の状態は、REG2＝−100,REG3＝
−50であることを示している。機能記述登録手段11に第
２図のように登録された機能記述は、シミュレーター12
に入力されシミュレーションが実行される。誤動作状態
登録手段13に、第３図の様に登録された誤動作状態を定
義した記述は、誤動作検出手段14に入力され誤動作検出
手段14では、誤動作状態が定義されている機能単位のシ
ミュレーション実行時の状態を逐次シミュレーターから
取り込み誤動作状態を定義した記述と比較し誤動作状態
の有無を検出する。例えば、第３図に対する誤動作検出
手段14の動作としてはSEL信号がＨである場合にはCLK信
号の立ち上がりエッジごとに、REG2〔7:0〕とREG3〔7:
0〕の状態を検査しREG2〔7:0〕の3/4倍とREG3〔7:0〕と
の和が−128を下回った場合“−over flow"、REG2〔7:
0〕の3/4倍とREG3〔7:0〕との和が127を上回った場合
“＋over flow"、と言う誤動作名の誤動作状態が発生
したことを検出する。
号の立ち上がりエッジで、REG2〔7:0〕の3/4倍とREG3
〔7:0〕との和をREG1〔7:0〕に転送する機能を表した記
述が登録されているが、第３図においては、SEL信号が
Ｈのときに、clk信号の立ち上がりエッジで、REG2〔7:
0〕の3/4倍とREG3〔7:0〕との和が−128を下回った場合
“−over flow"、REG2〔7:0〕の3/4倍とREG3〔7:0〕と
の和が127を上回った場合“＋over flow"、と言う誤動
作名の誤動作状態であることが登録されている。また、
第４図においては、時刻1000において−over flowと言
う誤動作名の誤動作状態が発生し、該当するレジスタRE
G2〔7:0〕,REG3〔7:0〕の状態は、REG2＝−100,REG3＝
−50であることを示している。機能記述登録手段11に第
２図のように登録された機能記述は、シミュレーター12
に入力されシミュレーションが実行される。誤動作状態
登録手段13に、第３図の様に登録された誤動作状態を定
義した記述は、誤動作検出手段14に入力され誤動作検出
手段14では、誤動作状態が定義されている機能単位のシ
ミュレーション実行時の状態を逐次シミュレーターから
取り込み誤動作状態を定義した記述と比較し誤動作状態
の有無を検出する。例えば、第３図に対する誤動作検出
手段14の動作としてはSEL信号がＨである場合にはCLK信
号の立ち上がりエッジごとに、REG2〔7:0〕とREG3〔7:
0〕の状態を検査しREG2〔7:0〕の3/4倍とREG3〔7:0〕と
の和が−128を下回った場合“−over flow"、REG2〔7:
0〕の3/4倍とREG3〔7:0〕との和が127を上回った場合
“＋over flow"、と言う誤動作名の誤動作状態が発生
したことを検出する。
誤動作状態が発生した場合、誤動作状態表示手段15に
おいて、誤動作状態が発生した時刻と、誤動作状態名
と、誤動作状態が発生した機能単位の状態とを表示す
る。例えば、第３図に対する誤動作が発生した場合、誤
動作状態表示手段15では、第４図のように表示する。
おいて、誤動作状態が発生した時刻と、誤動作状態名
と、誤動作状態が発生した機能単位の状態とを表示す
る。例えば、第３図に対する誤動作が発生した場合、誤
動作状態表示手段15では、第４図のように表示する。
以上のように第１の実施例によれば、被テスト論理回
路の機能を高級言語によって記述することと、任意の機
能単位について、誤動作状態を定義し記述することによ
って、シミュレーション実行時に誤動作が発生した場
合、誤動作状態が発生した時刻と、誤動作状態名と、誤
動作状態が発生した機能単位の状態とが自動的に表示さ
れるため論理回路の機能検証におけるデバッグ作業がき
わめて容易に行える。
路の機能を高級言語によって記述することと、任意の機
能単位について、誤動作状態を定義し記述することによ
って、シミュレーション実行時に誤動作が発生した場
合、誤動作状態が発生した時刻と、誤動作状態名と、誤
動作状態が発生した機能単位の状態とが自動的に表示さ
れるため論理回路の機能検証におけるデバッグ作業がき
わめて容易に行える。
なお、第１の実施例において、機能記述登録手段11は
高級言語による機能記述を登録する手段としたが、論理
回路に含まれる素子の接続関係を図的に表現した図的言
語による機能記述を登録する手段としてもよい。第２の
実施例として、機能記述登録手段11を、論理回路に含ま
れる素子の接続関係を図的に表現した図的言語による機
能記述を登録する手段として構成された論理回路の機能
検証方法について、以下、第１図，第５図，第６図，及
び第７図を用いてその動作を説明する。まず、第５図は
機能記述登録手段に対する機能記述の登録例であって、
この例において機能記述は論理回路に含まれる素子の接
続関係を図的に表現した図的言語で論理回路の機能が記
述され登録されている。第６図は誤動作状態登録手段に
対する登録例であって、この例においては第５図の図的
言語による記述の任意の機能単位（本例では、レジス
タ，クロック信号，セレクト信号）に対して誤動作状態
が定義され登録されている。
高級言語による機能記述を登録する手段としたが、論理
回路に含まれる素子の接続関係を図的に表現した図的言
語による機能記述を登録する手段としてもよい。第２の
実施例として、機能記述登録手段11を、論理回路に含ま
れる素子の接続関係を図的に表現した図的言語による機
能記述を登録する手段として構成された論理回路の機能
検証方法について、以下、第１図，第５図，第６図，及
び第７図を用いてその動作を説明する。まず、第５図は
機能記述登録手段に対する機能記述の登録例であって、
この例において機能記述は論理回路に含まれる素子の接
続関係を図的に表現した図的言語で論理回路の機能が記
述され登録されている。第６図は誤動作状態登録手段に
対する登録例であって、この例においては第５図の図的
言語による記述の任意の機能単位（本例では、レジス
タ，クロック信号，セレクト信号）に対して誤動作状態
が定義され登録されている。
例えば、第５図においては、SEL信号がＨのときに、c
lk信号の立ち上がりエッジで、REG2〔7:0〕の3/4倍とRE
G3〔7:0〕との和をREG1〔7:0〕に転送する機能を表した
記述が登録されているが（図中の枠内）、第３図におい
ては、SELがＨのときに、clk信号の立ち上がりエッジ
で、REG2〔7:0〕の3/4倍とREG3〔7:0〕とを和が−128を
下回った場合“−over flow"、REG2〔7:0〕の3/4倍とR
EG3〔7:0〕との和が127を上回った場合“＋over Flo
w"、と言う誤動作名の誤動作状態であることをが登録さ
れている。また第７図においては、時刻1000において−
over flowと言う誤動作名の誤動作状態が発生し、該当
するレジスタREG2〔7:0〕,REG3〔7:0〕の状態は、REG2
＝−100,REG3＝−50であることを示している。
lk信号の立ち上がりエッジで、REG2〔7:0〕の3/4倍とRE
G3〔7:0〕との和をREG1〔7:0〕に転送する機能を表した
記述が登録されているが（図中の枠内）、第３図におい
ては、SELがＨのときに、clk信号の立ち上がりエッジ
で、REG2〔7:0〕の3/4倍とREG3〔7:0〕とを和が−128を
下回った場合“−over flow"、REG2〔7:0〕の3/4倍とR
EG3〔7:0〕との和が127を上回った場合“＋over Flo
w"、と言う誤動作名の誤動作状態であることをが登録さ
れている。また第７図においては、時刻1000において−
over flowと言う誤動作名の誤動作状態が発生し、該当
するレジスタREG2〔7:0〕,REG3〔7:0〕の状態は、REG2
＝−100,REG3＝−50であることを示している。
機能記述登録手段11に第５図のように登録された機能
記述は、シミュレーター12に入力され、シミュレーショ
ンが実行される。誤動作状態登録手段13に、第６図の様
に登録された誤動作状態を定義した記述は、誤動作検出
手段14に入力され、誤動作検出手段14では、誤動作状態
が定義されている機能単位のシミュレーション実行時の
状態を、逐次シミュレーターから取り込み誤動作状態を
定義した記述と比較し誤動作状態の有無を検出する。例
えば、第６図にたいする誤動作検出手段14の動作として
は、SEL信号がＨである場合にはclk信号の立ち上がりエ
ッジごとに、REG2〔7:0〕とREG3〔7:0〕の状態を検査し
REG2〔7:0〕の3/4倍とREG3〔7:0〕との和が−128を下回
った場合“−over flow"、REG2〔7:0〕の3/4倍とREG3
〔7:0〕との和が127を上回った場合“＋over flow"、
と言う誤動作名の誤動作状態が発生したことを検出す
る。
記述は、シミュレーター12に入力され、シミュレーショ
ンが実行される。誤動作状態登録手段13に、第６図の様
に登録された誤動作状態を定義した記述は、誤動作検出
手段14に入力され、誤動作検出手段14では、誤動作状態
が定義されている機能単位のシミュレーション実行時の
状態を、逐次シミュレーターから取り込み誤動作状態を
定義した記述と比較し誤動作状態の有無を検出する。例
えば、第６図にたいする誤動作検出手段14の動作として
は、SEL信号がＨである場合にはclk信号の立ち上がりエ
ッジごとに、REG2〔7:0〕とREG3〔7:0〕の状態を検査し
REG2〔7:0〕の3/4倍とREG3〔7:0〕との和が−128を下回
った場合“−over flow"、REG2〔7:0〕の3/4倍とREG3
〔7:0〕との和が127を上回った場合“＋over flow"、
と言う誤動作名の誤動作状態が発生したことを検出す
る。
誤動作状態が発生した場合、誤動作状態表示手段15に
おいて、誤動作状態が発生した時刻と、誤動作状態名
と、誤動作状態が発生した機能単位の状態とを表示す
る。例えば、第６図に対する誤動作が発生した場合、誤
動作状態表示手段15では、第７図のように表示する。
おいて、誤動作状態が発生した時刻と、誤動作状態名
と、誤動作状態が発生した機能単位の状態とを表示す
る。例えば、第６図に対する誤動作が発生した場合、誤
動作状態表示手段15では、第７図のように表示する。
以上のように第２の実施例によれば、被テスト論理回
路の機能を論理回路に含まれる素子の接続関係を図的に
表現した図的言語によって記述することと、任意の機能
単位について、誤動作状態を定義し記述することによっ
て、シミュレーション実行時に誤動作が発生した場合、
誤動作状態が発生した時刻と、誤動作状態名と、誤動作
状態が発生した機能単位の状態とが自動的に表示される
ため論理回路の機能検証におけるデバッグ作業がきわめ
て容易に行える。
路の機能を論理回路に含まれる素子の接続関係を図的に
表現した図的言語によって記述することと、任意の機能
単位について、誤動作状態を定義し記述することによっ
て、シミュレーション実行時に誤動作が発生した場合、
誤動作状態が発生した時刻と、誤動作状態名と、誤動作
状態が発生した機能単位の状態とが自動的に表示される
ため論理回路の機能検証におけるデバッグ作業がきわめ
て容易に行える。
発明の効果 以上のように本発明は、論理回路の機能を記述し登録
する機能記述登録手段と、上記記述中の任意の機能単位
に対する誤動作状態をあらかじめ定義した記述を登録す
る誤動作状態登録手段と、シミュレーション実行時にお
ける、上記誤動作状態が定義された機能単位の状態と誤
動作状態登録手段に登録された該機能単位に対する誤動
作状態とを比較し、誤動作状態を検出する誤動作検出手
段と、上記誤動作状態が発生した場合、誤動作状態が発
生した時刻と、誤動作状態が発生した機能単位と、誤動
作状態が発生した機能単位の状態とを表示する誤動作状
態表示手段とを有し、論理回路中の任意の機能単位に対
して誤動作状態をあらかじめ定義しておき、シミュレー
ション中に上記誤動作が発生した場合、誤動作が起きた
機能単位と、誤動作発生時の該機能単位の状態を表示す
ることによって、デバッグ作業を容易に行うことができ
る。
する機能記述登録手段と、上記記述中の任意の機能単位
に対する誤動作状態をあらかじめ定義した記述を登録す
る誤動作状態登録手段と、シミュレーション実行時にお
ける、上記誤動作状態が定義された機能単位の状態と誤
動作状態登録手段に登録された該機能単位に対する誤動
作状態とを比較し、誤動作状態を検出する誤動作検出手
段と、上記誤動作状態が発生した場合、誤動作状態が発
生した時刻と、誤動作状態が発生した機能単位と、誤動
作状態が発生した機能単位の状態とを表示する誤動作状
態表示手段とを有し、論理回路中の任意の機能単位に対
して誤動作状態をあらかじめ定義しておき、シミュレー
ション中に上記誤動作が発生した場合、誤動作が起きた
機能単位と、誤動作発生時の該機能単位の状態を表示す
ることによって、デバッグ作業を容易に行うことができ
る。
第１図は本発明の実施例における論理回路の機能検証方
法の構成図、第２図は機能記述登録手段への登録例を示
した図、第３図は誤動作状態登録手段への登録例を示し
た図、第４図は誤動作状態表示手段に表示される誤動作
状態の表示例を示した図、第５図は機能記述登録手段に
対する機能記述の登録例を示した図、第６図は誤動作状
態登録手段に対する登録例を示す図、第７図は誤動作が
発生した場合、誤動作状態表示手段により、表示された
状態を示す図である。 11……機能記述登録手段、12……シミュレーター、13…
…誤動作状態登録手段、14……誤動作検出手段、15……
誤動作状態表示手段。
法の構成図、第２図は機能記述登録手段への登録例を示
した図、第３図は誤動作状態登録手段への登録例を示し
た図、第４図は誤動作状態表示手段に表示される誤動作
状態の表示例を示した図、第５図は機能記述登録手段に
対する機能記述の登録例を示した図、第６図は誤動作状
態登録手段に対する登録例を示す図、第７図は誤動作が
発生した場合、誤動作状態表示手段により、表示された
状態を示す図である。 11……機能記述登録手段、12……シミュレーター、13…
…誤動作状態登録手段、14……誤動作検出手段、15……
誤動作状態表示手段。
Claims (2)
- 【請求項１】シミュレーターを備えた論理回路の機能検
証方法において、論理回路の機能を記述し登録する機能
記述登録手段と、上記記述中の任意の機能単位に対する
誤動作状態をあらかじめ定義した記述を登録する誤動作
状態登録手段と、シミュレーション実行時における、上
記誤動作状態が定義された機能単位の状態と誤動作状態
登録手段に登録された該機能単位に対する誤動作状態と
を比較し、誤動作状態を検出する誤動作検出手段と、誤
動作状態が発生した場合、誤動作状態が発生した時刻
と、誤動作状態が発生した機能単位と、誤動作状態が発
生した機能単位の状態とを表示する誤動作状態表示手段
とを備え、 まず、上記機能記述登録手段に論理回路の機能の記述を
登録し、上記誤動作状態登録手段に上記記述中の任意の
機能単位に対する誤動作状態をあらかじめ定義した後
に、上記機能記述登録手段の機能の記述をシミュレータ
ーに入力してシミュレーションを実行し、上記誤動作検
出手段はシミュレーション実行時における、上記誤動作
状態が定義された機能単位の状態と上記誤動作状態登録
手段に登録された該機能単位に対する誤動作状態とを比
較して誤動作状態を検出し、誤動作状態が発生した場合
に、上記誤動作状態表示手段が、誤動作状態が発生した
時刻と、誤動作状態が発生した機能単位と、誤動作状態
が発生した機能単位の状態とを表示することを特徴とす
る論理回路の機能検証方法。 - 【請求項２】機能記述登録手段は、論理回路と等価な動
作を高級言語によって表現した機能表現、あるいは、論
理回路に含まれる素子を図的言語として表現した機能表
現を登録する手段であることを特徴とする請求項（１）
記載の論理回路の機能検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153375A JP2563583B2 (ja) | 1989-06-15 | 1989-06-15 | 論理回路の機能検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153375A JP2563583B2 (ja) | 1989-06-15 | 1989-06-15 | 論理回路の機能検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0318775A JPH0318775A (ja) | 1991-01-28 |
| JP2563583B2 true JP2563583B2 (ja) | 1996-12-11 |
Family
ID=15561086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153375A Expired - Fee Related JP2563583B2 (ja) | 1989-06-15 | 1989-06-15 | 論理回路の機能検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563583B2 (ja) |
-
1989
- 1989-06-15 JP JP1153375A patent/JP2563583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318775A (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633812A (en) | Fault simulation of testing for board circuit failures | |
| JPS63132346A (ja) | デジタル諭理回路における欠陥分離の方法 | |
| US6298452B1 (en) | Hardware test coverage using inter-chip event filtering in multi-chip simulations | |
| IL135615A (en) | Exploring the behaviour of a system design | |
| Faller et al. | Towards SAT-based SBST generation for RISC-V cores | |
| JP2563583B2 (ja) | 論理回路の機能検証方法 | |
| US7174530B2 (en) | System and method of design for testability | |
| US6546514B1 (en) | Integrated circuit analysis and design involving defective circuit element replacement on a netlist | |
| JP2563584B2 (ja) | 論理回路の機能検証方法 | |
| JPH0773232A (ja) | Ｈｄｌ解析における回路情報抽出装置 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| US8392860B1 (en) | Identifying speed binning test vectors during simulation of an integrated circuit design | |
| JPH0341563A (ja) | 論理回路の機能検証方法 | |
| US11030370B2 (en) | Modular event-based performance monitoring in integrated circuit development | |
| JP3212157B2 (ja) | 論理回路検証装置 | |
| JPS63140969A (ja) | 試験容易化方式 | |
| JP2525913Y2 (ja) | Ｌｓｉ論理シミュレーション装置 | |
| JPH05274386A (ja) | 論理回路シミュレ−ション結果表示装置 | |
| Madan et al. | Development and enhancement of verification environment for complex designs | |
| US20040237011A1 (en) | Apparatus and method for saving precise system state following exceptions | |
| JPH05324756A (ja) | 論理シミュレーション結果表示システム | |
| Maeder et al. | An ASIC for image processing applications based on internal and external parallelism | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| Camurati et al. | Exact probabilistic testability measures for multi-output circuits | |
| JPH0221279A (ja) | 論理回路検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |